CN103094211A - 制造半导体器件的方法 - Google Patents
制造半导体器件的方法 Download PDFInfo
- Publication number
- CN103094211A CN103094211A CN2011103358842A CN201110335884A CN103094211A CN 103094211 A CN103094211 A CN 103094211A CN 2011103358842 A CN2011103358842 A CN 2011103358842A CN 201110335884 A CN201110335884 A CN 201110335884A CN 103094211 A CN103094211 A CN 103094211A
- Authority
- CN
- China
- Prior art keywords
- layer
- work function
- filling opening
- dummy grid
- sacrifice layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种制造半导体器件的方法,包括:提供其上形成有第一伪栅极、第一填充开口以及包围第一伪栅极和第一填充开口的层间介电层的半导体衬底;在第一伪栅极和层间介电层上以及第一填充开口内依次形成第一功函数层和第一牺牲层;执行化学机械研磨工艺;去除第一伪栅极以形成第二填充开口;执行第一清洗工艺;在第二填充开口内以及层间介电层、第一功函数层和第一牺牲层上依次形成第二功函数层和第二牺牲层;执行化学机械研磨工艺;去除第一牺牲层和第二牺牲层,以分别形成第一凹槽和第二凹槽;以及在第一凹槽和第二凹槽内形成金属层。本发明的方法通过使用牺牲层来避免清洗步骤对金属栅极的损坏,以避免半导体器件失效。
Description
技术领域
本发明涉及半导体制造工艺,尤其涉及一种制造半导体器件的方法。
背景技术
随着栅极尺寸缩短至几十纳米,栅氧化物层的厚度降至3nm以下,引发了栅极电阻过大、栅泄漏增大以及多晶硅栅出现空乏现象等问题。因此,人们又将目光重新投向金属栅极技术,金属栅极技术采用具有较低电阻的金属作为栅极,并且采用具有较大介电常数的材料作为栅介电层。
金属栅极技术包括先形成栅(Gate-first)工艺和后形成栅(Gate-last)工艺。Gate-first工艺是指在对硅片进行漏/源区离子注入以及随后的高温退火步骤之前形成金属栅极,Gate-last工艺则与之相反。由于Gate-first工艺中金属栅极需经受高温工序,因此该工艺可能会引起热稳定性、阈值电压漂移和栅堆叠层再生长等问题,这对于PMOS来说是非常严重的问题。
在Gate-last工艺中,由于N型晶体管和P型晶体管需要包含不同的功函数层,因此,通常需要分别形成N型晶体管的金属栅极和P型晶体管的金属栅极。图1A-1D为采用现有技术的Gate-last工艺形成半导体器件过程中各步骤的剖视图。如图1A所示,提供半导体衬底100。半导体衬底100上形成有用于形成N型金属栅极的第一伪栅极101和用于形成P型金属栅极的第二伪栅极102。在半导体衬底300上以及第一伪栅极101和第二伪栅极102的两侧还形成有应力层103。在应力层103上形成有层间介电层104。如图1B所示,去除第二伪栅极102,以形成第二填充开口105。如图1C所示,在第二填充开口105内形成P型金属栅极106,P型金属栅极106包括P型功函数金属层和金属层(均未示出)。如图1D所示,去除第一伪栅极101,以形成第一填充开口107。然后,在该第一填充开口107内填充N型功函数金属层和金属层即可以形成N型金属栅极。
目前,常用的第一伪栅极材料为多晶硅。在去除多晶硅的第一伪栅极101和第二伪栅极102时,很容易在相邻的N型金属栅极和P型金属栅极的界面处(尤其是沿第一伪栅极的纵向方向上相邻的N型金属栅极和P型金属栅极的界面处)产生聚合物和氧化物。为了避免界面处的聚合物和氧化物对晶体管产生影响,通常会采用酸性溶液或碱性溶液进行清洗。然而,无论是酸性溶液还是碱性溶液都会损坏金属栅极(其主要材料为Al),而导致晶体管失效。
因此,目前急需一种制造半导体器件的方法,以解决上述问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念,这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征,更不意味着试图确定所要求保护的技术方案的保护范围。
为了解决现有技术中存在的问题,本发明提出了一种制造半导体器件的方法,包括:a)提供半导体衬底,所述半导体衬底上形成有第一伪栅极、第一填充开口以及包围所述第一伪栅极和所述第一填充开口的层间介电层;b)在所述第一伪栅极和所述层间介电层上以及所述第一填充开口内依次形成第一功函数层和第一牺牲层;c)执行化学机械研磨工艺以去除所述第一填充开口以外的所述第一功函数层和所述第一牺牲层;d)去除所述第一伪栅极以形成第二填充开口;e)执行第一清洗工艺;f)在所述第二填充开口内以及所述层间介电层、所述第一功函数层和所述第一牺牲层上依次形成第二功函数层和第二牺牲层;g)执行化学机械研磨工艺以去除所述第二填充开口以外的所述第二功函数层和所述第二牺牲层;h)去除所述第一牺牲层和所述第二牺牲层,以分别形成第一凹槽和第二凹槽;以及i)在所述第一凹槽和所述第二凹槽内形成金属层。
优选地,所述a)步骤包括:在所述半导体衬底上形成第一伪栅极和第二伪栅极,并在所述半导体衬底上形成包围所述第一伪栅极和所述第二伪栅极的层间介电层;去除所述第二伪栅极以形成第一填充开口;以及执行第二清洗工艺。
优选地,所述第一清洗工艺和所述第二清洗工艺的清洗剂为酸性溶液。
优选地,所述酸性溶液为HF溶液。
优选地,所述第一牺牲层和所述第二牺牲层是由相同的材料形成的。
优选地,所述第一牺牲层和所述第二牺牲层包含氮化钛。
优选地,所述h)步骤中使用热氨水和双氧水混合溶液去除所述第一牺牲层和所述第二牺牲层。
优选地,所述金属层的材料为铝。
优选地,所述第一功函数层和所述第二功函数层具有不同的功函数,以分别形成N型和P型金属栅极的功函数层。
优选地,所述b)步骤中形成所述第一功函数层之前还包括形成第一栅极介电层的工艺,和/或所述g)步骤中形成所述第二功函数层之前还包括形成第二栅极介电层的工艺。
综上所示,本发明的方法通过使用牺牲层来避免清洗步骤对金属栅极的损坏,以避免半导体器件失效。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述,用来解释本发明的原理。在附图中,
图1A-1D为采用现有技术的Gate-last工艺形成半导体器件过程中各步骤的剖视图;
图2为根据本发明一个实施方式制造半导体器件工艺流程图;
图3A-3J为根据本发明一个实施方式制造半导体器件工艺流程中各步骤所获得的器件的剖视图。
具体实施方式
接下来,将结合附图更加完整地描述本发明,附图中示出了本发明的实施例。但是,本发明能够以不同形式实施,而不应当解释为局限于这里提出的实施例。相反地,提供这些实施例将使公开彻底和完全,并且将本发明的范围完全地传递给本领域技术人员。在附图中,为了清楚,层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白,当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时,其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层,或者可以存在居间的元件或层。相反,当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时,则不存在居间的元件或层。
图2示出了根据本发明一个实施方式制造半导体器件工艺流程图,图3A-3J示出了根据本发明一个实施方式制造半导体器件工艺流程中各步骤所获得的器件的剖视图。应当注意的是,半导体器件中的部分器件结构可以由CMOS制造流程来制造,因此在本发明的方法之前、之中或之后可以提供额外的工艺,且其中某些工艺在此仅作简单的描述。下面将结合图2和图3A-3J来详细说明本发明的制造方法。
执行步骤201,提供半导体衬底,所述半导体衬底上形成有第一伪栅极、第一填充开口以及包围所述第一伪栅极和所述第一填充开口的层间介电层。
如图3A所示,半导体衬底300可以为以下所提到的材料中的至少一种:硅、砷化镓、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。在半导体衬底300中可以形成有掺杂区域(未示出),例如N型阱区和P型阱区。此外,半导体衬底300中还可以包括隔离结构311,例如浅沟槽隔离(STI)等,隔离结构311可以由氧化硅、氮化硅、氮氧化硅、氟掺杂玻璃和/或其它现有的低介电常数材料形成。
半导体衬底300上形成有第一伪栅极301和第一填充开口302,其中,第一伪栅极301用于形成N型金属栅极和P型金属栅极中的一个,第一填充开口302用于形成N型金属栅极和P型金属栅极中的另一个。第一伪栅极301的材料可以为本领域中常用的形成伪栅极的材料,例如多晶硅。在半导体衬底300上还形成有包围第一伪栅极301和第一填充开口302的层间介电层304。层间介电层304可包含由高深宽比(HARP)和/或高密度等离子体(HDP)沉积工艺形成的氧化物。此外,在半导体衬底300上以及第一伪栅极301和第一填充开口302的两侧还可以形成有的应力层303,以提高沟道内载流子的迁移率。
根据本发明一个实施方式,图3A所示的半导体器件可以通过以下方法来形成,该方法包括:
首先,在半导体衬底300上形成第一伪栅极301和第二伪栅极(未示出)。第一伪栅极301和第二伪栅极的材料可以为多晶硅。在形成完第一伪栅极和第二伪栅极之后,可以进行额外的CMOS工艺来形成各种N型晶体管和P型晶体管内公知的元件,例如包括浅掺杂区、源/漏极区、间隙壁、P型晶体管的硅锗元件、硅化物以及接触孔刻蚀停止层(CESL)等。并且,在半导体衬底300上形成包围第一伪栅极301和第二伪栅极的层间介电层304。具体地,可以在半导体衬底300上形成覆盖第一伪栅极301和第二伪栅极的层间介电层,然后执行化学机械研磨工艺至露出第一伪栅极301和第二伪栅极的上表面。
然后,去除第二伪栅极以形成第一填充开口302。去除第二伪栅极的方法可以干法刻蚀,也可以为湿法刻蚀。作为示例,采用干法刻蚀来去除第二伪栅极,所使用的刻蚀气体可以为氯气、氦气、六氟乙烷、氧气和氟化硫等中的一种或多种。在去除第二伪栅极过程中,会在第一填充开口302内以及沿第一伪栅极301的纵向上相邻的第一伪栅极301与第一填充开口302之间形成聚合物和氧化物,因此还需要执行下面的清洗步骤。
最后,执行清洗工艺,以去除聚合物和氧化物。该清洗工艺的清洗剂可以为酸性溶液,优选地,该酸性溶液为HF溶液。
执行步骤202,在第一伪栅极和层间介电层上以及第一填充开口内依次形成第一功函数层和第一牺牲层。
如图3B所示,在第一伪栅极301和层间介电层304上以及第一填充开口302内形成第一功函数层305。其中,第一功函数层305占据了第一填充开口302的一部分,剩余的第一填充开口302用于形成第一牺牲层。由于N型金属栅极和P型金属栅极需要具有不同的功函数,因此,当第一填充开口302用于形成P型晶体管时,第一功函数层305为用于形成P型金属栅极的功函数层;当第一填充开口302用于形成N型晶体管时,第一功函数层305为用于形成N型金属栅极的功函数层。作为示例,第一功函数层305可包含例如氮化钛、钌、钼、铝、氮化钨、前述的氧化物或者硅化物的衍生物或者前述组合的单一金属层或复合金属层,以提高有效功函数(EWF)值。第一功函数层305可以由原子层沉积法(ALD)、物理气相沉积法(PVD)或其它合适技术形成。当意预在第一填充开口302内形成P型金属栅极时,第一功函数层305的厚度可以约为50-100埃;当意预在第一填充开口302内形成N型金属栅极时,第一功函数层305的厚度应当小于P型金属栅极的功函数层的厚度,并经热处理工艺调整其功函数。
优选地,在形成第一功函数层305之前还包括形成第一栅极介电层(未示出)的工艺。第一栅极介电层的厚度可以为10-30埃,且第一栅极介电层可包含氧化铪(HfOx),或者选择性地包含HfSiOx、HfSiON、HfTaO、HfTiO、HfZrO或前述的组合。
如图3C所示,在第一功函数层305上形成第一牺牲层306。其中,第一牺牲层306填满了第一填充开口302的剩余部分。第一牺牲层306可以包含抗清洗剂中的酸性物质或碱性物质腐蚀的材料,例如包含氮化钛等。
执行步骤203,执行化学机械研磨工艺以去除第一填充开口以外的第一功函数层和第一牺牲层。
如图3D所示,执行化学机械研磨工艺去除第一填充开口302以外的第一功函数层305和第一牺牲层306。
执行步骤204,去除第一伪栅极以形成第二填充开口。
如图3E所示,去除第一伪栅极301以形成第二填充开口307。去除第一伪栅极301的方法可以干法刻蚀,也可以为湿法刻蚀。作为示例,采用干法刻蚀来去除第一伪栅极301,所使用的刻蚀气体可以为氯气、氦气、六氟乙烷、氧气和氟化硫等中的一种或多种。在去除第一伪栅极301过程中,会在第二填充开口307内以及沿第一伪栅极301的纵向上相邻的第一填充开口302与第二填充开口307之间形成聚合物和氧化物,因此还需要执行下面的清洗步骤。
执行步骤205,执行清洗工艺,以去除聚合物和氧化物。该清洗工艺的清洗剂可以为酸性溶液,优选地,该酸性溶液为HF溶液。需要说明的是,去除第二伪栅极后的清洗工艺和去除第一伪栅极301后的清洗工艺可以使用相同的清洗剂,也可以使用不同的清洗剂。本领域的技术人员可以根据需要选择合适的材料作为清洗剂。
执行步骤206,在第二填充开口内以及层间介电层、第一功函数层和第一牺牲层上依次形成第二功函数层和第二牺牲层。
如图3F所示,在层间介电层304、第一功函数层305和第一牺牲层306上以及第二填充开口307内形成第二功函数层308。其中,第二功函数层308占据了第二填充开口307的一部分,剩余的第一填充开口302用于形成第二牺牲层。由于N型金属栅极和P型金属栅极需要具有不同的功函数,因此,当第二填充开口307用于形成P型晶体管时,第二功函数层308为用于形成P型金属栅极的功函数层;当第二填充开口307用于形成N型晶体管时,第二功函数层308为用于形成N型金属栅极的功函数层。作为示例,第二功函数层308可包含例如氮化钛、钌、钼、铝、氮化钨、前述的氧化物或者硅化物的衍生物或者前述组合的单一金属层或复合金属层,以提高有效功函数(EWF)值。第二功函数层308可以由原子层沉积法(ALD)、物理气相沉积法(PVD)或其它合适技术形成。当意预在第二填充开口307内形成P型金属栅极时,第二功函数层308的厚度可以约为50-100埃;当意预在第二填充开口307内形成N型金属栅极时,第二功函数层308的厚度应当小于P型金属栅极的功函数层的厚度,并经热处理工艺调整其功函数。此外,还可以分别填充不同的金属材料来形成N型和P型金属栅极的功函数层。应当注意的是,第一功函数层305和第二功函数层308应当具有不同的功函数,以分别形成N型和P型金属栅极的功函数层。在第二功函数层308上还形成有第二牺牲层309。其中,第二牺牲层309填满了第二填充开口307的剩余部分。第二牺牲层309可以包含抗清洗剂中的酸性物质或碱性物质腐蚀的材料,例如包含氮化钛等。
优选地,第一牺牲层306和第二牺牲层309是由相同的材料形成的,以便于经后续的一步工艺就可以将两者同时去除。
优选地,在形成第二功函数层308之前还包括形成第二栅极介电层(未示出)的工艺。第二栅极介电层的厚度可以为10-30埃,且第一栅极介电层可包含氧化铪(HfOx),或者选择性地包含HfSiOx、HfSiON、HfTaO、HfTiO、HfZrO或前述的组合。
执行步骤207,执行化学机械研磨工艺以去除第二填充开口以外的第二功函数层和第二牺牲层。
如图3G所示,执行化学机械研磨工艺,去除第二填充开口307以外的第二功函数层308和第二牺牲层309。
执行步骤208,去除第一牺牲层和第二牺牲层,以分别形成第一凹槽和第二凹槽。
如图3H所示,去除第一牺牲层307和第二牺牲层309,以形成第一凹槽307’和第二凹槽309’。去除第一牺牲层307和第二牺牲层309的方法可以为干法刻蚀或湿法刻蚀。作为示例,使用热氨水和双氧水混合溶液去除第一牺牲层307和第二牺牲层309。
执行步骤209,在第一凹槽和第二凹槽内形成金属层。
如图3I所示,在图3H所示的半导体器件上形成金属材料层310,金属材料层310填满第一凹槽307’和第二凹槽309’。
如图3J所示,采用例如化学机械掩膜工艺或刻蚀工艺等去除第一凹槽307’和第二凹槽309’以外的金属材料层310,以在第一凹槽307’内形成金属层320,并在第二凹槽309’ 内形成金属层330。第一功函数层306和第二功函数层308分别与金属层320和330形成了金属栅极。优选地,金属层的材料为铝。
综上所示,本发明的方法通过使用牺牲层来避免清洗步骤对金属栅极的损坏,以避免半导体器件失效。
本发明已经通过上述实施例进行了说明,但应当理解的是,上述实施例只是用于举例和说明的目的,而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是,本发明并不局限于上述实施例,根据本发明的教导还可以做出更多种的变型和修改,这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (10)
1.一种制造半导体器件的方法,包括:
a)提供半导体衬底,所述半导体衬底上形成有第一伪栅极、第一填充开口以及包围所述第一伪栅极和所述第一填充开口的层间介电层;
b)在所述第一伪栅极和所述层间介电层上以及所述第一填充开口内依次形成第一功函数层和第一牺牲层;
c)执行化学机械研磨工艺以去除所述第一填充开口以外的所述第一功函数层和所述第一牺牲层;
d)去除所述第一伪栅极以形成第二填充开口;
e)执行第一清洗工艺;
f)在所述第二填充开口内以及所述层间介电层、所述第一功函数层和所述第一牺牲层上依次形成第二功函数层和第二牺牲层;
g)执行化学机械研磨工艺以去除所述第二填充开口以外的所述第二功函数层和所述第二牺牲层;
h)去除所述第一牺牲层和所述第二牺牲层,以分别形成第一凹槽和第二凹槽;以及
i)在所述第一凹槽和所述第二凹槽内形成金属层。
2.如权利要求1所述的方法,其特征在于,所述a)步骤包括:
在所述半导体衬底上形成第一伪栅极和第二伪栅极,并在所述半导体衬底上形成包围所述第一伪栅极和所述第二伪栅极的层间介电层;
去除所述第二伪栅极以形成第一填充开口;以及
执行第二清洗工艺。
3.如权利要求2所述的方法,其特征在于,所述第一清洗工艺和所述第二清洗工艺的清洗剂为酸性溶液。
4.如权利要求3所述的方法,其特征在于,所述酸性溶液为HF溶液。
5.如权利要求1所述的方法,其特征在于,所述第一牺牲层和所述第二牺牲层是由相同的材料形成的。
6.如权利要求5所述的方法,其特征在于,所述第一牺牲层和所述第二牺牲层包含氮化钛。
7.如权利要求1所述的方法,其特征在于,所述h)步骤中使用热氨水和双氧水混合溶液去除所述第一牺牲层和所述第二牺牲层。
8.如权利要求1所述的方法,其特征在于,所述金属层的材料为铝。
9.如权利要求1所述的方法,其特征在于,所述第一功函数层和所述第二功函数层具有不同的功函数,以分别形成N型和P型金属栅极的功函数层。
10.如权利要求1所述的方法,其特征在于,所述b)步骤中形成所述第一功函数层之前还包括形成第一栅极介电层的工艺,和/或所述g)步骤中形成所述第二功函数层之前还包括形成第二栅极介电层的工艺。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110335884.2A CN103094211B (zh) | 2011-10-31 | 2011-10-31 | 制造半导体器件的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110335884.2A CN103094211B (zh) | 2011-10-31 | 2011-10-31 | 制造半导体器件的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103094211A true CN103094211A (zh) | 2013-05-08 |
CN103094211B CN103094211B (zh) | 2015-04-01 |
Family
ID=48206620
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110335884.2A Active CN103094211B (zh) | 2011-10-31 | 2011-10-31 | 制造半导体器件的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103094211B (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104616981A (zh) * | 2013-11-05 | 2015-05-13 | 中芯国际集成电路制造(上海)有限公司 | 金属栅极的形成方法 |
CN105097534A (zh) * | 2014-05-12 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 一种制作半导体器件的方法 |
CN105593992A (zh) * | 2013-09-27 | 2016-05-18 | 英特尔公司 | 在共同衬底上具有不同功函数的非平面i/o和逻辑半导体器件 |
CN105990114A (zh) * | 2015-01-30 | 2016-10-05 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
CN110265360A (zh) * | 2018-03-12 | 2019-09-20 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6248675B1 (en) * | 1999-08-05 | 2001-06-19 | Advanced Micro Devices, Inc. | Fabrication of field effect transistors having dual gates with gate dielectrics of high dielectric constant using lowered temperatures |
CN101095223A (zh) * | 2004-09-08 | 2007-12-26 | 英特尔公司 | 制造具有高k栅极介电层和金属栅电极的半导体器件的方法 |
US20090057769A1 (en) * | 2007-08-31 | 2009-03-05 | Andy Wei | Cmos device having gate insulation layers of different type and thickness and a method of forming the same |
CN102194693A (zh) * | 2010-03-16 | 2011-09-21 | 中国科学院微电子研究所 | 一种半导体器件及其制造方法 |
-
2011
- 2011-10-31 CN CN201110335884.2A patent/CN103094211B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6248675B1 (en) * | 1999-08-05 | 2001-06-19 | Advanced Micro Devices, Inc. | Fabrication of field effect transistors having dual gates with gate dielectrics of high dielectric constant using lowered temperatures |
CN101095223A (zh) * | 2004-09-08 | 2007-12-26 | 英特尔公司 | 制造具有高k栅极介电层和金属栅电极的半导体器件的方法 |
US20090057769A1 (en) * | 2007-08-31 | 2009-03-05 | Andy Wei | Cmos device having gate insulation layers of different type and thickness and a method of forming the same |
CN102194693A (zh) * | 2010-03-16 | 2011-09-21 | 中国科学院微电子研究所 | 一种半导体器件及其制造方法 |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11335601B2 (en) | 2013-09-27 | 2022-05-17 | Intel Corporation | Non-planar I/O and logic semiconductor devices having different workfunction on common substrate |
CN105593992A (zh) * | 2013-09-27 | 2016-05-18 | 英特尔公司 | 在共同衬底上具有不同功函数的非平面i/o和逻辑半导体器件 |
CN108807274A (zh) * | 2013-09-27 | 2018-11-13 | 英特尔公司 | 在共同衬底上具有不同功函数的非平面i/o和逻辑半导体器件 |
US10229853B2 (en) | 2013-09-27 | 2019-03-12 | Intel Corporation | Non-planar I/O and logic semiconductor devices having different workfunction on common substrate |
US11823954B2 (en) | 2013-09-27 | 2023-11-21 | Intel Corporation | Non-planar I/O and logic semiconductor devices having different workfunction on common substrate |
CN108807274B (zh) * | 2013-09-27 | 2023-04-28 | 英特尔公司 | 在共同衬底上具有不同功函数的非平面i/o和逻辑半导体器件 |
US10692771B2 (en) | 2013-09-27 | 2020-06-23 | Intel Corporation | Non-planar I/O and logic semiconductor devices having different workfunction on common substrate |
US10892192B2 (en) | 2013-09-27 | 2021-01-12 | Intel Corporation | Non-planar I/O and logic semiconductor devices having different workfunction on common substrate |
CN104616981A (zh) * | 2013-11-05 | 2015-05-13 | 中芯国际集成电路制造(上海)有限公司 | 金属栅极的形成方法 |
CN105097534A (zh) * | 2014-05-12 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 一种制作半导体器件的方法 |
CN105990114A (zh) * | 2015-01-30 | 2016-10-05 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
CN105990114B (zh) * | 2015-01-30 | 2019-04-26 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
CN110265360B (zh) * | 2018-03-12 | 2021-06-08 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
CN110265360A (zh) * | 2018-03-12 | 2019-09-20 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Also Published As
Publication number | Publication date |
---|---|
CN103094211B (zh) | 2015-04-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101714508B (zh) | 制造半导体装置的方法 | |
US8093116B2 (en) | Method for N/P patterning in a gate last process | |
US8580641B2 (en) | Techniques providing high-k dielectric metal gate CMOS | |
US8119473B2 (en) | High temperature anneal for aluminum surface protection | |
CN106601605B (zh) | 栅极堆叠结构、nmos器件、半导体装置及其制造方法 | |
US7776755B2 (en) | Solution for polymer and capping layer removing with wet dipping in HK metal gate etching process | |
CN103094209B (zh) | 半导体器件的制作方法 | |
US20100140687A1 (en) | High-Voltage MOS Devices Having Gates Extending into Recesses of Substrates | |
CN102104061A (zh) | 用于场效应晶体管的栅极电极以及场效应晶体管 | |
CN102104041A (zh) | 具有用以隔离装置的虚设结构的集成电路 | |
CN107026083B (zh) | 半导体装置的制造方法 | |
CN103094211B (zh) | 制造半导体器件的方法 | |
US8921171B2 (en) | Method for forming gate structure, method for forming semiconductor device, and semiconductor device | |
CN108022841B (zh) | 半导体装置的制造方法 | |
CN103094214B (zh) | 制作半导体器件的方法 | |
CN103094082A (zh) | 制作半导体器件的方法 | |
CN102468238A (zh) | 具有金属栅极的半导体元件及其制作方法 | |
CN103531470A (zh) | 一种半导体器件以及制作半导体器件的方法 | |
TW202018777A (zh) | 一種製作半導體元件的方法 | |
CN105244318A (zh) | 一种半导体器件及其制造方法和电子装置 | |
CN103107090B (zh) | 制造半导体器件的方法 | |
CN103094210B (zh) | 制作半导体器件的方法 | |
US8470664B2 (en) | Methods of fabricating a dual polysilicon gate and methods of fabricating a semiconductor device using the same | |
JP2006108439A (ja) | 半導体装置 | |
CN103456613A (zh) | 一种制作半导体器件的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |