CN101714508B - 制造半导体装置的方法 - Google Patents

制造半导体装置的方法 Download PDF

Info

Publication number
CN101714508B
CN101714508B CN2009101791305A CN200910179130A CN101714508B CN 101714508 B CN101714508 B CN 101714508B CN 2009101791305 A CN2009101791305 A CN 2009101791305A CN 200910179130 A CN200910179130 A CN 200910179130A CN 101714508 B CN101714508 B CN 101714508B
Authority
CN
China
Prior art keywords
interlayer dielectric
top surface
layer
form
grid structure
Prior art date
Application number
CN2009101791305A
Other languages
English (en)
Other versions
CN101714508A (zh
Inventor
钟昇镇
郑光茗
庄学理
Original Assignee
台湾积体电路制造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to US10296808P priority Critical
Priority to US61/102,968 priority
Priority to US12/489,053 priority patent/US7939392B2/en
Priority to US12/489,053 priority
Application filed by 台湾积体电路制造股份有限公司 filed Critical 台湾积体电路制造股份有限公司
Publication of CN101714508A publication Critical patent/CN101714508A/zh
Application granted granted Critical
Publication of CN101714508B publication Critical patent/CN101714508B/zh

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/511Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate

Abstract

一种制造半导体装置的方法,包括:提供一半导体基底;于该基底中形成一晶体管,该晶体管具有一栅极结构,其包括一虚置栅极结构;于该基底及该晶体管上形成一层间介电质;于该层间介电质上进行一第一化学机械研磨,以露出该虚置栅极结构的一顶表面;移除该层间介电质的一部分,使该层间介电质的一顶表面位于该虚置栅极结构的该顶表面下方一距离;于该层间介电质及该虚置栅极结构上形成一材料层;于该材料层上进行一第二化学机械研磨;移除该虚置栅极结构,借此形成一沟槽;形成一金属层以填充该沟槽;以及进行一第三化学机械研磨。本发明解决了在栅极最后工艺中的问题,且可轻易的与目前的制造设备及装置技术整合。

Description

制造半导体装置的方法

技术领域

[0001] 本发明涉及在基底上形成集成电路装置的方法,特别涉及制造集成电路中的栅极结构的方法。

背景技术

[0002] 随着技术节点的微缩化,在一些IC设计中,已期望以金属栅极电极取代一般的多晶硅栅极电极,以增进具有缩小的元件尺寸的装置效能。使用金属栅极结构(例如,其包括金属栅极电极,而非多晶硅)提供了一个解答。一个用以形成金属栅极堆叠的方法是被称作为“栅极最后”工艺,于其中是在“最后”制造最终的栅极堆叠。使用栅极最后工艺能够减少后续工艺的数目,包括在形成栅极之后所必须进行的高温工艺。此外,当晶体管的尺寸缩小时,栅极氧化物的厚度必须随着缩小的栅极长度而变小,以维持装置的效能。为了降低栅极漏电流,也使用高介电常数栅极绝缘层,其允许在较大的技术节点中所使用的一般栅极氧化物能有较大的物理厚度(physical thickness),而维持相同的有效厚度。

[0003] 然而,在CMOS制造中使用这样的元件以及工艺具有挑战性。随着栅极长度缩小, 这些问题会更严重。举例来说,在“栅极最后”制造过程中,会发生控制栅极高度、层间介电质不预期的移除、以及化学机械研磨工艺不均勻(non-uniformity)的问题。

发明内容

[0004] 为了解决现有技术存在的上述问题,本发明提供一种制造半导体装置的方法,包括:提供一半导体基底;于该基底中形成一晶体管,该晶体管具有一栅极结构,其包括一虚置栅极结构;于该基底及该晶体管上形成一层间介电质;于该层间介电质上进行一第一化学机械研磨,以露出该虚置栅极结构的一顶表面;移除该层间介电质的一部分,使该层间介电质的一顶表面位于该虚置栅极结构的该顶表面下方一距离;于该层间介电质及该虚置栅极结构上形成一材料层;于该材料层上进行一第二化学机械研磨,以露出该虚置栅极结构的该顶表面;移除该虚置栅极结构,借此形成一沟槽;形成一金属层以填充该沟槽;以及进行一第三化学机械研磨,其实质上停止于该层间介电质的该顶表面。

[0005] 本发明也提供一种制造半导体装置的方法,包括:提供一半导体基底;于该基底上形成一栅极堆叠,该栅极堆叠包括一虚置栅极结构;于该基底及该栅极堆叠上形成一层间介电质;进行一第一化学机械研磨,使该层间介电质的一第一顶表面与该虚置栅极结构的一顶表面实质上为共平面;移除该层间介电质的一部分,其造成该层间介电质的一第二顶表面,该层间介电质的该第二顶表面与该虚置栅极结构的该顶表面实质上为非共平面; 于该层间介电质及该虚置栅极结构上形成一硬掩模层;于该硬掩模层上进行一第二化学机械研磨,以露出该虚置栅极结构;从该栅极堆叠移除该虚置栅极结构,借此形成一沟槽;形成一金属层以填充该沟槽;以及进行一第三化学机械研磨,其实质上停止于该层间介电质的该第二顶表面。

[0006] 本发明还提供一种制造半导体装置的方法,包括:提供一半导体基底;形成一晶体管,其具有设置于该基底上的一栅极堆叠,该栅极堆叠包括一界面层、一高介电常数介电层、一虚置多晶栅极;于该基底及该晶体管上形成一层间介电质;平坦化该层间介电质,以露出该虚置多晶栅极的一顶表面;移除该层间介电质的一部分,使该层间介电质的一顶表面位于该虚置多晶栅极的该顶表面下方一距离;于该层间介电质及该虚置多晶栅极上形成一第一金属层;平坦化该第一金属层,以露出该虚置多晶栅极的该顶表面;从该栅极堆叠移除该虚置多晶栅极,借此形成一沟槽;形成一第二金属层以填充该沟槽;以及平坦化该基底,直至露出该层间介电质的该顶表面。

[0007] 本发明提供了以金属材料所形成的硬掩模层,其解决了在栅极最后工艺中的问题。硬掩模层可在移除虚置多晶栅极之前形成于层间介电质上。硬掩模层可最小化栅极高度的损失,且因此在之后的化学机械研磨工艺中提供了更好的栅极高度的控制。另外,硬掩模层的金属材料提供了平坦化金属栅极的化学机械研磨更佳的均勻度。再者,本发明适合目前的CMOS技术制造流程,且是轻易的与目前的制造设备及装置技术整合。

附图说明

[0008] 图1为根据本发明的各种概念,在栅极最后工艺中制造半导体装置的方法流程图。

[0009] 图2A至图2F为根据一实施例的方法中的半导体装置的工艺剖面图。

[0010] 上述附图中的附图标记说明如下:

[0011] 200〜半导体装置;202〜基底;210〜栅极介电质(或栅极介电层);211〜阻挡层;212〜多晶硅层(或多晶层);220〜栅极结构(或栅极堆叠);222〜间隙壁;230〜栅极介电质(或栅极介电层);235〜化学机械研磨工艺;240〜距离;245〜材料层;250〜化学机械研磨工艺;252〜沟槽;260〜金属层;270〜化学机械研磨工艺;275〜金属栅极结构。

具体实施方式

[0012] 本发明是有关于在基底上形成集成电路装置的方法,特别是有关于制造集成电路 (其包括场效应晶体管(FET)装置)中的栅极结构的方法。有关各实施例的制造和使用方式如以下所详述。然而,值得注意的是,本发明所提供的各种可应用的发明概念是依具体内文的各种变化据以实施,且在此所讨论的具体实施例仅是用来显示具体使用和制造本发明的方法,而不用以限制本发明的范围。以下是通过各种附图及实施例说明本发明较佳实施例的制造过程。在本发明各种不同的各种实施例和附图中,相同的符号代表相同或类似的元件。此外,当一层材料层是位于另一材料层或基底之上时,其可以是直接位于其表面上或另外插入有其他中介层。

[0013] 图1为在“栅极最后”工艺中制造半导体装置的方法100流程图。图2A至图2F 为根据图1的方法100,在栅极最后工艺中制造半导体装置200的工艺剖面图。半导体装置200可为集成电路或集成电路中的一部分,其可包括静态随机存取存储器(static random access memory ;SRAM)和/或其他逻辑电路;无源元件,例如电阻、电容、以及诱导器;以及有源元件,例如P型沟道场效应晶体管(P-channel field effect transistors ; pFET)、N型沟道场效应晶体管(N-charmel FET ;nFET)、金属氧化物半导体场效应晶体管(metal-oxidesemiconductor field effect transistor ;M0SFET)、互补式金属氧化物半导体(complementary metal-oxide semiconductor ;CMOS)晶体管、双极晶体管(bipolar transistor)、高压晶体管、高频晶体管、其他存储器单元、以及上述的组合。要了解在图2A 至图2F中所示的半导体装置200可包括各种以CMOS工艺流程所形成的其他元件,然而为了使本发明的概念更容易的被了解,已将其简化。因此,要了解可在图1的方法100之前、 期间、以及之后提供额外的工艺,且在此可以仅简单的说明某些其他的工艺。

[0014] 方法100起始于步骤102,提供半导体基底。在图2A中,半导体装置200可包括基底202。在一实施例中,基底202包括结晶结构的硅基底(例如芯片)。基底202可包括各种掺杂结构,其取决于公知的设计需求(例如P型基底或η型基底)。再者,基底202可包括各种掺杂区域,例如P型阱或η型阱。在其他实施例中,基底202也可包括其他元素半导体,例如锗及钻石。或者,基底202可包括化合物半导体,例如碳化硅、砷化镓(gallium arsenide)、石串化钢(indium arsenide)、或憐化钢(indium phosphide)。再者,基底 202 可任选的包括外延层;可为应变的(strained)以增强效能;和/或可包括绝缘层上覆硅结构。

[0015] 半导体装置200可包括隔离结构,例如形成于基底202中的浅沟槽隔离元件,以使一个或更多个装置互相隔离。浅沟槽隔离元件可包括氧化硅、氮化硅、氮氧化硅、氟掺杂的硅酸盐玻璃(fluoride-doped silicate glass ;FSG)、和/或低介电常数材料。可在浅沟槽隔离元件的位置使用其他的隔离方法和/或元件,或将其他的隔离方法和/或元件附加在浅沟槽隔离元件。举例来说,浅沟槽隔离元件可利用下述工艺形成:利用反应性离子蚀刻 (reactive ion etch ;RIE)工艺于基底202中形成沟槽,然后利用沉积工艺将绝缘材料填充至沟槽中,接着进行化学机械研磨工艺。

[0016] 方法100进行至步骤104,于基底上形成栅极堆叠,上述栅极堆叠包括虚置栅极结构。举例来说,栅极堆叠的形成包括形成各种材料层,并图案化上述各种材料层,以形成η 型场效应晶体管(nFET)或ρ型场效应晶体管(pFET)装置的栅极堆叠。栅极堆叠可包括虚置栅极结构,其将在下述栅极最后工艺中移除,并以金属材料取代。

[0017] 半导体装置200可包括栅极介电质210,其形成于基底上。栅极介电质210可包括界面层。界面层可包括氧化硅层(例如,以热或化学氧化工艺所形成),其厚度介于约 5埃至约10埃。栅极介电质210还可包括高介电常数材料层,其形成于界面层上。在一实施例中。高介电常数介电质包括氧化铪(hafnium oxide ;HfO2) 0高介电常数介电质的其他例子包括氧化硅铪(hafniumsilicon oxide ;HfSi0)、氮氧化硅铪(hafnium silicon oxynitride ;HfSi0N)、氧化铪钽(hafnium tantalum oxide ;HfTa0)、氧化铪钛(hafnium titanium oxide ;HfTiO)、氧化铪锆(hafnium zirconium oxide ;HfZrO)、上述的组合、和 / 或其他合适的材料。高介电常数介电层可通过原子层沉积法(ALD)或其他合适的方法而形成。高介电常数介电层的厚度可介于约10埃至约30埃。

[0018] 在一些实施例中,可于高介电常数介电层上形成覆盖层,以调变栅极电极的有效功函数,而适当的作用为η型场效应晶体管或P型场效应晶体管装置。举例来说,覆盖层可包括Al203、La203、或其他合适的材料。在其他实施例中,可于高介电常数介电层上形成阻挡层211。阻挡层211可包括TiN、TaN、或其他合适的材料。阻挡层211可通过各种沉积技术而形成,例如原子层沉积、物理气相沉积(PVD或溅镀)、化学气相沉积、或其他合适的工艺。[0019] 半导体装置200还可包括通过化学气相沉积或其他合适的沉积工艺,而于栅极介电质210上所形成的多晶硅(或多晶)层212。举例来说,可在化学气相沉积工艺中使用硅烷(silane ;SiH4)作为化学气体,以形成多晶层212。多晶层212的厚度可介于约400埃至约800埃。半导体层也可包括非晶硅(amorphous silicon)层。可于多晶层212上形成硬掩模层。硬掩模层可包括氧化硅、氮化硅、氮氧化硅、和/或其他合适的材料。硬掩模层可利用例如化学气相沉积法、物理气相沉积法或原子层沉积法的方法而形成。此外,可于硬掩模层上形成抗反射涂布(anti-reflective coating ;ARC)层或底部抗反射涂布(bottom anti-reflective coating ;BARC)层,以强化之后要进行的公知图案化工艺。

[0020] 可于硬掩模层上形成图案化光致抗蚀剂层。图案化的光致抗蚀剂层可包括η型场效应晶体管或ρ型场效应晶体管装置的栅极图案。栅极图案可以光微影 (photolithography)、浸润式微影(immersion lithography)、离子束亥Ij 写(ion-beam writing)、或其他合适的工艺而形成。可使用图案化的光致抗蚀剂作为掩模,通过干或湿蚀刻工艺图案化硬掩模层,并可使用图案化的硬掩模层图案化栅极结构220。栅极结构220可通过干或湿蚀刻工艺(例如,栅极蚀刻或图案化)而形成。举例来说,干蚀刻工艺可使用含氟的等离子体(例如包括CF4的蚀刻气体)。或者,蚀刻工艺可包括多个蚀刻步骤,以蚀刻各种栅极材料层。图案化的光致抗蚀剂层可通过剥离(stripping)或灰化(ashing)工艺而移除。栅极结构220可包括硬掩模层、虚置多晶层212、阻挡层211、及栅极介电层210(其包括界面层以及高介电常数介电层)。

[0021] 在图案化栅极之后,要了解半导体装置200可进行在CMOS制造流程中的其他工艺,以形成公知的各种元件。举例来说,可于栅极结构220的侧壁上形成栅极或侧壁间隙壁222。间隙壁222可由氧化硅、氮化硅、氮氧化硅、碳化硅、掺杂氟的硅酸盐玻璃 (fluorine-doped silicate glass ;FSG)、低介电常数介电材料、上述的组合、和/或其他合适的材料所形成。间隙壁222可具有多层结构,举例来说,其包括一个或更多个衬垫层。衬垫层可包括介电材料,例如氧化硅、氮化硅、和/或其他合适的材料。形成间隙壁222的方法可包括沉积合适的介电材料,并各向异性的蚀刻上述材料,以形成间隙壁222轮廓。

[0022] 另外,也可于基底202中形成源极/漏极区域。源极/漏极区域可包括轻掺杂源极/漏极(lightly doped source/drain ;LDD)区域以及重掺杂源极/漏极区域。应要注意轻掺杂源极/漏极区域可在形成间隙壁222之前形成。源极/漏极区域可根据期望的晶体管结构(例如η型场效应晶体管或ρ型场效应晶体管),通过注入ρ型或η型掺杂物或杂质至基底202中而形成。形成源极/漏极区域的方法可包括光微影、离子注入、扩散、和/或其他合适的工艺。此外,P型场效应晶体管装置的源极/漏极区域可包括凸起的(raised) 源极/漏极区域和/或SiGe元件。举例来说,SiGe元件可通过外延工艺而形成,使得形成于基底202中的SiGe元件具有结晶态。因此,应变沟道(strained channel)可到达至ρ 型金属氧化物半导体装置中,以提高载子迁移率并增强装置效能。

[0023] 再者,可形成接触窗元件(contact feature),例如金属硅化物,且其耦合至源极/ 漏极区域。接触窗元件可通过金属硅化(自对准的金属硅化)工艺而形成于源极/漏极区域上。举例来说,可形成金属材料邻接于硅结构,然后提高温度以进行退火,且造成金属材料与其下方的硅反应而形成金属硅化物,并可将未反应的金属蚀刻掉。接触窗可包括镍化娃(nickel silicide)、钴化娃(cobalt silicide)、鹤化娃(tungsten silicide)、钽化娃(tantalum silicide)、铁化娃(titanium silicide)、钼化娃(platinum silicide)、辑化硅(erbium silicide)、钯化硅(palladium silicide)、或上述的组合。可于基底202以及栅极堆叠220上形成接触蚀刻停止层(contact etch stop layer ;CESL)。接触蚀刻停止层可由氮化硅、氮氧化硅、和/或其他合适的材料所形成。接触蚀刻停止层的组成可根据对于半导体装置200 —个或更多个额外的元件的蚀刻选择比作而选择。再者,根据所期望的晶体管结构,接触蚀刻停止层可作为拉伸接触蚀刻停止层(tensile-CESL)或压缩接触蚀刻停止层(compressive-CESL)。

[0024] 方法100进行至步骤106,可于基底及栅极堆叠上形成层间介电质(inter-layer dielectric ;ILD)。介电层,例如层间介电层230,其可通过化学气相沉积法、高密度等离子体化学气相沉积法、旋转涂布法、溅镀法、或其他合适的方法而形成于接触蚀刻停止层上。 层间介电层230可包括氧化硅、氮氧化硅、或低介电常数材料。在一实施例中,层间介电层230可包括高密度等离子体介电质与高深宽比工艺所形成的介电质,其能用以填沟(gap filling)ο

[0025] 方法100进行至步骤108,可于层间介电质上进行第一化学机械研磨工艺,以露出虚置栅极结构的顶表面。在栅极最后工艺中,可移除虚置多晶栅极结构212,因此所形成的最终金属栅极结构能取代虚置多晶栅极结构212。因此,层间介电层230可借进行化学机械研磨工艺235,直到露出或到达虚置多晶栅极212的顶表面而平坦化。应要注意在进行化学机械研磨工艺235之后,虚置多晶栅极212的顶表面与层间介电质230的顶表面实质上可为共平面。或者,可进行化学机械研磨工艺以露出硬掩模层,且然后可进行蚀刻工艺,例如湿蚀刻浸泡(wet etch dip),以移除硬掩模层,借此露出虚置多晶栅极212。

[0026] 方法100进行至步骤110,可移除部分层间介电质,使层间介电质的顶表面位于虚置栅极结构的顶表面下方一距离。在图2B中,可对半导体装置200进行湿蚀刻工艺(例如湿蚀刻浸泡),其选择性的移除部分层间介电层230,而未移除虚置多晶栅极212。举例来说,湿蚀刻浸泡可包括稀释氢氟酸(HF)溶液和/或其他合适的蚀刻剂溶液,其在多晶硅 (虚置多晶栅极)/氧化硅(层间介电层)之间具有高选择比。层间介电层230的厚度可缩减介于约50埃至约150埃。换句话说,在进行湿蚀刻浸泡工艺后,层间介电层230的顶表面可位于虚置多晶栅极212的顶表面下方一距离M0,其介于约50埃至约150埃。层间介电层230预期移除的厚度可通过精确的控制湿蚀刻浸泡工艺的蚀刻时间而达到。

[0027] 方法100进行至步骤112,可于层间介电质及虚置栅极结构上形成材料层。在图 2C中,材料层245可形成在层间介电质230及虚置多晶栅极212上。材料层245可由不同于层间介电层230的材料以及不同于虚置多晶栅极212的材料所形成。材料层245可用作硬掩模层,以保护其下方的层间介电层230。在一实施例中,材料层245可包括金属材料, 其通过物理气相沉积、化学气相沉积、或其他合适的工艺而形成。举例来说,金属材料可包括TiN、TaN, Al、上述的组合、或其他合适的金属材料。金属材料245可相同于之后为取代虚置多晶栅极212而形成的金属栅极,上述取代工艺将于下面说明。方法100进行至步骤 114,可于材料层上进行第二化学机械研磨工艺,以露出虚置栅极结构。可于材料层245上进行化学机械研磨工艺250,以平坦化并移除多余的材料层,使虚置多晶栅极212的顶表面露出。应要注意在化学机械研磨工艺250之后,虚置多晶栅极的顶表面与材料层的顶表面实质上为共平面。[0028] 方法100进行至步骤116,可从栅极堆叠移除虚置栅极结构,借此形成沟槽。在图 2D中,在化学机械研磨工艺250之后,可从栅极堆叠220移除虚置栅极结构212。举例来说,多晶硅被选择性的蚀刻掉,因而移除了虚置多晶栅极212。选择性的移除虚置多晶栅极 212提供了沟槽252,而沟槽252中可形成金属栅极。虚置多晶栅极212可利用湿蚀刻和/ 或干蚀刻工艺而移除。阻挡层211可用作蚀刻工艺中的蚀刻阻挡物。在一实施例中,湿蚀刻工艺包括暴露在含氢氧化物的溶液(例如氢氧化铵(ammonium hydroxide))、去离子水、 和/或其他适合的蚀刻剂溶液中。应要注意材料层245可保护层间介电层230,并避免层间介电层230在湿蚀刻工艺中被移除。

[0029] 方法100进行至步骤118,可形成金属层以填充沟槽。在图2E中,可沉积金属层 260以实质上填充沟槽252。所沉积的金属层260可为任何金属材料,其适合用以形成金属栅极或金属栅极的一部分,其包括功函数(workfimction ;WF)层、填充层、衬垫层、界面层、 晶种层、黏合层、阻挡层等。金属层260可包括一个或更多个层膜,其包括TiN、TaN, TaC, I~aSiN、WN、TiAl、TiAlN、上述的组合、和/或其他合适的材料。金属层260可通过物理气相沉积或其他合适的工艺而形成。可沉积的金属例子包括P型场效应晶体管装置的P型功函数金属(P-type work function metals ;P-metals)以及η型场效应晶体管装置的N型功函数金属(N-type work function metals ;N-metals)。金属层260还可包括形成于功函数金属上的填充金属层。填充金属层可包括铝、钨、或其他合适的材料。在一实施例中,填充金属可包括钛层,其用作湿润层(wetting layer),以及铝层,其用以填充沟槽252的剩余部分。填充金属层可通过使用化学气相沉积、物理气相沉积、电镀、或其他适合的工艺而沉积。

[0030] 方法100进行至步骤120,可进行第三化学机械研磨工艺,其实质上停止于层间介电质的顶表面。在图2F中,可进行化学机械研磨工艺270以平坦化半导体装置200。化学机械研磨工艺270可移除所有的材料层M5以及部分金属层沈0,直到到达层间介电层230 的顶表面。化学机械研磨工艺270提供具有金属栅极结构275的半导体装置200。已发现位于层间介电层230上的材料层以金属材料所形成)可提升化学机械研磨工艺270 的均勻度(uniformity),并可在栅极最后工艺中对栅极高度提供更好的控制。此外,如先前所述,材料层245可由与金属层260相同的材料所形成。在一实施例中,材料层245可由与金属层260相同的功函数金属所形成。因此,化学机械研磨工艺270可移除材料层以及部分金属层。

[0031] 在一些实施例中,可进行方法100而包括额外的工艺步骤,例如沉积保护层、形成接触窗、内连线结构(例如,线(line)及介层窗(via)、金属层、以及层间介电质,其提供电性内连线至包括所形成的金属栅极的装置)。举例来说,多层内连线包括垂直内连线,例如公知的介层窗(via)或接触窗(contacts),以及水平内连线,例如金属线。不同的内连线元件可使用不同的导电材料,其包括铜、钨、以及金属硅化物。在一实施例中,是使用镶嵌工艺 (damasceneprocess)以形成与铜有关的多层内连线结构。

[0032] 总之,在高介电常数金属栅极(high-k metal gate)技术中,可使用栅极最后工艺以形成金属栅极结构。然而,已发现栅极最后工艺有各种问题,例如控制栅极高度、层间介电层不期望的移除、以及化学机械研磨工艺不均勻的问题。因此,损害了装置效能及可靠度。于此所述的方法及装置提供了以金属材料所形成的硬掩模层,其解决了上述在栅极最后工艺中的问题。硬掩模层可在移除虚置多晶栅极之前形成于层间介电质上。在一些实施例中,硬掩模层可包括用以形成金属栅极的相同材料。在其他实施例中,硬掩模层可包括不同的材料。硬掩模层可最小化栅极高度的损失,且因此在之后的化学机械研磨工艺中提供了更好的栅极高度的控制。另外,硬掩模层的金属材料提供了平坦化金属栅极的化学机械研磨更佳的均勻度。再者,在此所述的方法及装置是适合目前的CMOS技术制造流程,且是轻易的与目前的制造设备及装置技术整合。

[0033] 虽然本发明已以较佳实施例揭示如上,然其并非用以限定本发明,任何本领域普通技术人员,在不脱离本发明的精神和范围内,当可做些许更动与润饰。举例来说,虽然在此所述的方法是使用“栅极最后”作说明,然而在此所述的方法也可使用于混合工艺中,于其中是在“栅极最先(gate frrst)”制造流程中形成一类型的金属栅极,并在“栅极最后” 制造流程中形成另一类型的金属栅极。因此,本发明的保护范围当视所附的权利要求所界定的范围为准。

Claims (15)

1. 一种制造半导体装置的方法,包括: 提供一半导体基底;于该基底中形成一晶体管,该晶体管具有一栅极结构,其包括一虚置栅极结构; 于该基底及该晶体管上形成一层间介电质;于该层间介电质上进行一第一化学机械研磨,以露出该虚置栅极结构的一顶表面; 移除该层间介电质的一部分,使该层间介电质的一顶表面位于该虚置栅极结构的该顶表面下方一距离;于该层间介电质及该虚置栅极结构上形成一材料层;于该材料层上进行一第二化学机械研磨,以露出该虚置栅极结构的该顶表面;移除该虚置栅极结构,借此形成一沟槽;形成一金属层以填充该沟槽;以及进行一第三化学机械研磨,其实质上停止于该层间介电质的该顶表面。
2.如权利要求1所述的制造半导体装置的方法,其中该金属层包括一多金属层,其包括一填充金属。
3.如权利要求2所述的制造半导体装置的方法,其中该金属层还包括一功函数金属, 位于该填充金属之下。
4.如权利要求2所述的制造半导体装置的方法,其中该填充金属包括铝。
5.如权利要求1所述的制造半导体装置的方法,其中该虚置栅极结构包括多晶硅,且其中该层间介电质包括氧化硅。
6.如权利要求5所述的制造半导体装置的方法,其中该材料层包括一金属材料。
7.如权利要求1所述的制造半导体装置的方法,其中该栅极结构还包括形成于该基底上的一界面层、形成于该界面层上的一高介电常数介电层、以及形成于该高介电常数介电层上的一阻挡层;以及其中该虚置栅极结构形成于该阻挡层上。
8. —种制造半导体装置的方法,包括: 提供一半导体基底;于该基底上形成一栅极堆叠,该栅极堆叠包括一虚置栅极结构; 于该基底及该栅极堆叠上形成一层间介电质;进行一第一化学机械研磨,使该层间介电质的一第一顶表面与该虚置栅极结构的一顶表面实质上为共平面;移除该层间介电质的一部分,其造成该层间介电质的一第二顶表面,该层间介电质的该第二顶表面与该虚置栅极结构的该顶表面实质上为非共平面; 于该层间介电质及该虚置栅极结构上形成一硬掩模层; 于该硬掩模层上进行一第二化学机械研磨,以露出该虚置栅极结构; 从该栅极堆叠移除该虚置栅极结构,借此形成一沟槽; 形成一金属层以填充该沟槽;以及进行一第三化学机械研磨,其实质上停止于该层间介电质的该第二顶表面。
9.如权利要求8所述的制造半导体装置的方法,其中该形成该金属层包括: 形成一功函数金属层以部分填充该沟槽;以及于该功函数金属层上形成一填充金属层,以填充该沟槽的剩余部分。
10.如权利要求9所述的制造半导体装置的方法,其中该硬掩模层由相同于该功函数金属层的材料所形成。
11.如权利要求8所述的制造半导体装置的方法,其中该硬掩模层由不同于该金属层的材料所形成。
12.如权利要求8所述的制造半导体装置的方法,其中该层间介电质的该第二顶表面位于该虚置栅极结构的该顶表面下方50埃至150埃。
13.如权利要求8所述的制造半导体装置的方法,其中该虚置栅极结构包括多晶硅。
14. 一种制造半导体装置的方法,包括: 提供一半导体基底;形成一晶体管,其具有设置于该基底上的一栅极堆叠,该栅极堆叠包括一界面层、一高介电常数介电层、一虚置多晶栅极;于该基底及该晶体管上形成一层间介电质; 平坦化该层间介电质,以露出该虚置多晶栅极的一顶表面;移除该层间介电质的一部分,使该层间介电质的一顶表面位于该虚置多晶栅极的该顶表面下方一距离;于该层间介电质及该虚置多晶栅极上形成一第一金属层; 平坦化该第一金属层,以露出该虚置多晶栅极的该顶表面; 从该栅极堆叠移除该虚置多晶栅极,借此形成一沟槽; 形成一第二金属层以填充该沟槽;以及平坦化该基底,直至露出该层间介电质的该顶表面。
15.如权利要求14所述的制造半导体装置的方法,其中该第一金属层及该第二金属层包括相同的金属。
CN2009101791305A 2008-10-06 2009-09-29 制造半导体装置的方法 CN101714508B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US10296808P true 2008-10-06 2008-10-06
US61/102,968 2008-10-06
US12/489,053 US7939392B2 (en) 2008-10-06 2009-06-22 Method for gate height control in a gate last process
US12/489,053 2009-06-22

Publications (2)

Publication Number Publication Date
CN101714508A CN101714508A (zh) 2010-05-26
CN101714508B true CN101714508B (zh) 2011-12-14

Family

ID=42076130

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101791305A CN101714508B (zh) 2008-10-06 2009-09-29 制造半导体装置的方法

Country Status (3)

Country Link
US (1) US7939392B2 (zh)
CN (1) CN101714508B (zh)
TW (1) TWI397951B (zh)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8048810B2 (en) * 2010-01-29 2011-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Method for metal gate N/P patterning
US8535998B2 (en) 2010-03-09 2013-09-17 Taiwan Semiconductor Manufacturing Company, Ltd. Method for fabricating a gate structure
DE102010003451B4 (de) * 2010-03-30 2013-12-24 Globalfoundries Dresden Module One Llc & Co. Kg Austauschgateverfahren für Metallgatestapel mit großem ε durch Vermeiden eines Polierprozesses zum Freilegen des Platzhaltermaterials
US8288759B2 (en) * 2010-08-04 2012-10-16 Zhihong Chen Vertical stacking of carbon nanotube arrays for current enhancement and control
CN102371534B (zh) * 2010-08-24 2014-05-07 中芯国际集成电路制造(上海)有限公司 晶圆表面的化学机械研磨方法
CN102386098B (zh) * 2010-09-02 2013-06-19 中芯国际集成电路制造(上海)有限公司 Mos晶体管及其形成方法
US8497210B2 (en) * 2010-10-04 2013-07-30 International Business Machines Corporation Shallow trench isolation chemical mechanical planarization
KR101798379B1 (ko) 2010-10-05 2017-11-16 삼성전자주식회사 게이트 라스트 공정에서의 게이트 형성방법 및 그 방법에 의해 형성된 게이트 영역
CN102651319B (zh) * 2011-02-24 2014-09-03 中芯国际集成电路制造(上海)有限公司 晶体管的制造方法
CN102760751B (zh) * 2011-04-27 2016-03-16 中芯国际集成电路制造(上海)有限公司 半导体器件的结构及形成方法
CN102760653B (zh) * 2011-04-27 2015-03-11 中芯国际集成电路制造(上海)有限公司 金属栅极的形成方法
CN102956464B (zh) * 2011-08-19 2016-03-16 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
US20130115773A1 (en) * 2011-11-04 2013-05-09 Globalfoundries Inc. Prevention of ILD Loss in Replacement Gate Technologies by Surface Treatmen
CN103137458B (zh) * 2011-12-05 2016-03-30 中芯国际集成电路制造(上海)有限公司 高介电层金属栅的制造方法
CN103151249B (zh) * 2011-12-06 2016-04-06 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN103187256B (zh) * 2011-12-29 2015-07-08 中芯国际集成电路制造(上海)有限公司 金属栅极的形成方法
US8546209B1 (en) * 2012-06-15 2013-10-01 International Business Machines Corporation Replacement metal gate processing with reduced interlevel dielectric layer etch rate
CN103594365B (zh) * 2012-08-14 2016-06-29 中芯国际集成电路制造(上海)有限公司 Pmos晶体管的形成方法
US9059242B2 (en) 2012-11-27 2015-06-16 International Business Machines Corporation FinFET semiconductor device having increased gate height control
KR101876305B1 (ko) 2013-01-04 2018-07-11 삼성전자주식회사 반도체 장치 및 그의 형성방법
CN103915323B (zh) * 2013-01-08 2016-08-31 中芯国际集成电路制造(上海)有限公司 晶体管的制作方法
US8921226B2 (en) 2013-01-14 2014-12-30 United Microelectronics Corp. Method of forming semiconductor structure having contact plug
US20150079780A1 (en) * 2013-09-13 2015-03-19 United Microelectronics Corp. Method of forming semiconductor structure
US9059164B2 (en) * 2013-10-22 2015-06-16 International Business Machines Corporation Embedded interlevel dielectric barrier layers for replacement metal gate field effect transistors
KR20160111725A (ko) 2015-03-17 2016-09-27 삼성전자주식회사 반도체 소자 및 그 제조방법
CN107994037B (zh) * 2015-06-12 2019-07-26 江苏时代全芯存储科技股份有限公司 绝缘层覆硅结构
US9722076B2 (en) * 2015-08-29 2017-08-01 Taiwan Semiconductor Manufacturning Co., Ltd. Method for manufacturing semiconductor device with contamination improvement
CN106847694B (zh) * 2015-12-03 2019-09-27 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
TWI605576B (zh) * 2016-10-19 2017-11-11 友達光電股份有限公司 顯示面板結構與其製造方法
US9923080B1 (en) 2017-02-02 2018-03-20 International Business Machines Corporation Gate height control and ILD protection

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050153493A1 (en) * 2003-12-31 2005-07-14 Lee Sang G. Method for forming dual gate electrodes using damascene gate process
US20060046448A1 (en) * 2004-08-25 2006-03-02 Barns Chris E Facilitating removal of sacrificial layers via implantation to form replacement metal gates
US20070077715A1 (en) * 2005-10-04 2007-04-05 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6948177B2 (en) * 2002-07-18 2005-09-20 Caryn Paige Rafferty Portable CD-player with built-in CD storage mechanism
US7488656B2 (en) * 2005-04-29 2009-02-10 International Business Machines Corporation Removal of charged defects from metal oxide-gate stacks
JP4626411B2 (ja) * 2005-06-13 2011-02-09 ソニー株式会社 半導体装置および半導体装置の製造方法
US8193641B2 (en) * 2006-05-09 2012-06-05 Intel Corporation Recessed workfunction metal in CMOS transistor gates
US8030718B2 (en) * 2008-09-12 2011-10-04 Taiwan Semiconductor Manufacturing Company, Ltd. Local charge and work function engineering on MOSFET
US8039381B2 (en) * 2008-09-12 2011-10-18 Taiwan Semiconductor Manufacturing Company, Ltd. Photoresist etch back method for gate last process
US7977181B2 (en) * 2008-10-06 2011-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Method for gate height control in a gate last process

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050153493A1 (en) * 2003-12-31 2005-07-14 Lee Sang G. Method for forming dual gate electrodes using damascene gate process
US20060046448A1 (en) * 2004-08-25 2006-03-02 Barns Chris E Facilitating removal of sacrificial layers via implantation to form replacement metal gates
US20070077715A1 (en) * 2005-10-04 2007-04-05 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same

Also Published As

Publication number Publication date
US7939392B2 (en) 2011-05-10
TW201015625A (en) 2010-04-16
US20100087056A1 (en) 2010-04-08
TWI397951B (zh) 2013-06-01
CN101714508A (zh) 2010-05-26

Similar Documents

Publication Publication Date Title
TWI596705B (zh) 半導體裝置及其製造方法
US9601388B2 (en) Integrated high-K/metal gate in CMOS process flow
US9397003B1 (en) Method for forming source/drain contacts during CMOS integration using confined epitaxial growth techniques
US9269635B2 (en) CMOS Transistor with dual high-k gate dielectric
US9263445B2 (en) Method of fabricating dual high-k metal gates for MOS devices
US8900960B2 (en) Integrated circuit device with well controlled surface proximity and method of manufacturing same
US10522412B2 (en) Gate structures with various widths and method for forming the same
US9252058B2 (en) Semiconductor device and method of fabricating the same
TWI527237B (zh) 半導體裝置及其製造方法
US20180315850A1 (en) Vertical tunneling finfet
KR101785864B1 (ko) 하이 K 금속 게이트를 갖는 nFET에 대한 구조 및 방법
US8994116B2 (en) Hybrid gate process for fabricating FinFET device
US8952451B2 (en) Semiconductor device having metal gate and manufacturing method thereof
TWI474460B (zh) 半導體元件的接觸結構、金氧半場效電晶體、與製作半導體元件的方法
KR101827148B1 (ko) 반도체 디바이스의 제조 방법
US10510539B2 (en) Fin field effect transistor (FinFET) device with controlled end-to-end critical dimension and method for forming the same
US8334198B2 (en) Method of fabricating a plurality of gate structures
CN102637728B (zh) 制造应变源极/漏极结构的方法
TWI406394B (zh) 具有用以隔離裝置之虛設結構的積體電路
CN102315127B (zh) 半导体装置与半导体元件的制法
US8970015B2 (en) Method for protecting a gate structure during contact formation
TWI395296B (zh) 半導體裝置之製造方法
US8828814B2 (en) Integrated semiconductor device and fabrication method
US8754487B2 (en) Semiconductor device with metal gate
US8507991B2 (en) Semiconductor device and method of manufacturing the same

Legal Events

Date Code Title Description
PB01 Publication
C06 Publication
SE01 Entry into force of request for substantive examination
C10 Entry into substantive examination
GR01 Patent grant
C14 Grant of patent or utility model