CN103066976A - 一种低关断态电流晶体管电路 - Google Patents

一种低关断态电流晶体管电路 Download PDF

Info

Publication number
CN103066976A
CN103066976A CN2012105488385A CN201210548838A CN103066976A CN 103066976 A CN103066976 A CN 103066976A CN 2012105488385 A CN2012105488385 A CN 2012105488385A CN 201210548838 A CN201210548838 A CN 201210548838A CN 103066976 A CN103066976 A CN 103066976A
Authority
CN
China
Prior art keywords
transistor
transistors
strings
realized
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012105488385A
Other languages
English (en)
Other versions
CN103066976B (zh
Inventor
苏强
奕江涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangzhou Huizhi Microelectronics Co.,Ltd.
Original Assignee
GUANGZHOU HUIZHI MICROELECTRONIC CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GUANGZHOU HUIZHI MICROELECTRONIC CO Ltd filed Critical GUANGZHOU HUIZHI MICROELECTRONIC CO Ltd
Priority to CN201210548838.5A priority Critical patent/CN103066976B/zh
Publication of CN103066976A publication Critical patent/CN103066976A/zh
Priority to PCT/CN2013/086160 priority patent/WO2014090049A1/zh
Priority to EP13862306.1A priority patent/EP2933922A4/en
Application granted granted Critical
Publication of CN103066976B publication Critical patent/CN103066976B/zh
Priority to US14/735,820 priority patent/US9660529B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/10—Modifications for increasing the maximum permissible switched voltage
    • H03K17/102—Modifications for increasing the maximum permissible switched voltage in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K2017/066—Maximizing the OFF-resistance instead of minimizing the ON-resistance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0018—Special modifications or use of the back gate voltage of a FET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

本发明公开了一种低关断态电流晶体管电路。此电路的第一晶体管、晶体管串串联，电路处于关断态时，负反馈作用可以减小关断态电流；同时，晶体管串中晶体管的体效应和负的栅极源极电压差也将减小关断态电流，从而实现低关断态电流。

Description

一种低关断态电流晶体管电路
技术领域
本发明涉及一种半导体集成电路，特别涉及一种低关断态电流电路。
背景技术
随着集成电路技术的飞速发展，集成电路的特征尺寸迅速减小，这带来了诸多优点，如增大集成电路的集成度、减小电路的时延、降低集成电路的成本等，但是这同时也带来了一些问题。一个较为普遍的问题是：当集成电路的特征尺寸减小后，其中晶体管的阈值电压减小，这样当晶体管的栅极源极电压差为0、晶体管处于关断态时，晶体管的关断态电流增大。
低功耗集成电路是近年快速发展的集成电路领域，特别是在工业控制、医疗等应用领域，低功耗集成电路有着广阔的发展前景。低功耗集成电路要求晶体管的关断态电流非常小，这样才不会影响其长达数月、甚至数年的待机时间。而集成电路的特征尺寸减小后，晶体管的关断态电流增大就和低功耗集成电路的需求产生了矛盾。
一般情况下，可以通过增大晶体管的沟道长度L可以减小晶体管的关断态电流。如图1中常见的晶体管关断态电路，开关S1闭合导通时，NMOS晶体管N1的栅极和源极短路，其栅极和源极电压差为0，此时NMOS晶体管N1处于关断态；增大NMOS晶体管N1的沟道长度L，可以增大载流子在沟道区的漂移长度，从而减小NMOS晶体管N1关断态电流。但是，增大晶体管的沟道长度L势必造成晶体管尺寸的增大，进而造成集成电路总尺寸的增大，并增加集成电路的单片成本。
发明内容
本发明提出了一种低关断态电流晶体管电路。此电路中第一晶体管(100)和晶体管串(102)中所有晶体管的沟道长度总和Ltot和单一晶体管沟道长度L一样时(即面积相等时)，此电路有着更低的关断态电流。
为实现以上功能，本发明采取如下技术方案：
一种低关断态电流晶体管电路，如图2所示，包括第一晶体管(100)，其特征为栅极接节点(A)，源极和体区接节点(B)，漏极接节点(D)；包括晶体管串(102)，其特征为晶体管串(102)的栅极接节点(A)，晶体管串(102)的源极接节点(D)，晶体管串(102)的漏极接节点(E)；包括开关(104)，其特征为开关(104)一端接节点(A)、另一端接节点(B)，开关(104)的开关控制端为节点(C)；节点(A)、节点(E)为本电路和其他电路的互连节点；节点(B)接公共端，公共端可以是电源VDD，也可以是地线。
如图3所示，第一晶体管(100)可以由NMOS晶体管(200)来实现，也可以由PMOS晶体管(202)来实现。当第一晶体管(100)由NMOS晶体管(200)实现时，节点(B)接公共端地线；当第一晶体管(100)由PMOS晶体管(202)实现时，节点(B)接公共端电源VDD。
如图4所示，晶体管串(102)可以由NMOS晶体管构成，也可以由PMOS晶体管构成，其类型由第一晶体管(100)的实现方式决定：当第一晶体管(100)由NMOS晶体管(200)实现时，晶体管串(102)由NMOS晶体管构成；当第一晶体管(100)由PMOS晶体管(202)实现时，晶体管串(102)由PMOS晶体管构成。晶体管串(102)中晶体管的数目为1至8个，分别命名为第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、第九晶体管；晶体管串(102)中所有晶体管的栅极连接在一起，所有晶体管的体区连接在一起，第二晶体管的漏极接第三晶体管的源极、第三晶体管的漏极接第四晶体管的源极、第四晶体管的漏极接第五晶体管的源极、第五晶体管的漏极接第六晶体管的源极、第六晶体管的漏极接第七晶体管的源极、第七晶体管的漏极接第八晶体管的源极、第八晶体管的漏极接第九晶体管的源极；第二晶体管的源极为晶体管串(102)的源极，第二晶体管的栅极为晶体管串(102)的栅极，最后序号晶体管(如若晶体管串(102)含有6个晶体管，其最后序号晶体管即为第七晶体管)的漏极为晶体管串(102)的漏极。
如图5所示，开关(104)可以由NMOS晶体管(300)来实现，也可以由PMOS晶体管(302)来实现，其实现方式由第一晶体管(100)的实现方式决定：当第一晶体管(100)由NMOS晶体管(200)实现时，开关(104)由NMOS晶体管(300)来实现；当第一晶体管(100)由PMOS晶体管(202)实现时，开关(104)由PMOS晶体管(302)来实现。当开关(104)由NMOS晶体管(300)实现时，开关控制端为高电平时开关导通，开关控制端为低电平时开关断开；当开关(104)由PMOS晶体管(302)实现时，开关控制端为低电平时开关导通，开关控制端为高电平时开关断开。
电路处于关断态时，第一晶体管(100)的栅极源极电压差为O，关断态电流IOFF流过第一晶体管(100)和晶体管串(102)，所以减小流过第一晶体管(100)的关断态电流和减小流过晶体管串(102)的关断态电流都可以减小关断态电流IOFF。关断态电流流过第一晶体管(100)，使其漏极源极电压差抬高，但由于第一晶体管(100)的漏极和晶体管串(102)的源极相连接，由于负反馈的作用，第一晶体管(100)的漏极电压抬高的幅度受到限制，从而可以减小流过第一晶体管(100)的关断态电流。从另一方面来讲，第一晶体管(100)的漏极电压升高，将使晶体管串(102)的栅极源极电压差变为负值，从而减小流过晶体管串(102)的关断态电流；同时，晶体管串(102)的体区、源极电压差也变为负值，而晶体管的体效应将增大晶体管串(102)中各晶体管的阈值电压，从而减小流过晶体管串(102)的关断态电流。本电路第一晶体管(100)和晶体管串(102)中所有晶体管的沟道长度总和为Ltot，图1常用晶体管关断态电路中单一晶体管沟道长度为L，即使Ltot和L相等(即面积相等)，本电路依然能减小关断态电流IOFF；同时，在相同的关断态电流IOFF条件下，本电路第一晶体管(100)和晶体管串(102)中所有晶体管的沟道长度总和Ltot小于图1常用晶体管关断态电路中单一晶体管沟道长度L。
本发明一种低关断态电流晶体管电路并不依赖于所采用的工艺类型，例如可以是标准CMOS工艺，可以是BiCMOS工艺，也可以是绝缘硅(SOI)工艺等。
附图说明
图1是常用的晶体管关断态电路。
图2是本发明的一种低关断态电流晶体管电路。
图3是本发明中第一晶体管(100)的实现方式。
图4是本发明中晶体管串(102)的实现方式。
图5是本发明中开关(104)的实现方式。
图6是本发明的具体实施1。
图7是本发明的具体实施2。
具体实施方式
下面通过特定的具体实例说明本发明的实施方式，请参阅图6和图7。本领域的技术人员可以由本说明书所揭示的内容轻易的了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用。本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
图6是本发明的具体实施1。第一晶体管(100)由NMOS晶体管(200)实现，晶体管串(102)由NMOS晶体管(400)实现，开关(104)由NMOS晶体管(300)实现；晶体管(200)的源极和体区、NMOS晶体管(400)的体区接公共端地。第一晶体管(100)和NMOS晶体管(400)的沟道长度总和Ltot，图1常用晶体管关断态电路中单一晶体管沟道长度为L，即使Ltot和L相等，本电路依然能减小关断态电流IOFF；同时，在相同的关断态电流IOFF条件下，本电路第一晶体管(100)和晶体管(400)中所有晶体管的沟道长度总和Ltot小于图1常用晶体管关断态电路中单一晶体管沟道长度L。
图7是本发明的具体实施2。第一晶体管(100)由PMOS晶体管(202)实现，晶体管串(102)由PMOS晶体管(500)和PMOS晶体管(502)来实现，开关(104)由PMOS晶体管(302)实现；晶体管(202)的源极和体区、PMOS晶体管(500)的体区、PMOS晶体管(502)的体区接公共端VDD；PMOS晶体管(500)的漏极接PMOS晶体管(502)的源极。本电路PMOS晶体管(202)、PMOS晶体管(500)和PMOS晶体管(502)的沟道长度总和为Ltot，图1常用晶体管关断态电路中单一晶体管沟道长度为L，即使Ltot和L相等，本电路依然能减小关断态电流IOFF；同时，在相同的关断态电流IOFF条件下，本电路PMOS晶体管(202)、PMOS晶体管(500)和PMOS晶体管(502)的的沟道长度总和Ltot小于图1常用晶体管关断态电路中单一晶体管沟道长度L。
上述实施例仅示例性说明本发明的原理及其功效，而非用于限制本发明。熟悉此领域的技术人员皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍然由本发明的权利要求所涵盖。

Claims (7)

1.一种低关断态电流晶体管电路，其特征为包括第一晶体管、晶体管串和开关；第一晶体管的栅极接晶体管串的栅极，第一晶体管的源极、第一晶体管的体区和晶体管串的体区接公共端，第一晶体管的漏极接晶体管串的源极，开关一端接第一晶体管的栅极、另一端接公共端，开关由开关控制端控制；第一晶体管的栅极、晶体管串的漏极为本电路和外部电路的互连节点，公共端可以是电源VDD或是地线。
2.如权利要求1所述，第一晶体管、晶体管串串联，电路处于关断态时，负反馈作用可以减小关断态电流；同时，晶体管的体效应和负的栅极源极电压差也将减小关断态电流，从而实现低关断态电流。
3.如权利要求1所述第一晶体管，可以由NMOS晶体管来实现，也可以由PMOS晶体管来实现。当第一晶体管由NMOS晶体管实现时，公共端为地线；当第一晶体管由PMOS晶体管实现时，公共端为电源VDD。
4.如权利要求1所述晶体管串，可以由NMOS晶体管构成，也可以由PMOS晶体管构成，其类型由第一晶体管的实现方式决定：当第一晶体管由NMOS晶体管实现时，晶体管串由NMOS晶体管构成；当第一晶体管由PMOS晶体管实现时，晶体管串由PMOS晶体管构成。
5.如权利要求1所述晶体管串，其中晶体管的数目为1至8个，分别命名为第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、第九晶体管；晶体管串中所有晶体管的栅极连接在一起，所有晶体管的体区连接在一起，第二晶体管的漏极接第三晶体管的源极、第三晶体管的漏极接第四晶体管的源极、第四晶体管的漏极接第五晶体管的源极、第五晶体管的漏极接第六晶体管的源极、第六晶体管的漏极接第七晶体管的源极、第七晶体管的漏极接第八晶体管的源极、第八晶体管的漏极接第九晶体管的源极；第二晶体管的源极为晶体管串的源极，第二晶体管的栅极为晶体管串的栅极，最后序号晶体管的漏极为晶体管串的漏极。
6.如权利要求1所述开关，可以由NMOS晶体管来实现，也可以由PMOS晶体管来实现，其实现方式由第一晶体管的实现方式决定：当第一晶体管由NMOS晶体管实现时，开关由NMOS晶体管来实现；当第一晶体管由PMOS晶体管实现时，开关由PMOS晶体管来实现。
7.如权利要求1所述开关，由NMOS晶体管实现时，开关控制端为高电平时开关导通，开关控制端为低电平时开关断开；开关由PMOS晶体管实现时，开关控制端为高电平时开关断开，开关控制端为低电平时开关导通。
CN201210548838.5A 2012-12-13 2012-12-13 一种低关断态电流晶体管电路 Active CN103066976B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201210548838.5A CN103066976B (zh) 2012-12-13 2012-12-13 一种低关断态电流晶体管电路
PCT/CN2013/086160 WO2014090049A1 (zh) 2012-12-13 2013-10-29 一种低关断态电流晶体管电路
EP13862306.1A EP2933922A4 (en) 2012-12-13 2013-10-29 TRANSISTOR CIRCUIT OF LOW CURRENT STATE OF CUT
US14/735,820 US9660529B2 (en) 2012-12-13 2015-06-10 Transistor circuit of low shutoff-state current

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210548838.5A CN103066976B (zh) 2012-12-13 2012-12-13 一种低关断态电流晶体管电路

Publications (2)

Publication Number Publication Date
CN103066976A true CN103066976A (zh) 2013-04-24
CN103066976B CN103066976B (zh) 2015-05-27

Family

ID=48109464

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210548838.5A Active CN103066976B (zh) 2012-12-13 2012-12-13 一种低关断态电流晶体管电路

Country Status (4)

Country Link
US (1) US9660529B2 (zh)
EP (1) EP2933922A4 (zh)
CN (1) CN103066976B (zh)
WO (1) WO2014090049A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014090049A1 (zh) * 2012-12-13 2014-06-19 广州慧智微电子有限公司 一种低关断态电流晶体管电路

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10931277B2 (en) * 2019-03-04 2021-02-23 Texas Instruments Incorporated Power transistor gate-charge harvester for internal supply generation

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6133751A (en) * 1998-08-05 2000-10-17 Xilinx, Inc. Programmable delay element
CN1996756A (zh) * 2006-12-25 2007-07-11 深圳安凯微电子技术有限公司 启动电路
CN101022274A (zh) * 2007-03-12 2007-08-22 北京时代民芯科技有限公司 消除nmos单管传输形成静态短路电流的电路
CN102769284A (zh) * 2012-06-06 2012-11-07 广州慧智微电子有限公司 射频功率放大器中的小尺寸静电放电保护电路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100301932B1 (ko) * 1999-04-27 2001-10-29 윤종용 불 휘발성 반도체 메모리 장치
KR100385230B1 (ko) * 2000-12-28 2003-05-27 삼성전자주식회사 불휘발성 반도체 메모리 장치의 프로그램 방법
EP1867048A1 (en) * 2005-03-31 2007-12-19 Nxp B.V. Electronic device
KR101487524B1 (ko) * 2008-08-27 2015-01-29 삼성전자주식회사 불휘발성 메모리 장치의 프로그램 방법
US9673802B2 (en) * 2010-04-27 2017-06-06 Qorvo Us, Inc. High power FET switch
KR101771619B1 (ko) * 2011-02-09 2017-08-28 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 구동 방법
CN103066976B (zh) * 2012-12-13 2015-05-27 广州慧智微电子有限公司 一种低关断态电流晶体管电路
KR102167609B1 (ko) * 2014-05-13 2020-10-20 삼성전자주식회사 비휘발성 메모리 장치 및 그것의 프로그램 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6133751A (en) * 1998-08-05 2000-10-17 Xilinx, Inc. Programmable delay element
CN1996756A (zh) * 2006-12-25 2007-07-11 深圳安凯微电子技术有限公司 启动电路
CN101022274A (zh) * 2007-03-12 2007-08-22 北京时代民芯科技有限公司 消除nmos单管传输形成静态短路电流的电路
CN102769284A (zh) * 2012-06-06 2012-11-07 广州慧智微电子有限公司 射频功率放大器中的小尺寸静电放电保护电路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014090049A1 (zh) * 2012-12-13 2014-06-19 广州慧智微电子有限公司 一种低关断态电流晶体管电路

Also Published As

Publication number Publication date
EP2933922A1 (en) 2015-10-21
EP2933922A4 (en) 2016-07-27
WO2014090049A1 (zh) 2014-06-19
CN103066976B (zh) 2015-05-27
US9660529B2 (en) 2017-05-23
US20150280570A1 (en) 2015-10-01

Similar Documents

Publication Publication Date Title
US10855280B2 (en) Input/output circuit and method
CN104319275B (zh) 静电放电保护电路
CN103166616B (zh) 模拟开关电路结构
CN104808735B (zh) 低电压差分信号驱动电路
CN105099173B (zh) 充电泵
CN103091526A (zh) 电压检测电路
CN105843316A (zh) 电荷泵基准电压调节电路
CN103066988A (zh) 一种限制输出端电压摆率的接口电路及其实现方法
CN100589324C (zh) 电压选择电路
CN107810421A (zh) 电压监测器
CN103117740B (zh) 低功耗电平位移电路
CN103066976B (zh) 一种低关断态电流晶体管电路
CN103208988B (zh) 电平移位电路及进行正、负压电平移位的方法
CN104124951B (zh) 用于驱动晶体管的电路
CN108336991A (zh) 电平移位电路
CN104270138A (zh) 多电压域的输入/输出缓冲器
CN104242909B (zh) 一种电平转换电路
CN106602864A (zh) 一种时钟倍压电路及电荷泵
CN105428351B (zh) 集成电路
CN209572001U (zh) 一种信号传输管的驱动电路和电平转换电路
CN104333366B (zh) 一种数字io电路
CN106656164A (zh) 一种高电平选择电路和电子系统
CN1228845C (zh) 线性电流/电压特性的金属氧化物半导体输出驱动电路
CN104639133B (zh) Mos开关电路
CN105356862B (zh) 动态触发器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP03 Change of name, title or address

Address after: 510663 8th floor, building C2, Chuangxin building, No. 182, Kexue Avenue, Huangpu District, Guangzhou, Guangdong

Patentee after: Guangzhou Huizhi Microelectronics Co.,Ltd.

Address before: 510663 unit c2-307, innovation building, No. 182, science Avenue, Science City, high tech Industrial Development Zone, Guangzhou, Guangdong Province

Patentee before: SMARTER MICROELECTRONICS (GUANG ZHOU) Co.,Ltd.

CP03 Change of name, title or address