CN101022274A - 消除nmos单管传输形成静态短路电流的电路 - Google Patents

消除nmos单管传输形成静态短路电流的电路 Download PDF

Info

Publication number
CN101022274A
CN101022274A CN 200710086450 CN200710086450A CN101022274A CN 101022274 A CN101022274 A CN 101022274A CN 200710086450 CN200710086450 CN 200710086450 CN 200710086450 A CN200710086450 A CN 200710086450A CN 101022274 A CN101022274 A CN 101022274A
Authority
CN
China
Prior art keywords
circuit
nmos
links
pipe
pmos pipe
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 200710086450
Other languages
English (en)
Other versions
CN100550638C (zh
Inventor
文治平
李学武
陈雷
周涛
张帆
杜忠
刘增容
张彦龙
储鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing times people core technology Co., Ltd.
China Aerospace Modern Electronic Company 772nd Institute
Original Assignee
Mxtronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mxtronics Corp filed Critical Mxtronics Corp
Priority to CNB2007100864507A priority Critical patent/CN100550638C/zh
Publication of CN101022274A publication Critical patent/CN101022274A/zh
Application granted granted Critical
Publication of CN100550638C publication Critical patent/CN100550638C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Logic Circuits (AREA)

Abstract

消除NMOS单管传输形成静态短路电流的电路，包括：NMOS传输管与CMOS缓冲器电路，CMOS缓冲器电路包括两个CMOS反向器电路，有一电压钳位电路耦接在第一CMOS反向器电路的主电流路径和电源端之间，有一反馈回路跨接在第二CMOS反向器电路的输入端与输出端。本发明能够确保当传输管输出信号出现阈值下降时后级CMOS电路的PMOS管处于截止状态，避免了静态短路电流的产生；本发明大大节省了芯片面积，具有设计步骤简单的优点，在有效消除静态短路电流的同时对电路原本的性能和功能的影响很小。

Description

消除NMOS单管传输形成静态短路电流的电路
技术领域
本发明涉及一种电路结构。
背景技术
NMOS传输管传输低电平的特性好，传输高电平的特性差。NMOS管在传输高电平时，不能将源极的电压上拉超过VDD-Vth，这种电压损失被称为阈值下降。并且，当NMOS管的源极电压上升时，源极和衬底间的电压差Vsb会引起体效应，使阈值电压增大，这样就进一步削弱了传递高电平时信号的强度，有可能超过下一级的噪声容限。对于下一级CMOS电路而言，在传输高电平时，削弱了的输入信号导致PMOS管无法有效截止，PMOS管和NMOS管处于同时导通状态，会产生一个静态的短路电流，这个电流增加了电路的功耗。
现有通常的解决办法是将NMOS管和PMOS管并联起来组成双管传输门来消除阈值下降的问题，但在某些应用如大规模可编程逻辑器件中，存在大量的传输门电路，例如多选开关、开关矩阵等，如果都使用双管传输结构，则电路面积消耗太大。另一种解决办法是加入加压结构，通过提高NMOS传输管的栅电压来弥补域值下降，但该结构的缺点是电路太过复杂，设计困难。还有的设计是在CMOS电路上增加一个反馈回路，但是由于NMOS传输管双向导通的特性，该反馈回路的作用能通过传输管影响到输入驱动，有可能导致电路性能下降甚至功能出现故障。故现有的设计存在电路面积消耗大，结构复杂，对原电路性能、功能影响较大的缺点。
发明内容
本发明的技术解决问题是：克服现有设计的不足，提供一种占用芯片面积小、设计简单、能有效消除NMOS传输管输出电压阈值下降引起的静态短路电流的电路结构。
本发明的装置的技术解决方案是：
(1)消除NMOS单管传输形成静态短路电流的缓冲器电路，包括：
一NMOS传输管，其漏极与电路输入端相连、栅极接控制端；
一CMOS缓冲器电路，包括第一和第二CMOS反向器电路，每个反向器电路耦接在电源端和地端之间；由一PMOS管组成电压钳位电路，源极与电源端相连，栅极与漏极相连并与第一CMOS反向器电路的主电流路径相连；由一PMOS管组成反馈回路，源极与电源端相连，漏极接第二CMOS反向器电路的输入端，栅极接第二CMOS反向器电路的输出端；第一CMOS反向器电路的输入端与一NMOS传输管的源极相连，第一CMOS反向器电路的输出端与第二CMOS反向器电路的输入端相连，第二CMOS反向器电路的输出端为CMOS缓冲器电路的输出端。
(2)消除NMOS单管传输形成静态短路电流的与门电路，包括：
第一NMOS传输管和第二NMOS传输管，第一NMOS传输管的漏极与第一输入端相连、栅极接控制端，第二NMOS传输管的漏极与第二输入端相连、栅极接控制端；
一与非门电路，由第一PMOS管、第二PMOS管、第三NMOS管、第四NMOS管组成，第一PMOS管的源极和第二PMOS管的源极同时与电源端相连，第一PMOS管的漏极和第二PMOS管的漏极同时与第三NMOS管的漏极相连并作为与非门电路的输出端，第三NMOS管的源极与第四NMOS管的漏极相连，第四NMOS管的源极接地，第一PMOS管的栅极和第四NMOS管的栅极同时接第一NMOS传输管的源极，第二PMOS管的栅极和第三NMOS管的栅极同时接第二NMOS传输管的源极；
一CMOS反向器电路，耦接在电源端和地端之间，一CMOS反向器电路的输入端与一与非门电路的输出端相连，一CMOS反向器电路的输出端为CMOS二输入与门电路的输出端，
有一电压钳位电路耦接在第一PMOS管及第二PMOS管的源极与电源端之间，电压钳位电路由一PMOS管组成，源极与电源端相连，栅极与漏极相连并与第一PMOS管及第二PMOS管的源极相连；有一反馈回路跨接在一CMOS反向器电路的输入端与输出端，反馈回路由一PMOS管组成，源极与电源端相连，漏极接一CMOS反向器电路的输入端，栅极接一CMOS反向器电路的输出端。
(3)消除NMOS单管传输形成静态短路电流的或门电路，包括：
第一NMOS传输管和第二NMOS传输管，第一NMOS传输管的漏极与第一输入端相连、栅极接控制端，第二NMOS传输管的漏极与第二输入端相连、栅极接控制端；
一或非门电路，由第一PMOS管、第二PMOS管、第三NMOS管、第四NMOS管组成，第一PMOS管的源极与电源端相连，漏极与第二PMOS管的源极相连，第二PMOS管的漏极同时与第三NMOS管及第四NMOS管的漏极相连并作为或非门电路的输出端，第三NMOS管的源极与第四NMOS管的源极相连并接地，第一PMOS管的栅极和第三NMOS管的栅极同时接第一NMOS传输管的源极，第二PMOS管的栅极和第四NMOS管的栅极同时接第二NMOS传输管的源极；
一CMOS反向器电路，耦接在电源端和地端之间，一CMOS反向器电路的输入端与一或非门电路的输出端相连，一CMOS反向器电路的输出端为CMOS二输入或门电路的输出端，
有一电压钳位电路耦接在第一PMOS管源极与电源端之间，电压钳位电路由一PMOS管组成，源极与电源端相连，栅极与漏极相连并与第一PMOS管源极相连；有一反馈回路跨接在一CMOS反向器电路的输入端与输出端，反馈回路由一PMOS管组成，源极与电源端相连，漏极接一CMOS反向器电路的输入端，栅极接一CMOS反向器电路的输出端。
本发明与现有技术相比的有益效果是：通过设计一个钳位电路和一个反馈回路，确保当传输信号出现阈值下降时后级CMOS电路的PMOS管处于有效截止状态，避免了静态短路电流的产生。与现有的双管传输门结构相比，本发明大大节省了芯片面积，特别是在大量使用多路选择器和开关矩阵等结构时；与加压结构相比，本发明具有设计步骤简单的优点；与仅在CMOS电路第一级使用反馈回路的结构相比，本发明所述结构在有效消除静态短路电流的同时对电路原本的性能和功能的影响很小。
附图说明
图1为消除CMOS缓冲器静态短路电流的电路方框图；
图2为消除CMOS与门电路静态短路电流的电路方框图；
图3为消除CMOS或门电路静态短路电流的电路方框图；
图4为消除CMOS缓冲器静态短路电流的单元电路图；
图5为消除CMOS与门电路静态短路电流的单元电路图；
图6为消除CMOS或门电路静态短路电流的单元电路图。
具体实施方式
如图1、图4所示，NMOS传输门41由NMOS传输管11构成，电压钳位电路43由PMOS管14构成，反馈回路45由PMOS管17构成。D1＝1(电源电压VDD)时，经过控制信号S1打开NMOS传输管11，输出一个有阈值下降的高电平VDD-Vth，NMOS管12导通，PMOS管13的源极电压被PMOS管14钳位于VDD-Vth，因此PMOS管13的源栅电压差小于阈值电压，PMOS管13被确保截止，在该级避免了静态短路的电流产生；第一级反向器42输出低电平，第二级反向器44中NMOS管15截止，PMOS管16导通，第二级反向器44输出高电平，PMOS管17截止，反馈回路45不起作用；D1＝0时，经过控制信号S1打开NMOS传输管11，输出一个低电平，NMOS管12截止，PMOS管13导通，由于PMOS管14的钳位作用，第一级反向器42输出的电压为VDD-Vth，NMOS管15导通，Q端输出低电平，PMOS反馈管17导通，第二级反向器44的输入端的电压被补偿到VDD，因此，PMOS管16的源栅电压差小于阈值电压，PMOS管16确保被截止，在该级避免了静态短路的电流产生。
如图2、图5所示，NMOS传输门50、51由NMOS传输管21、22构成，电压钳位电路53由PMOS管27构成，反馈回路55由PMOS管20构成。D1＝0，D2＝0时，通过控制信号S1、S2打开NMOS传输管21、22输出给下一级与非门52两个低电平，NMOS管24、25截止，PMOS管23、26导通，由于PMOS管27的钳位作用，向第二级反向器54输出一个有阈值下降的高电平VDD-Vth，第二级反向器54中，NMOS管28导通，Q端输出低电平，PMOS反馈管20导通，将第二级反向器54的输入电压补偿到VDD，因此，PMOS管29的源栅电压差小于阈值电压，PMOS管29确保被截止，在该级避免了静态短路的电流产生；D1＝0，D2＝1时，通过控制信号S1打开NMOS传输管21输出低电平，通过控制信号S2打开NMOS传输管22输出有阈值下降的高电平VDD-Vth，NMOS管24截止，NMOS管25导通，PMOS管26截止，PMOS管23导通，由于PMOS管27的钳位作用，向第二级反向器54输出一个有阈值下降的高电平VDD-Vth，第二级反向器54中，NMOS管28导通，Q端输出低电平，PMOS反馈管20导通，将第二级反向器54的输入电压补偿到VDD，因此，PMOS管29的源栅电压差小于阈值电压，PMOS管29确保被截止，在该级避免了静态短路的电流产生；D1＝1，D2＝0时，通过控制信号S1打开NMOS传输管21输出高电平，通过控制信号S2打开NMOS传输管22输出低电平，NMOS管24导通，NMOS管25截止，PMOS管26导通，PMOS管23截止，由于PMOS管27的钳位作用，向第二级反向器54输出一个有阈值下降的高电平VDD-Vth，第二级反向器54中，NMOS管28导通，Q端输出低电平，PMOS反馈管20导通，将第二级反向器54的输入电压补偿到VDD，因此，PMOS管29的源栅电压差小于阈值电压，PMOS管29确保被截止，在该级避免了静态短路的电流产生；D1＝1，D2＝1时，通过控制信号S1、S2打开NMOS传输管21、22输出给下一级与非门52两个有阈值下降的高电平VDD-Vth，NMOS管24、25导通，由于PMOS管27的钳位作用，PMOS管23、26的源栅电压差小于阈值电压，PMOS管23、26被确保截止，在该级避免了静态短路的电流产生；第一级与非门52向第二级反向器(54)输出低电平，NMOS管28截止，PMOS管29导通，Q端输出高电平，PMOS管20截止，反馈回路55不起作用。
如图3、图6所示，NMOS传输门60、61由NMOS传输管31、32构成，电压钳位电路63由PMOS管37构成，反馈回路65由PMOS管30构成。D1＝0，D2＝0时，通过控制信号S1、S2打开NMOS传输管31、32输出给下一级或非门62两个低电平，NMOS管33、34截止，PMOS管35、36导通，由于PMOS管37的钳位，第一级或非门62向第二级反向器64输出一个有阈值下降的高电平VDD-Vth，第二级反向器64中，NMOS管38导通，Q端输出低电平，PMOS管30导通，将第二级反向器64的输入电压补偿到VDD，因此，PMOS管39的源栅电压差小于阈值电压，PMOS管39确保被截止，在该级避免了静态短路的电流产生；D1＝1，D2＝0时，通过控制信号S2打开NMOS管31输出低电平，通过控制信号S1打开NMOS管32输出有阈值下降的高电平VDD-Vth，NMOS管33导通，NMOS管34截止，PMOS管35导通、PMOS管36被确保截止，在该级避免了静态短路的电流产生；第一级或非门62向第二级反向器64输出低电平，NMOS管38截止，PMOS管39导通，Q端输出高电平VDD，PMOS管30截止，反馈回路65不起作用；D1＝0，D2＝1时，通过控制信号S2打开NMOS管31输出有阈值下降的高电平VDD-Vth，通过控制信号S1打开NMOS管32输出低电平，NMOS管33截止，NMOS管34导通，PMOS管35被确保截止、PMOS管36导通，在该级避免了静态短路的电流产生；第一级或非门62向第二级反向器64输出低电平，NMOS管38截止，PMOS管39导通，Q端输出高电平VDD，PMOS管30截止，反馈回路不起作用；D1＝1，D2＝1时，通过控制信号S1、S2打开NMOS管31、32输出有阈值下降的高电平VDD-Vth，NMOS管33、34导通，由于PMOS管(37)的钳位作用，PMOS管35、36的源极电压将不高于VDD-Vth，因此PMOS管35、36的源栅电压差小于阈值电压，PMOS管35、36被确保截止，在该级避免了静态短路的电流产生；第一级或非门62输出一个低电平，下一级反向器64中，NMOS管38截止，PMOS管39导通，Q端输出高电平VDD，PMOS管30截止，反馈回路不起作用。

Claims (9)

1.消除NMOS单管传输形成静态短路电流的电路，包括：
一NMOS传输管，其漏极与电路输入端相连、栅极接控制端；
一CMOS缓冲器电路，包括第一和第二CMOS反向器电路，每个反向器电路耦接在电源端和地端之间，第一CMOS反向器电路的输入端与一NMOS传输管的源极相连，第一CMOS反向器电路的输出端与第二CMOS反向器电路的输入端相连，第二CMOS反向器电路的输出端为CMOS缓冲器电路的输出端，
其特征在于：有一电压钳位电路耦接在第一CMOS反向器电路的主电流路径和电源端之间，有一反馈回路跨接在第二CMOS反向器电路的输入端与输出端。
2.根据权利要求1所述的消除NMOS单管传输形成静态短路电流的电路，其特征在于：所述的电压钳位电路由一PMOS管组成，源极与电源端相连，栅极与漏极相连并与第一CMOS反向器电路的主电流路径相连。
3.根据权利要求1所述的消除NMOS单管传输形成静态短路电流的电路，其特征在于：所述的反馈回路由一PMOS管组成，源极与电源端相连，漏极接第二CMOS反向器电路的输入端，栅极接第二CMOS反向器电路的输出端。
4.消除NMOS单管传输形成静态短路电流的电路，包括：
第一NMOS传输管和第二NMOS传输管，第一NMOS传输管的漏极与第一输入端相连、栅极接控制端，第二NMOS传输管的漏极与第二输入端相连、栅极接控制端；
一与非门电路，由第一PMOS管、第二PMOS管、第三NMOS管、第四NMOS管组成，第一PMOS管的源极和第二PMOS管的源极同时与电源端相连，第一PMOS管的漏极和第二PMOS管的漏极同时与第三NMOS管的漏极相连并作为与非门电路的输出端，第三NMOS管的源极与第四NMOS管的漏极相连，第四NMOS管的源极接地，第一PMOS管的栅极和第四NMOS管的栅极同时接第一NMOS传输管的源极，第二PMOS管的栅极和第三NMOS管的栅极同时接第二NMOS传输管的源极；
一CMOS反向器电路，耦接在电源端和地端之间，一CMOS反向器电路的输入端与一与非门电路的输出端相连，一CMOS反向器电路的输出端为CMOS二输入与门电路的输出端，
其特征在于：有一电压钳位电路耦接在第一PMOS管及第二PMOS管的源极与电源端之间，有一反馈回路跨接在一CMOS反向器电路的输入端与输出端。
5.根据权利要求4所述的消除NMOS单管传输形成静态短路电流的电路，其特征在于：所述的电压钳位电路由一PMOS管组成，源极与电源端相连，栅极与漏极相连并与第一PMOS管及第二PMOS管的源极相连。
6.根据权利要求4所述的消除NMOS单管传输形成静态短路电流的电路，其特征在于：所述的反馈回路由一PMOS管组成，源极与电源端相连，漏极接一CMOS反向器电路的输入端，栅极接一CMOS反向器电路的输出端。
7.消除NMOS单管传输形成静态短路电流的电路，包括：
第一NMOS传输管和第二NMOS传输管，第一NMOS传输管的漏极与第一输入端相连、栅极接控制端，第二NMOS传输管的漏极与第二输入端相连、栅极接控制端；
一或非门电路，由第一PMOS管、第二PMOS管、第三NMOS管、第四NMOS管组成，第一PMOS管的源极与电源端相连，漏极与第二PMOS管的源极相连，第二PMOS管的漏极同时与第三NMOS管及第四NMOS管的漏极相连并作为或非门电路的输出端，第三NMOS管的源极与第四NMOS管的源极相连并接地，第一PMOS管的栅极和第三NMOS管的栅极同时接第一NMOS传输管的源极，第二PMOS管的栅极和第四NMOS管的栅极同时接第二NMOS传输管的源极；
一CMOS反向器电路，耦接在电源端和地端之间，一CMOS反向器电路的输入端与一或非门电路的输出端相连，一CMOS反向器电路的输出端为CMOS二输入或门电路的输出端，
其特征在于：有一电压钳位电路耦接在第一PMOS管源极与电源端之间，有一反馈回路跨接在一CMOS反向器电路的输入端与输出端。
8.根据权利要求7所述的消除NMOS单管传输形成静态短路电流的电路，其特征在于：所述的电压钳位电路由一PMOS管组成，源极与电源端相连，栅极与漏极相连并与第一PMOS管源极相连。
9.根据权利要求7所述的消除NMOS单管传输形成静态短路电流的电路，其特征在于：所述的反馈回路由一PMOS管组成，源极与电源端相连，漏极接一CMOS反向器电路的输入端，栅极接一CMOS反向器电路的输出端。
CNB2007100864507A 2007-03-12 2007-03-12 消除nmos单管传输形成静态短路电流的电路 Active CN100550638C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2007100864507A CN100550638C (zh) 2007-03-12 2007-03-12 消除nmos单管传输形成静态短路电流的电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2007100864507A CN100550638C (zh) 2007-03-12 2007-03-12 消除nmos单管传输形成静态短路电流的电路

Publications (2)

Publication Number Publication Date
CN101022274A true CN101022274A (zh) 2007-08-22
CN100550638C CN100550638C (zh) 2009-10-14

Family

ID=38709946

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2007100864507A Active CN100550638C (zh) 2007-03-12 2007-03-12 消除nmos单管传输形成静态短路电流的电路

Country Status (1)

Country Link
CN (1) CN100550638C (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103066976A (zh) * 2012-12-13 2013-04-24 广州慧智微电子有限公司 一种低关断态电流晶体管电路
CN106558582A (zh) * 2016-11-22 2017-04-05 北京时代民芯科技有限公司 基于低压器件实现对高压电路的esd保护的方法和电路
CN106797217A (zh) * 2014-10-07 2017-05-31 高通股份有限公司 自适应动态保持器电路
CN111277250A (zh) * 2020-04-13 2020-06-12 上海芯跳科技有限公司 一种基于mos管的施密特电路

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103066976A (zh) * 2012-12-13 2013-04-24 广州慧智微电子有限公司 一种低关断态电流晶体管电路
WO2014090049A1 (zh) * 2012-12-13 2014-06-19 广州慧智微电子有限公司 一种低关断态电流晶体管电路
CN103066976B (zh) * 2012-12-13 2015-05-27 广州慧智微电子有限公司 一种低关断态电流晶体管电路
CN106797217A (zh) * 2014-10-07 2017-05-31 高通股份有限公司 自适应动态保持器电路
CN106558582A (zh) * 2016-11-22 2017-04-05 北京时代民芯科技有限公司 基于低压器件实现对高压电路的esd保护的方法和电路
CN106558582B (zh) * 2016-11-22 2019-06-04 北京时代民芯科技有限公司 基于低压器件实现对高压电路的esd保护的方法和电路
CN111277250A (zh) * 2020-04-13 2020-06-12 上海芯跳科技有限公司 一种基于mos管的施密特电路

Also Published As

Publication number Publication date
CN100550638C (zh) 2009-10-14

Similar Documents

Publication Publication Date Title
CN102655409B (zh) 二级式后端驱动器
KR101582721B1 (ko) 고밀도 집적 회로를 위한 레벨 시프터
EP1940028A1 (en) Asynchronous interconnection system for 3D inter-chip communication
US8610462B1 (en) Input-output circuit and method of improving input-output signals
CN102208909A (zh) 电平转换电路
EP3217552B1 (en) Input-output receiver
CN101304251B (zh) 用于片上长线互连的差分接口电路
CN102487240B (zh) 电压转换速率控制电路和输出电路
CN100550638C (zh) 消除nmos单管传输形成静态短路电流的电路
CN102843123B (zh) 一种高压驱动电路
CN101777905B (zh) 一种逻辑电平转换电路
CN203242571U (zh) 继电器控制电路及装置
CN101222218A (zh) 压差可控开关
CN101594136A (zh) N沟道功率mos管驱动芯片中电流模式电平转换电路
CN103208980A (zh) 一种窗口电压比较装置
CN112671391B (zh) 一种电平转换电路
CN107835011A (zh) 一种高可靠性三态输出电路
CN101494450B (zh) 电平转移电路
CN103501173A (zh) 防止反向电流传输的上拉电阻电路与输入输出端口电路
TW201433910A (zh) 後驅動器、電子系統，及其控制方法
CN103066993A (zh) 一种低功耗sram型fpga的设计方法
CN113364448B (zh) 一种栅电压及衬底电压跟随cmos三态门电路
CN216252737U (zh) 高适应性的信号传输电路
CN114006614B (zh) 一种基于nmos上拉驱动器的热插拔结构
CN106788493B (zh) 一种低速发射器电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: BEIJING TIMES MINXIN TECHNOLOGY CO., LTD.; APPLIC

Free format text: FORMER OWNER: BEIJING TIMES MINXIN TECHNOLOGY CO., LTD.

Effective date: 20081121

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20081121

Address after: Beijing city Fengtai District Donggaodi four camp gate Road No. 2 post encoding: 100076

Applicant after: Beijing times people core technology Co., Ltd.

Co-applicant after: China Aerospace Modern Electronic Company 772nd Institute

Address before: Beijing city Fengtai District Donggaodi four camp gate Road No. 2 post encoding: 100076

Applicant before: BeiJing Times Minxin Technology Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant