CN102769284A - 射频功率放大器中的小尺寸静电放电保护电路 - Google Patents

Abstract

本发明公开了一种用于射频功率放大器的小尺寸ESD(静电放电)保护电路。在功率放大器的放大管的基极(或栅极)和集电极(或漏级)之间连接一个或多个串联的二极管，串联二极管的P端连接在放大管的集电极(或漏级)，二极管的N端连接放大管的基极(或栅极)。所述二极管与放大管的基极(或栅极)到发射极(或源极)之间的PN结共同构成了射频功率放大器的ESD保护电路。本发明通过在放大管的基极(或栅极)和集电极(或漏级)之间增加一个或多个二极管，利用放大管作为ESD电流泄放通路。与通常设计中的多个串联二极管的ESD保护电路相比，可以大大减小二极管的尺寸，减小了ESD电路的面积，并增强ESD保护电路的性能。该ESD保护结构可用于放大管类型为MOS(金属氧化物场效应管)，Bipolar(双极型晶体管)，SiGe HBT(锗硅异质结晶体管)，GaAs HBT(砷化镓异质结晶体管)等不同类型的放大管。

Description

射频功率放大器中的小尺寸静电放电保护电路

技术领域

本发明涉及一种减小射频功率放大器ESD保护电路面积，并增强ESD保护性能的方法。

技术背景

在射频功率放大器中，由于输出功率较大，电路中放大管的摆幅较大，而且放大管的集电极通常通过电感与电源相连，由于电感的谐振作用在放大管的集电极端可能会产生较高的电压，容易导致放大管击穿。其次由于人体是一个导体，通常人体上面会存在一定的静电，在射频功放芯片的使用过程中，当带静电的人体接触芯片时，很容易发生静电放电，会在芯片引脚上面产生一个瞬时的高压。如果芯片缺乏必要的防护措施，很容易导致芯片的损坏，为此在集成电路设计中通常会设计专门的ESD保护电路来避免芯片中的晶体管因为高压而击穿。

在射频功率放大器的ESD保护电路中，目前最常用的方法是在放大管的集电极到芯片地之间串联多个二极管，图1显示了这种ESD保护电路的结构。Q1是射频功率放大器的放大管，二极管串由多个二极管D1～Dn+1构成。当集电极c存在高电压时，串联的二极管串导通，将集电极电压钳位在一个安全的电压范围内，导通的二极管提供了一个到GND的ESD放电路径。为了实现较好的ESD保护性能，要求二极管提供较强的放电能力，因此所需的二极管D1～Dn+1具有较大的面积。二极管D1～Dn+1将占用较大的芯片面积，导致芯片成本的增加。

发明内容

本发明解决的问题是减小射频功率放大器中ESD电路的面积，从而降低芯片成本。

为了解决上述问题本发明提供的方法是：通过在放大管的基极和集电极之间连接ESD保护二极管串，当放大管集电极存在高电压，使得二极管串与放大管的发射结导通时，放大管的基极电流增加使集电极电流增加。放大管自身为集电极的电荷提供了流到芯片地的通路，放大管起到了ESD保护的作用。由于放大管完成了了ESD电流泄放，基极与集电极之间的二极管串可以采用较小尺寸，节省芯片面积。

本发明中的ESD保护电路结构中的放大管包括MOS，Bipolar，SiGe HBT，GaAs HBT等类型的晶体管。结构中的二极管可以利用基极与集电极短接的三极管来实现。

本发明通过在放大管基极和集电极之间增加二极管将放大管也用作ESD保护电路的一部分。与传统结构相比减小了二极管的尺寸，降低了芯片面积，节约了成本。

附图说明

下面结合附图和实施例对本发明做进一步的详细的说明：

图1为现有的ESD保护电路

图2为本发明中的小尺寸ESD保护电路

图3为以三极管实现二极管的ESD保护电路

图4为本发明的ESD保护电路与通常电路在仿真中的集电极电压波形。

图5为本发明的ESD保护电路与通常电路在仿真中的集电极电流波形。

具体实施方式

本发明提供了一种减小射频功率放大器ESD保护电路面积的方法，通过在放大管的基极和集电极之间连接多个串联的二极管，调整二极管的个数可以控制ESD保护的电压范围。当存在过压时二极管串导通时，放大管的基极电流增大使得集电极电流增大。放大管自身作为集电极电流泄放的路径，降低了对二极管流电流能力的要求，可以减小二极管的尺寸。

本发明的一个实施例如图2所示。输入信号RFin通过隔直电容C1，到达放大器Q1的基极b。放大管Q1的集电极c通过一个电感L1连接到电源VCC。Q1的集电极c同时作为射频输出端RFout。放大管Q1的发射极e接地。本发明在放大管Q1的基极b和集电极c之间连接了多个首尾相接的二极管，这里以六个二极管D1～D6为例，二极管D1的P端接在Q1的集电极c。二极管D6的N端接在Q1的基极b。同时Q1的基极b和发射极e存在一个发射结。D1～D6与发射结一起构成了一组从Q1的集电极c到GND之间的二极管串。如图2所示，当Q1的集电极c存在一个超过正常范围的高压时，前述的二极管串和放大管Q1发射结导通，产生一个额外的基极电流流过发射结。根据三级管的放大原理，该部分基极电流将在集电极产生放大的电流，该电流作为ESD的一部分泄放电流。由于存在通过Q1的泄放电流，在同等情况下，图1中的结构需要n+1＝7个二极管，与图1中的二极管相比，图2中的二极管D1～D6流过的电流要小的多。因此图2中的二极管尺寸可以做的比图1中的二极管小，由此节省了芯片的面积。

以上实施例以6个串联二极管为例，实际电路中的二极管个数应当根据器件的参数和ESD保护的要求来调节。

本发明的另一个实施例如图3所示。输入信号RFin通过隔直电容C1，到达放大器Q的基极b。放大管Q的集电极c通过一个集电极阻抗Zc连接到电源VCC。Q的集电极c同时作为射频输出端RFout。放大管Q的发射极通过发射极阻抗Ze接地。图中三级管Q1～Qn的基极与自己的集电极相连，构成了一个等效的二极管。Q1～Qn串联连接在放大管Q的基极和集电极之间，其中Q1的集电极与Q的集电极相连，Qn的发射极与Q的基极相连。当Q的集电极存在超过正常范围的高压时，Q1～Qn导通，在放大管Q的基极产生一个额外的基极电流流过发射结。根据三级管的放大原理，该部分基极电流将在集电极产生放大的电流，该电流作为ESD的泄放电流。由于放大管Q起到了将ESD电路泄放到地的作用。图3中的Q1～Qn的尺寸可以做的比放大管Q小的多，由此节省了芯片的面积。

图4和图5显示了图3中电路的一个实际的仿真结果，同时还显示了图1中传统结构的仿真结果作为对比。其中图1中的二极管也采用三极管等效实现，本发明结构中用作等效二极管的三极管尺寸为通常结构中的三分之一。图4，5中的实线波形为本发明的仿真结果，虚线波形为现有设计的仿真结果。通过图4，5可以看到，两个电路放大管的集电极电压在相同ESD条件下的波形基本一致。两电路的集电极电流也基本重合，表明本发明中的结构在减小了二极管或等效三极管的尺寸后，仍然能够有效的起到ESD保护的作用。

综上所述，本发明采用在放大管的基极和集电极之间连接二极管的方法，放大管起到了主要的ESD保护作用，降低了对二极管的尺寸大小的要求，能够在保证ESD保护性能的同时，有效的减小芯片的面积。

Claims (6)

1.一种减小射频功率放大器中的ESD保护电路的方法，其特征在于，在射频功率放大器放大管的基极(或栅级，下同)和集电极(或漏级，下同)之间串联一个或多个二极管，构成一个二极管串。所述的二极管与放大管共同构成了整个ESD保护电路。

2.根据权利要求1所述的ESD保护电路，其特征在于所述的串联在放大管基极和集电极之间的二极管的P端和N端首尾相接，所需二极管的个数根据需要保护的电压范围来调整。

3.根据权利要求1所述的ESD保护电路，其特征在于整个二极管串的P端与放大管的集电极连接，二极管串的N端与放大管的基极连接。

4.根据权利要求1所述的ESD保护电路，其特征在于连接在放大管基极与集电极的二极管串与放大管共同构成ESD保护电路，当放大管集电极出现高于正常电压的过压时，二极管串与发射结导通，使基极电流增加，放大管集电极电流也相应增加，为ESD提供了另一个放电路径。

5.根据权利要求1所述的ESD保护电路，其特征在于原电路中的放大管能够起到主要的保护作用，因此串联二极管中单个二极管的尺寸比通常的ESD保护电路中的二极管尺寸小。

6.根据权利要求1所述的ESD保护电路，其特征在于连接放大管基极和集电极的二极管既可以是普通二极管也可以是基极与集电极相连的三极管。

Images