CN113037228A - 一种射频功率放大电路 - Google Patents

Abstract

本发明提供了一种射频功率放大电路，包括第一ESD保护节点、第一接地端和第二接地端，在所述第一ESD保护节点和所述第一接地端之间设有第一ESD保护电路；在所述第一接地端和所述第二接地端之间连接有第二ESD保护电路。本发明所射频功率放大电路，在第一ESD保护节点和第一接地端之间设置第一ESD保护电路、在第一接地端和第二接地端之间设置第二ESD保护电路，使得当ESD保护节点因静电而存在高电压时，不但可以通过第一ESD保护电路提供静电释放到地的通路，还能通过第二ESD保护电路提供流到另一条静电释放到地的通路，从而更有效地完成了静电释放，增强了ESD保护效果。

Description

一种射频功率放大电路

技术领域

本发明涉及射频功率放大技术领域，尤其涉及一种射频功率放大电路。

背景技术

射频功率放大器是各种无线通信应用中必不可少的关键部件，用于将收发信机输出的已调制的射频信号进行功率放大，以满足无线通信所需的射频信号功率需求。

但是，在射频功率放大电路中，射频功率放大器却很容易被击穿，原因通常为：一是集电极通常通过电感与电源相连，电感的谐振作用在晶体管集电极端会产生较高电压，从而导致射频功率放大器被击穿。二是在使用含有射频功率放大器的芯片过程中，通常因为人体静电而导致在芯片引脚上产生瞬时较高电压，从而导致芯片内部的射频功率放大器被击穿。

发明内容

为此，本发明所要解决的技术问题是：提供一种射频功率放大电路，以有效实现静电释放保护，克服射频功率放大电路中晶体管容易被击穿的缺陷。

于是，本发明提供了一种射频功率放大电路，包括第一ESD保护节点、第一接地端和第二接地端，在所述第一ESD保护节点和所述第一接地端之间设有第一ESD保护电路；在所述第一接地端和所述第二接地端之间连接有第二ESD保护电路。

进一步地，上述射频功率放大电路，包括第一功率放大晶体管，所述第一功率放大晶体管的第一端被配置为接收第一射频信号，第二端被配置为输出放大后的第一射频信号，第三端与所述第一接地端连接；所述第一功率放大晶体管的第一端与所述第一ESD保护节点连接，或者，所述第一功率放大晶体管的第二端与所述第一ESD保护节点连接。

进一步地，上述射频功率放大电路，包括第一偏置电路，所述第一偏置电路包括第一偏置电源端和第一偏置晶体管，所述第一偏置电源端与所述第一偏置晶体管的第一端连接，以及通过第一分压电压和所述第一接地端连接，所述第一偏置晶体管的第二端与供电电源端连接，所述第一偏置晶体管的第一端与所述第一ESD保护节点连接，或者，所述第一偏置晶体管的第二端与所述第一ESD保护节点连接。

进一步地，上述射频功率放大电路，还包括第二功率放大晶体管，所述第二功率放大晶体管的第一端被配置为接收第二射频信号，第二端被配置为输出放大后的第二射频信号，第三端与所述第二接地端连接。所述第二功率放大晶体管的第一端与第二ESD保护节点连接，或者，所述第二功率放大晶体管的第二端与所述第二ESD保护节点连接；在所述第二ESD保护节点和所述第二接地端之间设有第三ESD保护电路。

进一步地，上述射频功率放大电路，还包括第二偏置电路，所述第二偏置电路包括第二偏置电源端和第二偏置晶体管，所述第二偏置电源端与所述第二偏置晶体管的第一端连接，以及通过第二分压电压和所述第二接地端连接，所述第二偏置晶体管的第二端与供电电源端连接，所述第二偏置晶体管的第一端与所述第二ESD保护节点连接，或者，所述第二偏置晶体管的第二端与所述第二ESD保护节点连接；在所述第二ESD保护节点和所述第二接地端之间设有第三ESD保护电路。

进一步地，上述射频功率放大电路，还包括第三接地端，在与所述第一接地端和所述第三接地端之间连接有第四ESD保护电路。

所述第二ESD保护电路包括第一二极管阵列和第二二极管阵列，所述第一二极管阵列和所述第二二极管阵列反向并联连接。

进一步地，第一二极管阵列包括至少一个第一二极管，第二二极管阵列包括至少一个第二二极管，每一所述第一二极管之间串联连接，每一所述第二二极管之间串联连接。

本发明所述一种射频功率放大电路，通过在第一ESD保护节点和第一接地端之间设置第一ESD保护电路、在第一接地端和第二接地端之间设置第二ESD保护电路的方式，使得当ESD保护节点因静电而存在高电压时，不但可以通过第一ESD保护电路提供静电释放到地的通路，还能通过第二ESD保护电路提供流到另一条静电释放到地的通路，从而更有效地完成了静电释放，增强了ESD保护效果。

附图说明

图1为本实施例所述射频功率放大电路的第一种电路图；

图2为本实施例所述射频功率放大电路的第二种电路图；

图3为本实施例所述射频功率放大电路的第三种电路图；

图4为本实施例所述射频功率放大电路的第四种电路图；

图5为本实施例所述射频功率放大电路的第五种电路图；

图6为本实施例所述射频功率放大电路的第六种电路图；

图7为本实施例所述ESD保护电路的一种电路图；

图8为本实施例所述ESD保护电路又一种电路图。

具体实施方式

下面，结合附图对本发明进行详细描述。

如图1至6所示，本实施例提供了一种射频功率放大电路，包括：第一ESD保护节点、第一接地端和第二接地端，在所述第一ESD保护节点和所述第一接地端之间设有第一ESD保护电路；在所述第一接地端和所述第二接地端之间连接有第二ESD保护电路。

其中，第一ESD保护节点为与射频功率放大电路中可能会受ESD脉冲影响的端口关联的节点。该第一ESD保护节点可以为与上述可能会受ESD脉冲造成损坏的端口相连的节点，与上述可能会受ESD脉冲造成损坏的端口相邻的节点，或者，与上述可能会受ESD脉冲影响的端口的电流路径上的节点等。优选地，第一ESD保护节点可以为射频功率放大电路中与输入端口连接的节点、与输出端口连接的节点和与电源端口连接的节点等。优选地，第一ESD保护节点可以为射频功率放大电路中与器件端口连接的节点，示例性地：与射频功率放大电路中晶体管的基极端、集电极端、发射极端等连接的节点，与射频功率放大电路中晶体管的栅极端、源极端、漏极端等连接的节点等，可以理解地，该晶体管可以为放大晶体管也可以为偏置电路中的晶体管等。

具体地，将第一ESD保护节点中的静电通过第一ESD保护电路静电释放到第一接地端，以及通过第一ESD保护电路和第二ESD保护电路释放到第二接地端。需要说明的是，第一接地端可以是射频功率放大电路中的任意接地端，只需要保证第一接地端和第一ESD保护节点之间通过第一ESD保护电路连接即可。第二接地端可以是射频功率放大电路中的任意接地端，只需保证第二接地端和第一接地端之间通过第二ESD保护电路连接即可，第二接地端和第二ESD保护节点之间可以接入ESD保护电路，也可以不接入ESD保护电路。

在本实施例中，第一ESD保护电路可以是串联二极管结构的ESD保护电路，即由多个二极管串联组成的ESD保护电路，串联二极管结构的ESD保护电路可以将端口电压箝位到击穿电压以下，保护电路不受损坏，箝位电压值可以通过二极管串的个数来调整；第一ESD保护电路也可以是并联二极管结构的ESD保护电路，即由多组二极管并联组成的ESD保护电路，每一组二极管可以包括一个或者多个串联连接的二极管；并联二极管结构的ESD保护电路可以用来调整最大泄放电流；第一ESD保护电路还可以是由反向二极管结构的ESD保护电路等。本申请不对第一ESD保护电路的电路结构做具体限制，可以为现有的任意结构的ESD保护电路。

第二ESD保护电路包括第一二极管阵列和第二二极管阵列，所述第一二极管阵列和所述第二二极管阵列反向并联连接。第一二极管阵列设置在第一接地端节点与第二接地端节点之间。第一二极管阵列包括至少一个第一二极管，第二二极管阵列包括至少一个第二二极管，每一所述第一二极管之间串联连接，每一所述第二二极管之间串联连接。其中，第一二极管阵列中的第一个第一二极管的阳极与第一接地端连接，阴极与下一个第一二极管的阳极连接，以此类推，第一二极管阵列中的最后一个第一二极管的阴极与第二接地端连接。相反地，第二二极管阵列中的第一个第二二极管的阴极与第一接地端连接，阳极与下一个第二二极管的阴极连接，以此类推，第二二极管阵列中的最后一个第二二极管的阳极与第二接地端连接。因此，第一接地端的ESD电压可以通过第一二极管阵列释放至第二接地端，第二接地端的ESD电压通过第二二极管阵列释放至第一接地端。

在一具体实施例中，上述射频功率放大电路，包括第一功率放大晶体管，所述第一功率放大晶体管的第一端被配置为接收第一射频信号，第二端被配置为输出放大后的第一射频信号，第三端与所述第一接地端连接。所述第一功率放大晶体管的第一端与所述第一ESD保护节点连接，或者，所述第一功率放大晶体管的第二端与所述第一ESD保护节点连接。

参照下图1和图2所示，第一功率放大晶体管Q1被配置为对输入端的第一射频信号进行放大处理。第一功率放大晶体管可以为BJT晶体管(例如，HBT晶体管)也可以为场效应晶体管。当第一功率放大晶体管为BJT晶体管，第一功率放大晶体管的第一端为基极，第二端为集电极，第三端为发射极。功率放大晶体管的基极被配置为接收第一射频信号，集电极被配置为输出放大后的第一射频信号，发射极被配置为与第一接地端GND1连接。当第一功率放大晶体管为场效应晶体管，第一功率放大晶体管的第一端为栅极，第二端为源极，第三端为漏极。第一功率放大晶体管的栅极被配置为接收第一射频信号，源极被配置为输出放大后的第一射频信号，漏极被配置为与第一接地端GND1连接。

在一具体实施例中，由于第一功率放大晶体管Q1的第一端或第二端受ESD脉冲影响而导致第一功率放大晶体管Q1被击穿的可能性较大。因此，将所述第一功率放大晶体管Q1的第一端与所述第一ESD保护节点连接，或者，将所述第一功率放大晶体管Q1的第二端与所述第一ESD保护节点连接。

在一个实施例中，所述第一功率放大晶体管Q1的第一端与所述第一ESD保护节点连接，第一ESD保护节点通过第一ESD保护电路与第一接地端连接，第一接地端还通过第二ESD保护电路与第二接地端连接，从而增加了静电释放通道，可以进一步避免第一功率放大晶体管Q1被损坏。

在一个实施例中，所述第一功率放大晶体管Q1的第二端与所述第一ESD保护节点连接，第一ESD保护节点通过第一ESD保护电路与第一接地端连接，第一接地端连接还通过第二ESD保护电路与第二接地端连接，从而增加了静电释放通道，可以进一步避免第一功率放大晶体管Q1被损坏。在一具体实施例中，第一功率放大晶体管的第二端除了作为第一功率放大晶体管的输出节点B，还通过过馈电电感L1与第一电源端连接。由于通过第一功率放大晶体管的输出节点B引导的ESD电压具有低频率和高电压，第一功率放大晶体管Q1的第二端的ESD电压可以通过馈电电感L1被引导至第一连接节点A，第一连接节点A设置在馈电电感L1和第一电源端之间，因此，第一ESD保护节点可以与第一功率放大晶体管的输出节点B连接，或者，第一ESD保护节点也可以与第一功率放大晶体管的第一连接节点A连接。因此，第一功率放大晶体管的第二端的ESD电压可以通过连接至输出节点B的第一ESD保护电路来分流至第一接地端，或者，也可以通过连接至第一连接节点A的第一ESD保护电路来分流至第一接地端。

进一步地，还可以将第一功率放大晶体管的第一端与第一ESD保护节点连接，将第一功率放大晶体管的第二端与另一个ESD保护节点连接，即在第一功率放大晶体管的第一端和第一接地端接入一条第一ESD保护电路，和，在第一功率放大晶体管的第二端和第一接地端(或者另一个接地端)接入另一个ESD保护电路；两个ESD保护节点分别通过两个ESD保护电路与第一接地端连接；第一接地端(或者另一个接地端)再通过第二ESD保护电路与第二接地端连接，从而进一步避免第一功率放大晶体管损坏。

需要说明是，在本实施例中，第二接地端可以为射频功率放大电路中的任何接地端，比如：偏置电路中的接地端，或者，其他级功率放大电路中的与放大晶体管的发射极相连接的接地端等。

在一个实施例中，参照图3所示，上述射频功率放大电路，包括第一偏置电路，所述第一偏置电路包括第一偏置电源端S1和第一偏置晶体管M1，所述第一偏置电源端S1与所述第一偏置晶体管M1的第一端连接，以及通过第一分压单元和所述第一接地端GND1连接，所述第一偏置晶体管M1的第二端与第一供电电源端连接。在所述第一偏置电路中，所述第一ESD保护节点为节点C，节点C与所述第一偏置晶体管的第一端连接，或者，所述第一ESD保护节点为节点D，节点D与所述第一偏置晶体管的第二端连接。

在射频功率放大电路中，偏置电路被配置为提供偏置信号至射频功率放大晶体管。偏置电路包括偏置晶体管M1，偏置晶体管M1可以为BJT晶体管(例如，HBT晶体管)也可以为场效应晶体管。当偏置晶体管M1为BJT晶体管，偏置晶体管M1的第一端为基极，第二端为集电极，第三端为发射极；偏置晶体管M1的基极与第一偏置电源端S1连接，集电极与第一供电电源端连接，发射极耦合至射频功率放大晶体管的输入端。当偏置晶体管M1为场效应晶体管，第一端为栅极，第二端为源极，第三端为漏极；偏置晶体管M1的栅极与第一偏置电源端连接，源极与第一供电电源端连接，漏极耦合至射频功率放大晶体管的输入端。

在本实施例中，由于第一偏置电路中的第一偏置晶体管M1的第一端在与第一偏置电源端S1的连接路径上可能会存在外部电路接入的端口，第二端通过第一供电电源端与外部的供电电源连接，因此，第一偏置晶体管的第一端和第二端容易受ESD脉冲影响而导致第一偏置晶体管被击穿，因此，将所述第一偏置晶体管的第一端与所述第一ESD保护节点连接，或者，将所述第一偏置晶体管的第二端与所述第一ESD保护节点连接。

当第一偏置晶体管的第一端与所述第一ESD保护节点连接，第一ESD保护节点通过第一ESD保护电路与第一接地端连接，还通过第二ESD保护电路与第二接地端连接，从而可以进一步避免第一偏置晶体管的第一端因受ESD脉冲影响而出现电压较高的现象，避免第一偏置晶体管损坏。

同样地，当第一偏置晶体管的第二端与所述第一ESD保护节点连接，第一ESD保护节点通过第一ESD保护电路与第一接地端连接，还通过第二ESD保护电路与第二接地端连接，从而可以进一步避免第一偏置晶体管的第二端因受ESD脉冲影响而出现电压较高的现象，避免第一偏置晶体管损坏。

进一步地，还可以同时将第一偏置晶体管的第一端与一个第一ESD保护节点连接，将第一偏置晶体管的第二端与另一个第一ESD保护节点连接，即在第一偏置晶体管的第一端和第一接地端接入一条第一ESD保护电路，和在第一偏置晶体管的第二端和第一接地端(或者另一个接地端)接入另一条第一ESD保护电路；两个第一ESD保护节点分别通过两条第一ESD保护电路与第一接地端连接；第一接地端(或者另一个接地端)通过第二ESD保护电路与第二接地端连接，从而进一步避免第一偏置晶体管损坏。

需要说明的是，在本实施例中，通过第二ESD保护电路与第一偏置电路的第一接地端相连接的第二接地端可以为射频功率放大电路中的任何接地端，比如：其他偏置电路中的接地端，或者，任何一级功率放大电路中的与放大晶体管的发射极相连接的接地端等。

上述射频功率放大电路，还包括第二功率放大晶体管，所述第二功率放大晶体管的第一端被配置为接收第二射频信号，第二端被配置为输出放大后的第二射频信号，第三端与所述第二接地端连接。

在一具体实施例中，射频功率放大电路包括第一功率放大晶体管和第二功率放大晶体管，第一功率放大晶体管和第一端或第二端和第一接地端之间接有第一ESD保护电路，第一功率放大晶体管的第一接地端通过第二ESD保护电路与第二功率放大晶体管中的第二接地端连接。

在另一具体实施例中，射频功率放大电路还可以包括第一偏置电路和第二功率放大晶体管，第一偏置电路和第一端或第二端和第一接地端之间接有第一ESD保护电路，第一偏置电路中的第一接地端通过第二ESD保护电路与第二功率放大晶体管中的第二接地端连接。

参照下图4所示，本实施例中以射频功率放大电路包括第一功率放大晶体管Q1和第二功率放大晶体管Q2为例进行说明，第一功率放大晶体管Q1的输出端通过隔直电容C1耦合至第二功率放大晶体管Q2的输入端。第一功率放大晶体管Q1的第一端或第二端和第一ESD保护节点连接，第一ESD保护节点与第一接地端GND1之间设有第一ESD保护电路，以实现将第一功率放大晶体管Q1的第一端或第二端的ESD电压释放到第一接地端GND1，第一接地端GND1还通过第二ESD保护电路连接与第二功率放大晶体管Q2的第三端相连接第二接地端GND2，以将第一ESD保护节点的ESD电压释放到与第二功率放大晶体管Q2的第三端相连接第二接地端，增强了ESD保护效果。

在一具实施例中，进一步地，参照下图4所示，所述第二功率放大晶体管的第一端与第二ESD保护节点连接，或者，所述第二功率放大晶体管的第二端与所述第二ESD保护节点连接；在所述第二ESD保护节点和所述第二接地端之间设有第三ESD保护电路。需要说明的是，设置在所述第二ESD保护节点和所述第二接地端之间的第三ESD保护电路和设置在所述第一ESD保护节点和所述第一接地端之间的第一ESD保护电路可以为完全相同的ESD保护电路。

由于第二功率放大晶体管Q2的第一端和第二端也容易受ESD脉冲影响而导致第二功率放大晶体管Q2损坏。因此，将第二功率放大晶体管Q2的第一端与所述第二ESD保护节点连接，或者，将所述第二功率放大晶体管Q2的第二端与所述第二ESD保护节点连接，在所述第二ESD保护节点和所述第二接地端之间设有第三ESD保护电路。即在所述第二功率放大晶体管Q2的第一端和第二接地端之间接入第三ESD保护电路，以将第二功率放大晶体管Q2的第一端的ESD电压释放至第二接地端，或者，在所述第二功率放大晶体管Q2的第二端和第二接地端之间接入第三ESD保护电路，以将第二功率放大晶体管Q2的第二端的ESD电压释放至第二接地端，避免第二功率放大晶体管Q2因受ESD脉冲影响而损坏。

可以理解地，在第一功率放大晶体管Q1的第一端或第二端和第一接地端之间接入第一ESD保护电路，在第二功率放大晶体管Q2的第一端或第二端和第二接地端之间接入第三ESD保护电路，第一接地端和第二接地端之间通过第二ESD保护电路连接，从而可以在将第一功率放大晶体管Q1的第一端/第二端的ESD电压释放至第一接地端的同时，还可以将第一功率放大晶体管Q1的第一端或第二端的ESD电压通过第二ESD保护电路释放至第二接地端，以及在将第二功率放大晶体管Q2的第一端/第二端的ESD电压释放至第二接地端的同时，还可以将将第二功率放大晶体管Q2的第一端/第二端的ESD电压通过第二ESD保护电路释放至第一接地端，通过在第一接地端和第二接地端之间接入第二ESD保护，更有效地完成第一功率放大晶体管Q1的第一端/第二端的ESD静电释放和第二功率放大晶体管Q1的第一端/第二端的ESD静电释放，增强ESD保护效果。

参照下图5所示，上述射频功率放大电路，还包括第二偏置电路，所述第二偏置电路包括第二偏置电源端S2和第二偏置晶体管M2，所述第二偏置电源端S2与所述第二偏置晶体管M2的第一端连接，以及通过第二分压单元和所述第二接地端连接，所述第二偏置晶体管M2的第二端与第二供电电源端连接。

在一具体实施例中，射频功率放大电路包括第一偏置电路和第二偏置电路，第一偏置电路为第一功率放大晶体管提供第一偏置信号的电路，第二偏置电路为第二功率放大晶体管提供第二偏置信号的电路，或者，第一偏置电路和第二偏置电路均为为第一功率放大晶体管提供偏置信号的电路。第一偏置电路中的第一偏置晶体管M1和第一端/第二端和第一接地端GND1之间接有第一ESD保护电路，第一偏置电路中的第一接地端GND1通过第二ESD保护电路与第二偏置电路中第二接地端GND2连接。

在另一具体实施例中，射频功率放大电路包括第一功率放大晶体管和第二偏置电路，第一功率放大晶体管和第一端/第二端和第一接地端之间接有第一ESD保护电路，第一功率放大晶体管的第一接地端通过第二ESD保护电路与第二偏置电路中的第二接地端连接。

参照下图5所示，本实施例以射频功率放大电路包括第一偏置电路和第二偏置电路为例进行说明。在第一偏置电路中，第一偏置晶体管M1的第一端/第二端和第一ESD保护节点连接，第一ESD保护节点与第一接地端GND1之间设有第一ESD保护电路，以实现将第一偏置晶体管的第一端/第二端的ESD电压释放到第一接地端GND1，第一接地端GND1还通过第二ESD保护电路连接至第二偏置电路中的第二接地端GND2，以将第一ESD保护节点的ESD电压释放到第二偏置电路中的第二接地端GND2，增强了ESD保护效果。

进一步地，所述第二偏置晶体管的第一端与所述第二ESD保护节点连接，或者，所述第二偏置晶体管的第二端与所述第二ESD保护节点连接；在所述第二ESD保护节点和所述第二接地端之间设有第三ESD保护电路。

由于第二偏置电路中的第二偏置晶体管M2的第一端在与第二偏置电源端的连接路径上可能会存在外部电路接入的端口，第二端通过第二供电电源端与外部的供电电源连接，因此，第二偏置晶体管M2的第一端和第二端也容易受ESD脉冲影响而导致损坏，因此，将所述第二偏置晶体管M2的第一端与所述第二ESD保护节点连接，或者，将所述第二偏置晶体管M2的第二端与所述第二ESD保护节点连接。即在与所述第二偏置晶体管M2的第一端相连接的第二ESD保护节点和第二接地端之间接入第三ESD保护电路，以将第二偏置晶体管M2的第一端的ESD电压释放至第二接地端，或者，在与所述第二偏置晶体管M2的第二端相连接的第二ESD保护节点和第二接地端之间接入第三ESD保护电路，以将第二偏置晶体管M2的第二端的ESD电压释放至第二接地端，避免第二偏置晶体管M2因受ESD脉冲影响而损坏。

可以理解地，在第一偏置电路的第一偏置晶体管M1的第一端/第二端和第一接地端之间接入第一ESD保护电路，在第二偏置电路的第二偏置晶体管M2的第一端/第二端和第二接地端之间接入第三ESD保护电路，第一接地端和第二接地端之间通过第二ESD保护电路连接，从而可以在将第一偏置晶体管M1的第一端/第二端的ESD电压释放至第一接地端的同时，还可以将第一偏置晶体管M1的第一端/第二端的ESD电压通过第二ESD保护电路释放至第二接地端，以及在将第二偏置电路的第二偏置晶体管M2的第一端/第二端的ESD电压释放至第二接地端的同时，还可以将第二偏置电路的第二偏置晶体管M2的第一端/第二端的ESD电压通过第二ESD保护电路释放至第一接地端，通过在第一接地端和第二接地端之间接入第二ESD保护，更有效地完成第一偏置电路的第一偏置晶体管M1的第一端/第二端的静电释放和第二偏置电路的第二偏置晶体管M2的第一端/第二端的静电释放，增强ESD保护效果。

上述射频功率放大电路，还包括第三接地端，在与所述第一接地端和所述第三接地端之间连接有第二ESD保护电路。在一具体实施例中，射频功率放大电路中还可以包括第三接地端，为了进一步增加ESD保护效果，还可以在所述第一接地端和所述第三接地端之间连接有第四ESD保护电路。需要说明的是，第四ESD保护电路和第二ESD保护电路可以为相同的ESD保护电路。

参照下图6所示，射频功率放大电路包括第一功率放大晶体管Q1和第二功率放大晶体管Q2，第一功率放大晶体管Q1的第一端被配置为接收第一射频信号，第二端被配置为输出放大后的第一射频信号，第三端与所述第二接地端连接。第二功率放大晶体管Q2的第一端被配置为接收第二射频信号，第二端被配置为输出放大后的第二射频信号，第三端与所述第三接地端连接。第一功率放大晶体管Q1的第二端通过隔直电容C1和第二功率放大晶体管Q2的第一端连接。第一功率放大晶体管Q1的第二端通过馈电电感L1与第一电源端连接，由于通过第一功率放大晶体管Q1的输出节点B引导的ESD电压具有低频率和高电压，第一功率放大晶体管Q1的第二端的ESD电压可以通过馈电电感L1被引导至第一连接节点A，因此，本申请通过将第一功率放大晶体管Q1的的第一连接节点A与第一ESD保护节点相连接，或者，将第一功率放大晶体管Q1的输出节点B与第一ESD保护节点相连接，以将第一功率放大晶体管的第二端的ESD电压通过第一ESD保护电路分流至第一接地端GND1。进一步，为了提高ESD保护效果，避免第一功率放大晶体管的第二端的ESD电压因太高而无法完全实现静电释放，可以在第一接地端GND1和与第一功率放大晶体管Q1的第三端相连接的第二接地端GND2之间接入第二ESD保护电路，以及在第一接地端GND1和与第二功率放大晶体管Q2的第三端相连接的第三接地端GND3之间接入第四ESD保护电路，从而实现ESD静电的有效释放，增强ESD保护效果。

在一具体实施例中，一种射频功率放大电路，包括第一放大晶体管Q1、第二放大晶体管Q2和第一ESD保护电路，所述第一ESD保护电路可以连接在与所述第一放大晶体管Q1相连接的第一供电电源端和接地端之间，和/或，连接在与所述第二放大晶体管Q2相连接的第二供电电源端和接地端之间。对于第一放大晶体管Q1来说，所述第一ESD保护电路用于将ESD电压从第一连接节点A分流至地。具体地，由于第一放大晶体管Q1的输出功率较大，电路中放大管的摆幅较大，容易导致放大管击穿，因此，当第一ESD保护电路连接至第一连接节点A时，当第一放大晶体管Q1的基极电流增加使集电极电流增加时，第一放大晶体管Q1的输出端引导的ESD电压通过电感L1被引导至第一连接节点A，ESD电压可以通过连接至第一连接节点A的第一ESD保护电路来分流，从而可以保护内部电路免受ESD电压。

通过在第一放大晶体管Q1的第一接地端GND1和第二放大晶体管Q2的第二接地端GND2之间连接第二ESD保护电路，第一放大晶体管Q1通过第一ESD保护电路释放的ESD电压不但可以释放到第一接地端GND1，还能通过第二ESD保护电路提供流到第二放大晶体管Q2的接地路径的第二接地端GND2，从而更有效地完成ESD静电释放，增强了ESD保护效果。

同样地，若与所述第二放大晶体管Q2相连接的第二供电电源端和接地端之间也连接有所述第一ESD保护电路，第二放大晶体管Q2通过第一ESD保护电路释放的ESD电压不但可以释放到第二接地端GN2，还能通过第二ESD保护电路提供流到第一放大晶体管Q1的接地路径的第一接地端GND1，从而更有效地完成ESD静电释放，增强了ESD保护效果。

在一具体实施例中，一种射频功率放大电路中包括偏置电路，偏置电路包括偏置晶体管M1和第一ESD保护电路，本申请还可以通过在第一放大晶体管Q1的第一接地端和偏置电路的第二接地端之间连接第二ESD保护电路，当第一放大晶体管Q1的第一端电流增加使第二端的电流增加时，第一放大晶体管Q1的第一端或第二端的ESD电压不但可以通过第一ESD保护电路释放到第一接地端GND1，还能通过第二ESD保护电路提供流到偏置电路的第二接地端GND2，从而更有效地完成ESD静电释放，增强了ESD保护效果。

同样地，当偏置电路中的偏置晶体管M1的第一端存在ESD静电时，偏置电路不但可以通过第一ESD保护电路实现将ESD电压释放到第一接地端GND1，还能通过第二ESD保护电路将ESD电压释放到放大晶体管Q1的第二接地端GND2，从而更有效地完成ESD静电释放，增强了ESD保护效果。

在一具实施例中，所述第二ESD保护电路包括第一二极管阵列和第二二极管阵列，所述第一二极管阵列和所述第二二极管阵列反向并联连接。第一二极管阵列包括至少一个第一二极管，第二二极管阵列包括至少一个第二二极管，每一所述第一二极管之间串联连接，每一所述第二二极管之间串联连接。

图7和图8为本方案的第一ESD保护电路和/或第二ESD保护电路的具体电路结构图，包括反向连接的第一二极管M10和第二二极管M20,第一二极管M10和第二二极管M20反向并联连接。第一二极管M10和第二二极管M20的数量可以为一个或者多个，比如：第一二极管M11和M12串接后再与第二二极管M21和M22串接后反向并联连接，第一二极管M10和第二二极管M20的数量主要取决于两个接地面之间的电位差。当两个接地面之间的电位差大于第二ESD保护电路导通电压，第二ESD保护电路导通。

优选地，本申请中的第二ESD保护电路由一个第一二极管和一个第二二极管反向并联组成。第一二极管阵列中的第一二极管和第二二极管阵列中的第二二极管的数量越少，第二ESD保护电路的开启电压就越低，第二ESD保护电路的开启速度就越快，以便能更高效地将第一ESD保护节点中的ESD电压通过第二ESD保护电路释放到第二接地端。

综上所述，本发明实施例所述一种射频功率放大电路，通过在第一ESD保护节点和第一接地端之间设置第一ESD保护电路、在第一接地端和第二接地端之间设置第二ESD保护电路的方式，使得当晶体管的基极或集电极存在高电压时，不但可以通过晶体管的发射极提供流到地的通路，还能通过ESD保护电路提供流到另一条流到地的通路，从而有效地完成ESD静电的释放，增强了ESD保护效果。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种射频功率放大电路，其特征在于，包括第一ESD保护节点、第一接地端和第二接地端，在所述第一ESD保护节点和所述第一接地端之间设有第一ESD保护电路；在所述第一接地端和所述第二接地端之间连接有第二ESD保护电路。

2.根据权利要求1所述的射频功率放大电路，其特征在于，包括第一功率放大晶体管，所述第一功率放大晶体管的第一端被配置为接收第一射频信号，第二端被配置为输出放大后的第一射频信号，第三端与所述第一接地端连接；

所述第一功率放大晶体管的第一端与所述第一ESD保护节点连接，或者，所述第一功率放大晶体管的第二端与所述第一ESD保护节点连接。

3.根据权利要求1所述的射频功率放大电路，其特征在于，包括第一偏置电路，所述第一偏置电路包括第一偏置电源端和第一偏置晶体管，所述第一偏置电源端与所述第一偏置晶体管的第一端连接，以及通过第一分压单元和所述第一接地端连接，所述第一偏置晶体管的第二端与第一供电电源端连接；

所述第一偏置晶体管的第一端与所述第一ESD保护节点连接，或，所述第一偏置晶体管的第二端与所述第一ESD保护节点连接。

4.根据权利要求2或3所述的射频功率放大电路，其特征在于，还包括第二功率放大晶体管，所述第二功率放大晶体管的第一端被配置为接收第二射频信号，第二端被配置为输出放大后的第二射频信号，第三端与所述第二接地端连接。

5.根据权利要求4所述的射频功率放大电路，其特征在于，所述第二功率放大晶体管的第一端与第二ESD保护节点连接，或者，所述第二功率放大晶体管的第二端与所述第二ESD保护节点连接；

在所述第二ESD保护节点和所述第二接地端之间设有第三ESD保护电路。

6.根据权利要求2或3所述的射频功率放大电路，其特征在于，还包括第二偏置电路，所述第二偏置电路包括第二偏置电源端和第二偏置晶体管，所述第二偏置电源端与所述第二偏置晶体管的第一端连接，以及通过第二分压电压和所述第二接地端连接，所述第二偏置晶体管的第二端与第二供电电源端连接。

7.根据权利要求6所述的射频功率放大电路，其特征在于，所述第二偏置晶体管的第一端与所述第二ESD保护节点连接，或者，所述第二偏置晶体管的第二端与所述第二ESD保护节点连接；

在所述第二ESD保护节点和所述第二接地端之间设有所述第三ESD保护电路。

8.根据权利要求1所述的射频功率放大电路，其特征在于，还包括第三接地端，在与所述第一接地端和所述第三接地端之间连接有所述第四ESD保护电路。

9.根据权利要求1所述的射频功率放大电路，其特征在于，所述第二ESD保护电路包括第一二极管阵列和第二二极管阵列，所述第一二极管阵列和所述第二二极管阵列反向并联连接。

10.根据权利要求9所述的射频功率放大电路，其特征在于，第一二极管阵列包括至少一个第一二极管，第二二极管阵列包括至少一个第二二极管，每一所述第一二极管之间串联连接，每一所述第二二极管之间串联连接。

Images