CN103066110A - 超级接面晶体管及其制作方法 - Google Patents
超级接面晶体管及其制作方法 Download PDFInfo
- Publication number
- CN103066110A CN103066110A CN2011104051579A CN201110405157A CN103066110A CN 103066110 A CN103066110 A CN 103066110A CN 2011104051579 A CN2011104051579 A CN 2011104051579A CN 201110405157 A CN201110405157 A CN 201110405157A CN 103066110 A CN103066110 A CN 103066110A
- Authority
- CN
- China
- Prior art keywords
- unit
- conductivity type
- super junction
- junction transistor
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 239000002019 doping agent Substances 0.000 claims description 32
- 239000011159 matrix material Substances 0.000 claims description 29
- 239000004020 conductor Substances 0.000 claims description 28
- 238000000034 method Methods 0.000 claims description 26
- 230000002262 irrigation Effects 0.000 claims description 24
- 238000003973 irrigation Methods 0.000 claims description 24
- 238000000576 coating method Methods 0.000 claims description 12
- 239000011248 coating agent Substances 0.000 claims description 11
- 230000008569 process Effects 0.000 claims description 9
- 238000010276 construction Methods 0.000 claims description 5
- 238000000407 epitaxy Methods 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 230000001413 cellular effect Effects 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 23
- 238000005516 engineering process Methods 0.000 description 12
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 238000002360 preparation method Methods 0.000 description 7
- 238000005468 ion implantation Methods 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 241000256844 Apis mellifera Species 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 238000000313 electron-beam-induced deposition Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000002294 plasma sputter deposition Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种超级接面晶体管，包括一漏极基底，具有一第一导电型；一外延层，具有一第二导电型，其中外延层设置在漏极基底上；多个栅极结构单元，嵌入于外延层的表面；多个沟渠，设置于漏极基底及多个栅极结构单元间的外延层中；一缓冲层，直接接触多个沟渠的内侧表面；多个紧邻多个沟渠外侧的第一导电型基体掺杂区，其中多个第一导电型基体掺杂区与外延层间具有至少一垂直于漏极基底表面的PN接面；及一源极掺杂区，具有第一导电型，其中源极掺杂区设置于外延层中，并紧邻各栅极结构单元。
Description
技术领域
本发明涉及一种超级接面晶体管及其制作方法，特别是关于一种具有不同栅极布局设计的超级接面晶体管及其制作方法。
背景技术
半导体功率装置常应用于电源管理的部分，例如切换式电源供应器、计算机中心或周边电源管理IC、背光板电源供应器或马达控制等等用途，其种类包含有绝缘栅双极型晶体管(insulated gate bipolar transistor，IGBT)、金氧半场效晶体管(metal-oxide-semiconductor field-effect transistor，MOSFET)与双极型接面晶体管(bipolar junction transistor，BJT)等装置。其中，由于MOSFET可节省电能而且可以提供较快的装置切换速度，因此被广泛地应用各领域中。
在公知的各类功率晶体管中，其中一种是在基底中设置交替排列的第二导电型外延层与第一导电型外延层，因此在基底中形成多个垂直于基底表面且互相平行的PN接面，这样的功率装置也被叫做超级接面功率MOSFET装置。此外，在超级接面功率MOSFET装置中还包括栅极结构单元，用来控制装置的电流开关。但是，上述公知技术还是有许多缺陷需要被解决。举例来说，栅极结构单元的边缘通常有不是圆滑的转角，所述转角会降低功率装置的耐压能力。此外，栅极结构单元的设计布局种类仍不够满足产品端的需求。
所以，目前业界仍需一种改良的超级接面的功率半导体装置制作方法及栅极结构与超级接面设计，用来克服先前技术的缺陷与不足。
发明内容
本发明的目的在于提供一种超级接面晶体管及其制作方法，其具有较佳的耐压能力以及能达到不同种类产品端的需求。
根据本发明一优选实施例，提供了一种超级接面晶体管，包括一漏极基底，具有一第一导电型；一外延层，具有一第二导电型，其中外延层设置在漏极基底上；多个栅极结构单元，嵌入于外延层的表面；多个沟渠，设置于漏极基底及多个栅极结构单元间的外延层中；一缓冲层，直接接触多个沟渠的内侧表面；多个紧邻多个沟渠外侧的第一导电型基体掺杂区，其中多个第一导电型基体掺杂区与外延层间具有至少一垂直于漏极基底表面的PN接面；及一源极掺杂区，具有第一导电型，其中源极掺杂区设置于外延层中，并紧邻各栅极结构单元。
根据本发明的另一优选实施例，提供一种超级接面晶体管，其特征在于包括一漏极基底，具有一第一导电型；一外延层，具有一第二导电型，其中外延层是设置于漏极基底上；多个源极掺杂单元，具有第一导电型，其中多个源极掺杂单元设置于外延层表面；一栅极结构，嵌入于外延层的表面，其中栅极结构紧邻各源极掺杂单元；多个沟渠，设置于漏极基底及多个源极掺杂单元间的外延层中；一缓冲层，直接接触多个沟渠的内侧表面；及多个紧邻所述多个沟渠外侧的第一导电型基体掺杂区，其中所述多个第一导电型基体掺杂区与外延层具有至少一垂直于所述漏极基底表面的PN接面。
根据本发明的又一优选实施例，提供一种超级接面晶体管的制作方法，其特征在于包括提供一漏极基底，具有一第一导电型；在漏极基底上形成一外延层，其中外延层具有一第二导电型；在外延层中形成多个沟槽；在多个沟槽内侧形成一缓冲层；填入一掺质来源层于各沟槽内，其中掺质来源层具有至少第一导电型的掺质；进行一蚀刻工艺，在各沟槽的上方形成多个凹陷结构；在多个凹陷结构的表面形成一栅极氧化层，同时，使掺质来源层内的掺质经由缓冲层扩散到外延层，形成至少一第一导电型基体掺杂区；在各凹陷结构内填入一栅极导体，而形成多个栅极结构单元；及形成一源极掺杂区，具有第一导电型，其中源极掺杂区设置于外延层中，并紧邻各栅极结构单元。
为了让以上提到的目的、特征及优点能更容易被了解，下面特别写出优选实施方式，并配合附图，详细说明如下。然而下面的优选实施方式和附图仅供参考与说明，并非用来对本发明加以限制。
附图说明
图1到图8是根据本发明优选实施例的超级接面功率晶体管的制造方法示意图。
其中，附图标记说明如下：
120 漏极基底 140 晶胞区域
160 周边耐压区域 180 外延层
180a 井 180b 外延层
240 硬掩模层 250 缓冲层
260 沟槽 260a 沟槽
260b 沟槽 270 掺质来源层
280 凹陷结构 280a 凹陷结构
280b 凹陷结构 290 第一导电型基体掺杂区
360 栅极氧化层 370 栅极导体
370a 栅极导体 370b 栅极导体
380 有源区域 390 光致抗蚀剂图案
400 第一导电型源极重掺杂 410 垂直晶体管
区
420 通道 430 介电层
440 接触洞 450 栅极结构单元
470 源极掺杂单元 480 栅极结构
490 源极掺杂区 540 第二导电型重掺杂区
550 金属层 550a 源极图案
560 源极导体 570 阻挡层
580 保护层 600 超级接面晶体管
H U型上部 L U型下部
O 重叠区
具体实施方式
参考图1至图8，是依据本发明优选实施例绘示的超级接面功率晶体管的制造方法示意图，其中附图中相同的装置或部位沿用相同的标记来表示。需注意的是，附图是以说明为目的，并未依照原尺寸作图。此外，下文的「第一导电型」以及「第二导电型」是用来描述不同材料间的相对导电型种类。举例来说，其可分别对应至N型以及P型，但是，其也可分别对应至P型以及N型。
首先，如图1所示，提供一第一导电型漏极基底120，例如N型漏极基底120。漏极基底120上定义有一晶胞区域(cell region)140以及一周边耐压区域(termination region)160，其中晶胞区域140是用于设置具有开关功能的晶体管装置，而周边耐压区域160是具有延缓晶胞区域140的高强度电场向外扩散的耐压结构。接着，利用一外延工艺，于漏极基底120上形成一第二导电型外延层180，例如P型外延层。其中，在完成外延层180后，可选择继续进行一离子注入工艺，使得外延层180上方的特定区域形成一第二导电型井180a。较佳来说，井180a的掺杂浓度大于外延层180的掺杂浓度。其中，上述外延工艺包含物理气相沉积(physical vapor deposition，PVD)、化学气相沉积(chemical vapor deposition，CVD)或其它公知外延技术。
仍然如图1，接着，在外延层180中定义出多个沟槽260，其工艺叙述如下：首先，于外延层180上形成一硬掩模层240，并进行一光刻蚀刻工艺，在硬掩模层240以及外延层180中形成沟槽260，其中沟槽260a、260b是分别设置于晶胞区域140及周边耐压区域160，且所述多个沟槽260的底部皆位在漏极基底120内。接着，在沟槽260的表面形成一缓冲层250，其中缓冲层250是借由热氧化法形成，其组成包括氧化硅。在此需注意的是，根据本发明的优选实施例，沟槽260的U型下部L是用来定义超级接面(图未示)形成的地方，而沟槽260的U型上部H侧壁的外形涉及后续栅极单元结构(图未示)外形的设计布局，也就是说，栅极结构单元的外形是以沟渠260的U型上部H的外形加以定义。根据本发明的优选实施例，较佳是针对晶胞区域140内的沟渠260a的U型上部H外形加以设计。但是，根据其它优选实施例，也可以同时针对周边耐压区160内的沟渠260b的U型上部H加以设计。
图2是根据本发明优选实施例的各种沟槽的设计布局局部俯视图。如图2的(a)到(g)，沟槽260a的形状可以是下列的形式：平行条状(parallel stripe)排列、矩阵(matrix)排列、交替(alternative)排列、或蜂巢型(honeycomb)排列的布局，以下就所述多个排列形式详述。参考图2的(a)，沟槽260a是平行排列。又如图2的(b)、(c)，沟槽260a为矩阵排列且各沟渠260a的外形分别是六边形及圆形，但不限于此。举例来说，各沟渠260a的外形也可以是矩形或多边形等。参考图2的(d)、(e)，沟渠260a是交替(alternative)排列的布局，且各沟渠260a的至少一侧边与相邻沟渠260a的至少一侧边切齐。又如图2的(f)，沟渠260a还是交替排列的布局，但各沟渠260a的至少一侧边和相邻沟渠260a的至少一侧边部分重叠，因此具有至少一重叠区O。继续参考图2的(g)，其中沟渠260a是蜂巢形(honeycomb)排列的布局。
接着，如图3，沉积一第一导电型掺质来源层270，例如，砷掺杂硅玻璃(arsenic silicate glass，ASG)，使掺质来源层270填满沟渠260。然后再进行回蚀刻，去除硬掩模层240(图未示)表面上的第一导电型掺质来源层270，并于沟槽260的上端形成一凹陷结构280，包括位在晶胞区域140内的凹陷结构280a以及位在周边耐压区域160内的凹陷结构280b。其中，所述多个凹陷结构280的深度大体等于井180a的接面深度。接着，进行一离子注入工艺，并可于晶胞区域140进行一斜向离子注入工艺，在凹陷结构280a的表面形成一离子掺杂区，借由离子掺杂区调整位在井180a内的垂直通道(图未示)的临界电压(threshold voltage，Vt)。然后，去除硬掩模层240(图未示)，暴露出外延层180的上表面。仍如图3，接着，在凹陷结构280的表面形成一栅极氧化层360。且在形成栅极氧化层360的同时，掺质来源层270的第一导电型掺质受到高温的驱使，也会经由缓冲层250而扩散至外延层180，形成一第一导电型基体掺杂区290。其中第一导电型基体掺杂区290包围各沟渠260，且第一导电型基体掺杂区290与外延层180间具有至少一垂直于所述漏极基底表面的PN接面。接着，进行一光刻蚀刻工艺，去除凹陷结构280b内的栅极氧化层360。最后，于晶胞区域140以及周边耐压区域160全面沉积一栅极导体370，使栅极导体370填入凹陷结构280中，其中，栅极导体370可包含多晶硅。
接着，如图4，依序进行一化学机械抛光工艺(chemical mechanicalpolishing，CMP)，并可继续进行回蚀刻工艺，完全去除第二导电型外延层180上的栅极导体370，如此形成栅极导体370a及栅极导体370b。值得注意的是，此时填入凹陷结构280a内的栅极导体370a是直接接触掺质来源层270，且由于栅极导体370a被栅极氧化层360所环绕，所以会和外延层180或井180a电性隔离。而凹陷结构280b内的栅极导体370b是直接接触外延层180或井180a。栅极导体370b可作为一耦合导体(coupling conductor)，使得周边耐压区域160的电压维持平缓下降的趋势，并且使电压截止在特定区域。随后，进行一光刻工艺，形成光致抗蚀剂图案390，在晶胞区域140内暴露出一有源区域380。接着，在此有源区域380进行一离子注入工艺，于栅极导体370a的周围的外延层180或井180a内形成一第一导电型源极重掺杂区400，其中栅极导体370a直接接触掺质来源层270。
到目前，已完成垂直晶体管410结构，所述的结构包含栅极导体370a、栅极氧化层360、第一导电型源极重掺杂区400和第一导电型基体掺杂区290。且垂直晶体管410具有一通道420，其介于第一导电型源极重掺杂区400和第一导电型基体掺杂区290间。在此需注意的是，栅极氧化层360与栅极导体370a构成栅极结构单元450，且栅极结构单元450的俯视外形是与沟槽260的U型上部H所定义出的外形相同，其设计布局如图5的(a)到(g)所示，且其相对应的详细特征可参考图2的(a)到(g)。至此，根据本发明的实施例，栅极结构单元450是被井180a所包围，且其设计布局可包含：平行条状(stripe)排列、矩阵排列、交替(alternative)排列、或蜂巢形(honeycomb)排列的布局。其中，各栅极结构单元450的至少一侧边与相邻栅极结构单元450的至少一侧边切齐，或各栅极结构单元450的至少一侧边和相邻栅极结构单元450至少一侧边部分重叠，因此构成重叠区O。此外，上述各栅极结构单元450的俯视轮廓可包含圆形(circle)、矩形(square)、六边形(hexagon)或多边形(polygon)等，但不限于此。
由上可知，上述的各栅极结构单元450的外形与沟渠260a的U型上部H的外形相同，而且是经由同一道工艺制备而得。但是，根据其它优选实施例，各栅极结构单元450的外形与沟渠260a的U型上部H的外形不同，也就是说，经由不同蚀刻工艺而得。此工艺步骤是本技术人员根据先前技术和本发明可以知道，故不在此详述。
当栅极结构单元450制备完成后，接着，如图6，去除光致抗蚀剂图案390(图未示)，暴露出第二导电型外延层180的上表面。接着，于晶胞区域140以及周边耐压区域160形成一介电层430，使介电层430覆盖住周边耐压区域160内的外延层180以及栅极导体370b。然后，进行一光刻蚀刻工艺，于晶胞区域140定义出至少一接触洞440，以暴露出部分的外延层180或井180a。接着进行一离子注入工艺，在接触洞440的底部形成一第二导电型重掺杂区540，并可以搭配一退火(anneal)处理，激活第二导电型重掺杂区540的掺质。其中，上述第二导电型重掺杂区540可以提升金属与半导体层接面的导电性，帮助电流于接面的传输。最后，在晶胞区域140和周边耐压区域160沉积一金属层550，此沉积工艺可以是等离子体溅镀或电子束沉积等等。同时，金属层550会填入接触洞440内，而形成一源极导体560，其中，金属层550可包含钛(Ti)、氮化钛(TiN)、铝、钨等金属或金属化合物。此外，在金属层550沉积前，可以先行形成一阻挡层570，其组成可包含钛、氮化钛、钽、氮化钽等金属或金属化合物。阻挡层570是用来避免接触洞440内的金属层550电迁移(electromigration)或扩散到外延层180。接着，进行一光刻蚀刻工艺，定义出一源极图案550a，并继续在周边耐压区域160内形成一保护层580。至此，已完成超级接面功率晶体管600的制造方法。
上述超级接面功率晶体管600是包含源极掺杂区400及栅极结构单元450。但是，根据本发明的另外一优选实施态样，超级接面功率晶体管是包含源极掺杂单元470及栅极结构480，此结构的差异处是栅极源极互换，也就是说，源极结构建立于沟渠结构260上方，而栅极结构建构于外延层180b的上。其制备方式大体类似上述第一实施态样。为了简洁，以下只就工艺差异处加以描述。如图7，其结构类似图4，其差别在于图4的栅极结构450是建立于沟渠结构260a上，而图7的栅极结构480是建立在外延层180b上。仍如图7，各源极掺杂单元470是被栅极结构480所包围，且栅极导体370a与井180a以及外延层180b间具有一栅极氧化层360，其中，栅极结构480包含栅极氧化层360与栅极导体370a。其俯视图如图8的(a)到(e)，且类似如图5的(a)到(g)，源极掺杂单元470的形状可以为平行条状(parallel stripe)排列、矩阵(matrix)排列、交替(alternative)排列、或蜂蜂巢形(honeycomb)排列的布局。如图8的(a)，源极掺杂单元470是平行排列。如图8的(b)，源极掺杂单元470为矩阵排列且各源极掺杂单元470的外形为六边型，但不限于此。举例来说，各源极掺杂单元470的外形也可为多边形。参考图8的(c)，源极掺杂单元470是交替(alternative)排列的布局，且各源极掺杂单元470的至少一侧边和相邻源极掺杂单元470的至少一侧边切齐。又如图8的(d)，源极掺杂单元470仍然是交替排列的布局，但各源极掺杂单元470的至少一侧边与相邻源极掺杂单元470的至少一侧边部分重叠，因此具有至少一重叠区O。继续参考图8的(e)，其中源极掺杂单元470是蜂巢形(honeycomb)排列的布局。
综上所述，本发明提供一种超级接面晶体管600，其具有不同设计布局的栅极结构单元450或源极掺单元470，因此可以提供更广泛的装置应用性。除此之外，借由改变不同单元(栅极结构单元450或源极掺单元470)的外形设计，可以提升超级接面晶体管600的耐压能力，增进超级接面晶体管600的可靠度。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (23)
1.一种超级接面晶体管，其特征在于包括：
一漏极基底，具有一第一导电型；
一外延层，具有一第二导电型，其中所述外延层设置在所述漏极基底上；
多个栅极结构单元，嵌入于所述外延层的表面；
多个沟渠，设置于所述漏极基底及所述多个栅极结构单元间的所述外延层中；
一缓冲层，直接接触所述多个沟渠的内侧表面；
多个紧邻所述多个沟渠外侧的第一导电型基体掺杂区，其中所述多个第一导电型基体掺杂区和所述外延层间具有至少一垂直于所述漏极基底表面的PN接面；及
一源极掺杂区，具有所述第一导电型，其中所述源极掺杂区设置于所述外延层中，并紧邻各所述栅极结构单元。
2.根据权利要求1所述的超级接面晶体管，其特征在于所述多个栅极结构单元包括栅极导体和栅极氧化层。
3.根据权利要求1所述的超级接面晶体管，其特征在于所述多个栅极结构单元是平行条状排列的布局。
4.根据权利要求1所述的超级接面晶体管，其特征在于所述多个栅极结构单元是矩阵排列的布局。
5.根据权利要求1所述的超级接面晶体管，其特征在于各所述栅极结构单元的俯视轮廓包含圆形、矩形、六边形或多边形。
6.根据权利要求5所述的超级接面晶体管，其特征在于所述多个栅极结构单元是为交替排列的布局，且各所述的栅极结构单元的至少一侧边与相邻栅极结构单元的至少一侧边切齐。
7.根据权利要求5所述的超级接面晶体管，其特征在于所述多个栅极结构单元是交替排列的布局，且各所述的栅极结构单元的至少一侧边与相邻栅极结构单元的至少一侧边部分重叠。
8.根据权利要求1所述的超级接面晶体管，其特征在于所述多个栅极结构单元是蜂巢形排列的布局。
9.根据权利要求1所述的超级接面晶体管，其特征在于所述多个栅极结构单元的布局不同于所述多个第一导电型基体掺杂区的布局。
10.根据权利要求1所述的超级接面晶体管，其特征在于所述多个栅极结构单元的布局相同于所述多个第一导电型基体掺杂区的布局。
11.一种超级接面晶体管，其特征在于包括：
一漏极基底，具有一第一导电型；
一外延层，具有一第二导电型，其中所述外延层是设置于所述漏极基底上；
多个源极掺杂单元，具有所述的第一导电型，其中所述多个源极掺杂单元设置于所述外延层表面；
一栅极结构，嵌入于所述外延层的表面，其中所述栅极结构紧邻各所述源极掺杂单元；
多个沟渠，设置于所述漏极基底及所述多个源极掺杂单元间的所述外延层中；
一缓冲层，直接接触所述多个沟渠的内侧表面；及
多个紧邻所述多个沟渠外侧的第一导电型基体掺杂区，其中所述多个第一导电型基体掺杂区和所述外延层具有至少一垂直于所述漏极基底表面的PN接面。
12.根据权利要求11所述的超级接面晶体管，其特征在于所述栅极结构包括栅极导体和栅极氧化层。
13.根据权利要求11所述的超级接面晶体管，其特征在于所述多个源极掺杂单元是条状排列的布局，且各所述源极掺杂单元区的侧边彼此平行。
14.根据权利要求11所述的超级接面晶体管，其特征在于所述多个源极掺杂单元是为矩阵排列的布局。
15.根据权利要求11所述的超级接面晶体管，其特征在于各所述源极掺杂单元的俯视轮廓包含圆形、矩形、六边形或多边形。
16.根据权利要求15所述的超级接面晶体管，其特征在于所述多个源极掺杂单元是为交替排列的布局，且各所述源极掺杂单元的至少一侧边与相邻的源极掺杂单元的至少一侧边切齐。
17.根据权利要求15所述的超级接面晶体管，其特征在于所述多个源极掺杂单元是为交替排列的布局，且各所述源极掺杂单元的至少一侧边与相邻的源极掺杂单元的至少一侧边部分重叠。
18.根据权利要求11所述的超级接面晶体管，其特征在于所述多个源极掺杂单元是蜂巢形排列的布局。
19.一种超级接面晶体管的制作方法，其特征在于包括：
提供一漏极基底，具有一第一导电型；
在所述的漏极基底上形成一外延层，其中所述外延层具有一第二导电型；
在所述外延层中形成多个沟槽；
在所述多个沟槽内侧形成一缓冲层；
填入一掺质来源层于各所述沟槽内，其中所述掺质来源层具有至少所述第一导电型的掺质；
进行一蚀刻工艺，于各所述沟槽的上方形成多个凹陷结构；
在所述多个凹陷结构的表面形成一栅极氧化层，同时，使所述掺质来源层内的所述掺质经由所述的缓冲层扩散到所述外延层，以形成至少一第一导电型基体掺杂区；
在各所述的凹陷结构内填入一栅极导体，而形成多个栅极结构单元；及
形成一源极掺杂区，具有所述第一导电型，其中所述源极掺杂区设置于所述外延层中，并紧邻各所述栅极结构单元。
20.根据权利要求19所述的超级接面晶体管的制作方法，其特征在于在进行所述蚀刻工艺前，还包含：进行一外延工艺，使得所述外延层的上方形成一具有所述第二导电型的第二外延层。
21.根据权利要求20所述的超级接面晶体管的制作方法，其特征在于所述多个栅极结构单元的布局不同于所述的第一导电型基体掺杂区的布局。
22.根据权利要求19所述的超级接面晶体管的制作方法，其特征在于所述多个栅极结构单元是条状排列的布局，且各所述的栅极结构单元的侧边彼此平行。
23.根据权利要求19所述的超级接面晶体管的制作方法，其特征在于所述多个栅极结构单元是矩阵或交替排列的布局，且各所述栅极结构单元的俯视轮廓包含圆形、矩形、六边形或多边形。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW100138525A TWI470698B (zh) | 2011-10-24 | 2011-10-24 | 超級介面電晶體及其製作方法 |
| TW100138525 | 2011-10-24 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103066110A true CN103066110A (zh) | 2013-04-24 |
Family
ID=48108660
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2011104051579A Pending CN103066110A (zh) | 2011-10-24 | 2011-12-07 | 超级接面晶体管及其制作方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN103066110A (zh) |
| TW (1) | TWI470698B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109887994A (zh) * | 2017-12-06 | 2019-06-14 | 南亚科技股份有限公司 | 无接面晶体管元件及其制造方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI575740B (zh) * | 2015-10-06 | 2017-03-21 | 世界先進積體電路股份有限公司 | 半導體裝置及其製造方法 |
| US9548354B1 (en) | 2015-12-17 | 2017-01-17 | Vanguard International Semiconductor Corporation | Semiconductor devices and methods for fabricating the same |
| US11569345B2 (en) * | 2020-11-23 | 2023-01-31 | Alpha And Omega Semiconductor (Cayman) Ltd. | Gas dopant doped deep trench super junction high voltage MOSFET |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1941414A (zh) * | 2000-06-02 | 2007-04-04 | 通用半导体公司 | 功率mos场效应管及其制造方法 |
| CN101924137A (zh) * | 2009-06-12 | 2010-12-22 | 万国半导体股份有限公司 | 纳米管半导体器件及其制备方法 |
| CN101958283A (zh) * | 2009-07-09 | 2011-01-26 | 上海华虹Nec电子有限公司 | 获得交替排列的p型和n型半导体薄层结构的方法及结构 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200820419A (en) * | 2006-10-19 | 2008-05-01 | Semiconductor Components Ind | Semiconductor device having deep trench charge compensation regions and method |
| JP5061675B2 (ja) * | 2007-03-20 | 2012-10-31 | 株式会社デンソー | 半導体装置およびそれに用いられる半導体チップ |
-
2011
- 2011-10-24 TW TW100138525A patent/TWI470698B/zh not_active IP Right Cessation
- 2011-12-07 CN CN2011104051579A patent/CN103066110A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1941414A (zh) * | 2000-06-02 | 2007-04-04 | 通用半导体公司 | 功率mos场效应管及其制造方法 |
| CN101924137A (zh) * | 2009-06-12 | 2010-12-22 | 万国半导体股份有限公司 | 纳米管半导体器件及其制备方法 |
| CN101958283A (zh) * | 2009-07-09 | 2011-01-26 | 上海华虹Nec电子有限公司 | 获得交替排列的p型和n型半导体薄层结构的方法及结构 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109887994A (zh) * | 2017-12-06 | 2019-06-14 | 南亚科技股份有限公司 | 无接面晶体管元件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI470698B (zh) | 2015-01-21 |
| TW201318072A (zh) | 2013-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100481503C (zh) | 沟槽栅晶体管及其制造 | |
| CN102656697B (zh) | 半导体装置 | |
| US8748973B2 (en) | Super junction transistor and fabrication method thereof | |
| US8445958B2 (en) | Power semiconductor device with trench bottom polysilicon and fabrication method thereof | |
| CN102789987B (zh) | 低米勒电容的超级接面功率晶体管制造方法 | |
| CN105702739A (zh) | 屏蔽栅沟槽mosfet器件及其制造方法 | |
| CN103107194A (zh) | 沟槽型功率晶体管组件及其制作方法 | |
| CN102412260A (zh) | 超级结半导体器件的终端保护结构及制作方法 | |
| CN104979390A (zh) | 高压金属氧化物半导体晶体管及其制造方法 | |
| CN104037228B (zh) | 半导体器件及其制造方法 | |
| CN108701713A (zh) | 在垂直功率半导体装置中的源极－栅极区域架构 | |
| CN105810724A (zh) | 屏蔽栅功率器件及其制造方法 | |
| CN103187303B (zh) | 功率半导体装置的制作方法 | |
| CN103066110A (zh) | 超级接面晶体管及其制作方法 | |
| CN108630612B (zh) | 半导体元件及其制作方法 | |
| CN103035668A (zh) | 横向堆叠超级接面功率半导体装置 | |
| CN103094342B (zh) | 功率晶体管组件及其制作方法 | |
| US8357972B2 (en) | Semiconductor power device | |
| CN107819031A (zh) | 晶体管及其形成方法、半导体器件 | |
| CN102751327A (zh) | 功率装置的耐压终止结构 | |
| CN110544725B (zh) | 具有截止环结构的功率半导体器件及其制作方法 | |
| CN102299108B (zh) | 重叠沟槽式栅极半导体组件及其制作方法 | |
| CN103165463A (zh) | 半导体装置的制造方法 | |
| CN103545369A (zh) | 功率半导体器件及其制作方法 | |
| CN102299153B (zh) | 具有低栅极输入电阻的功率半导体组件及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20130424 |