CN108630612B - 半导体元件及其制作方法 - Google Patents

半导体元件及其制作方法 Download PDF

Info

Publication number
CN108630612B
CN108630612B CN201710180530.2A CN201710180530A CN108630612B CN 108630612 B CN108630612 B CN 108630612B CN 201710180530 A CN201710180530 A CN 201710180530A CN 108630612 B CN108630612 B CN 108630612B
Authority
CN
China
Prior art keywords
semiconductor layer
layer
peripheral region
substrate
memory cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710180530.2A
Other languages
English (en)
Other versions
CN108630612A (zh
Inventor
永井享浩
戎乐天
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujian Jinhua Integrated Circuit Co Ltd
United Microelectronics Corp
Original Assignee
Fujian Jinhua Integrated Circuit Co Ltd
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujian Jinhua Integrated Circuit Co Ltd, United Microelectronics Corp filed Critical Fujian Jinhua Integrated Circuit Co Ltd
Priority to CN201710180530.2A priority Critical patent/CN108630612B/zh
Priority to US15/493,150 priority patent/US10134736B2/en
Priority to US16/152,421 priority patent/US10388656B2/en
Publication of CN108630612A publication Critical patent/CN108630612A/zh
Priority to US16/158,321 priority patent/US10541241B2/en
Application granted granted Critical
Publication of CN108630612B publication Critical patent/CN108630612B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/102—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components
    • H01L27/1027—Thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66363—Thyristors
    • H01L29/66371—Thyristors structurally associated with another device, e.g. built-in diode
    • H01L29/66378—Thyristors structurally associated with another device, e.g. built-in diode the other device being a controlling field-effect device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66553—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using inside spacers, permanent or not
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/87—Thyristor diodes, e.g. Shockley diodes, break-over diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开一种半导体元件及其制作方法。该制作半导体元件的方法为，首先提供一基底，该基底上具有一存储单元区以及一周边区，然后形成一第一半导体层、一第二半导体层、一第三半导体层以及一第四半导体层于基底上，形成一栅流体于存储单元区，去除周边区的第一半导体层、第二半导体层、第三半导体层以及第四半导体层，之后再形成一金属氧化物半导体晶体管于周边区。

Description

半导体元件及其制作方法
技术领域
本发明涉及一种制作半导体元件的方法，尤其是涉及一种整合栅流体(thyristor)与金属氧化物半导体晶体管在同一半导体基底上的方法。
背景技术
晶体栅流管或栅流体(thyristor)为一种切换元件(switching application)，因为栅流体的结构具有四层的P1-N1-P2-N2，因此共有三个串连(in series)的P-N接面(junction)，其中与位于最外面的P1层电连接的电极被定义为阳极(anode)，而与最外面的N2层电连接的电极被定义为阴极(cathode)，而另外一个位于中间的P2层，则与一栅极(gate)结构相连接，具有这样结构的栅流体即为一硅控整流器(silicon-controlledrectifier,SCR)。
栅流体作用上的特性是，当正电位被加至阳极，而负电位被加至阴极时，因为中间的接面为逆偏(reverse biased)，所以栅流体将不会有任何电流流过。但是，当正电压加至栅极时，栅流体将会被导通使栅流体导通的电压称为超崩电压(breakover voltage)。当电压到达此值时，电流会跨过接面而从阴极至阳极持续流动，这个电流被称为维持电流(holding current)。栅流体被导通之后，栅极就不再被栅流体控制，电流将持续流动，除非电路断开或是外加电压降至零，电流的流动才会停止，所以，栅流体具有保持电压(holdingvoltage)的特性。
另外，栅流体也是一种双极性元件(bipolar device)，具有双稳(bistable)特性与负电阻特性(negative differential resistance,NDR)，所以，也被应用于静态随机存取存储器(static random access memory,SRAM)中，而这种具有栅流体的存储器被称为T-RAM。
现有T-RAM包含一垂直式的栅流体和一金属氧化物半导体(metal oxidesemiconductor,MOS)。所谓垂直式的栅流体指栅流体的P1-N1-P2-N2结构，是成上、下堆叠的方式排列，虽然，这种T-RAM具有稳定的电流、较高的热稳定性等优点。但是，由于垂直式的栅流体需要进行多次的多晶硅(poly silicon)沉积(deposition)，所以对现行的互补式金属氧化物半导体制作工艺来说，制作工艺整合不易，而且，必须额外增加诸多步骤来完成垂直式栅流体的制作。因此如何改良现行栅流体的设计并同时整合例如金属氧化物半导体晶体管等元件即为现今一重要课题。
发明内容
本发明一实施例公开一种制作半导体元件的方法。首先提供一基底，该基底上具有一存储单元区以及一周边区，然后形成一第一半导体层、一第二半导体层、一第三半导体层以及一第四半导体层于基底上，形成一栅流体于存储单元区，去除周边区的第一半导体层、第二半导体层、第三半导体层以及第四半导体层，之后再形成一金属氧化物半导体晶体管于周边区。
本发明另一实施例公开一种半导体元件，其主要包含：一基底具有一存储单元区以及一周边区；一栅流体设于存储单元区；一金属氧化物半导体晶体管设于周边区；一第一浅沟隔离设于栅流体及金属氧化物半导体晶体管之间；以及一第二浅沟隔离设于第一浅沟隔离及金属氧化物半导体晶体管之间。
附图说明
图1至图4为本发明第一实施例制作一栅流体的方法示意图；
图5为本发明一实施例的一半导体元件的结构示意图；
图6至图9为本发明第二实施例制作一栅流体的方法示意图。
主要元件符号说明
12 基底 14 存储单元区(存储器单元区)
16 周边区 18 第一半导体层
20 第二半导体层 22 第三半导体层
24 第四半导体层 26 栅流体
28 开口 30 图案化金属层
32 图案化金属层 34 垂直介电图案
36 垂直介电图案 38 第一浅沟隔离
40 第二浅沟隔离 42 金属氧化物半导体晶体管
44 栅极结构 46 第一间隙壁
48 源极/漏极区域 50 金属硅化物
52 第二间隙壁 54 层间介电层
56 接触插塞 58 接触插塞
60 接触插塞 62 金属内连线
64 金属内连线 66 金属内连线
68 金属硅化物 70 图案化掩模
72 阶梯部 74 金属硅化物
具体实施方式
请参照图1至图4，图1至图4为本发明第一实施例制作一栅流体的方法示意图。如图1所示，首先提供一基底12，例如一由硅所构成的半导体基底，其中基底12上较佳定义有一存储单元区14与一周边区16。然后全面性形成一第一半导体层18、一第二半导体层20、一第三半导体层22以及一第四半导体层24于存储单元区14与周边区16的基底12上。
在本实施例中，第一半导体层18、第二半导体层20、第三半导体层22以及第四半导体层24所构成的堆叠结构较佳由四层N型与P型半导体材料相互交错堆叠而成，其中第一半导体层18与第三半导体层22较佳具有相同导电型式而基底12、第二半导体层20与第四半导体层24则较佳具有相同导电型式，例如本实施例中第一半导体层18与第三半导体层22较佳为N型半导体层而基底12、第二半导体层20与第四半导体层24较佳为P型半导体层，但不局限于此。从细部来看，基底12较佳为一P-半导体层，第一半导体层18较佳为一N+半导体层，第二半导体层20为一P-半导体层，第三半导体层22为一N-半导体层，而第四半导体层24则为一P+半导体层。
另外需注意的是，本实施例中的第一半导体层18、第二半导体层20、第三半导体层22与第四半导体层24均可由硅所构成且均可利用外延成长方式形成于基底12上，其中第一半导体层18与第四半导体层24较佳在沉积这两层半导体层时分别利用离子注入方式将不同导电型式的掺杂注入第一半导体层18与第四半导体层24中形成N+半导体层与P+半导体层。第二半导体层20与第三半导体层22则较佳以外延成长制作工艺形成这两层半导体层时利用现场掺杂(in-situ doping)的方式将掺杂同步注入第二半导体层20于第三半导体层22中以依序形成P-半导体层与N-半导体层。
接着形成多个栅流体26于存储单元区14。在本实施例中，形成栅流体26的方法可先利用光刻暨蚀刻方式去除部分存储单元区14中部分第四半导体层24、部分第三半导体层22、部分第二半导体层20以及部分第一半导体层18以形成多个开口28，其中开口28底部较深入第一半导体层18内。然后填入一金属层于开口28内，并搭配进行一回蚀刻制作工艺去除开口28内的部分的金属层，使剩余金属层上表面略低于第一半导体层18上表面以形成多个图案化金属层30与图案化金属层32，其中图案化金属层32为最靠近存储单元区14与周边区16之间或交界处的图案化金属层。在本实施例中，图案化金属层30、32可包含铝、铬、铜、钽、钼、钨或其组合且最佳为钨。
随后形成一介电层填满开口28，并可选择性利用一平坦化制作工艺，例如一化学机械研磨制作工艺去除部分介电层，使剩余的介电层上表面切齐第四半导体层24上表面以形成多个垂直介电图案34、36，其中垂直介电图案36为最靠近存储单元区14与周边区16之间或交界处的垂直介电图案。在本实施例中，介电层或垂直介电图案34、36较佳包含氧化硅，但又可依据制作工艺需求选用例如氮化硅、氮氧化硅或氮碳化硅等介电材料。
接着再进行一光刻暨蚀刻制作工艺去除位于存储单元区14与周边区16交界处，或是位于垂直介电图案36旁的部分第四半导体层24、部分第三半导体层22、部分第二半导体层20、部分第四半导体层18以及部分基底12以形成一凹槽(图未示)，接着再填入介电材料于凹槽内以形成一第一浅沟隔离38于存储单元区14与周边区16之间或交界处。需注意的是，虽然本阶段的光刻暨蚀刻制作工艺的主要对象物为垂直介电图案36旁的四层半导体层与部分基底12，但又可选择在去除部分四层半导体层与部分基底12的同时去除部分垂直介电图案36甚至部分图案化金属层32，此实施例也属本发明所涵盖的范围。在本实施例中，第一浅沟隔离38与垂直介电图案36可包含相同或不同材料，例如两者均较佳包含氧化硅，但又可制作工艺需求选用例如氮化硅、氮氧化硅或氮碳化硅等其他介电材料。
随后如图2所示，进行一光刻暨蚀刻制作工艺完全去除周边区16的第四半导体层24、第三半导体层22、第二半导体层20、第一半导体层18甚至部分基底12使周边区16的基底12暴露出来并略低于存储单元区14的基底12表面。需注意的是，虽然本实施例于去除周边区16的四层半导体层时同时去除部分基底12，但不局限于此，又可选择仅去除周边区16的四层半导体层并停在基底12上，使周边区16的基底12表面切齐存储单元区14的基底12表面之后再进行后续制作工艺，此实施例也属本发明所涵盖的范围。
然后如图3所示，先去除部分周边区16的基底12形成凹槽(图未示)由此定义出后续所形成金属氧化物半导体晶体管所需的主动区域，之后再填入介电材料于凹槽内以形成第二浅沟隔离40环绕周边区16的基底12。在本实施例中，第二浅沟隔离40与第一浅沟隔离38可包含相同材料，例如两者均可由氧化硅所构成，但不局限于此。
需注意的是，本实施例虽较佳于存储单元区14形成栅流体26之后才去除周边区16的部分基底12形成浅沟隔离40，但不局限于此顺序，本发明又可于图1形成基底12后先去除周边区16的部分基底12形成第二浅沟隔离40，然后才全面性形成一第一半导体层18、一第二半导体层20、一第三半导体层22以及一第四半导体层24于存储单元区14与周边区16的基底12上并接续图1的制作工艺，此实施例也属本发明所涵盖的范围。
换句话说，由于本发明较佳去除部分周边区16的基底12形成第二浅沟隔离40，因此在周边区16的基底12与第二浅沟隔离40上表面均较佳略低于存储单元区14的基底12表面，但依据本发明一实施例，例如依据前述实施例般先于周边区16形成第二浅沟隔离40后才于存储单元区14形成栅流体26，周边区16的基底12与第二浅沟隔离40上表面均较佳切齐存储单元区14的基底12表面，这些实施例均属本发明所涵盖的范围。
接着形成金属氧化物半导体晶体管42于周边区16的基底12上。在本实施例中，形成金属氧化物半导体晶体管42的方法可先形成至少一栅极结构44于周边区16的基底12上，然后形成一第一间隙壁46环绕栅极结构44，形成一源极/漏极区域48于第一间隙壁46两侧的基底12内，再进行硅化金属制作工艺形成金属硅化物50于第一间隙壁46两侧的源极/漏极区域48表面。需注意的是，由于本实施例形成第一间隙壁46时较佳先全面性沉积一由例如氮化硅所构成的介电层于基底12上覆盖栅极结构44并同时覆盖第一浅沟隔离38侧壁，因此后续以蚀刻去除部分介电层的时候部分介电层仍留在第一浅沟隔离38侧壁形成第二间隙壁52。在本实施例中，第一间隙壁46与第二间隙壁52可包含例如氧化硅、氮化硅、氮氧化硅、氮碳化硅或其组合，另外本实施例的第一间隙壁46与第二间隙壁52虽各别为单一材料所构成的单层结构，但又可依据制作工艺或产品需求为两种以上材料所构成的复合层。例如第二间隙壁52在本实施例中虽仅由例如氮化硅所构成，但又可选择同时包含氮化硅以及氧化硅，此实施例也属本发明所涵盖的范围。
然后如图4所示，形成一层间介电层54于基底12上并覆盖存储单元区14的第四半导体层24、第一浅沟隔离38以及周边区16的金属氧化物半导体晶体管42，接着进行接触插塞与金属内连线制作工艺，以于存储单元区14与周边区16的层间介电层54内形成多个接触插塞56、58、60与金属内连线62、64、66。更具体而言，本阶段所进行的接触插塞制作工艺较佳包括于存储单元区14形成金属内连线62与接触插塞56连接第四半导体层24以及金属内连线64与接触插塞58穿过垂直介电图案36接设于第一半导体层18内的图案化金属层32，并同时于周边区16形成金属内连线66与接触插塞60连接金属氧化物半导体晶体管42的金属硅化物50以及/或源极/漏极区域48。在本实施例中，层间介电层54可包含氧化物，例如四乙氧基硅烷(Tetraethyl orthosilicate,TEOS)，金属内连线62、64、66可包含铝、铬、铜、钽、钼、钨或其组合且最佳为铜，接触插塞56、58、60则较佳由钨所构成，但均不局限于此。
请接着参照图5，图5为本发明一实施例的一半导体元件的结构示意图。如图5所示，相较于图4的实施例中设于存储单元区的接触插塞56直接接触第四半导体层24，本发明又可在进行接触插塞制作工艺时导入硅化金属制作工艺，以于接触插塞56与第四半导体层24之间的接面处形成金属硅化物68，此实施例也属本发明所涵盖的范围。
请参照图6至图9，图6至图8为本发明第二实施例制作一栅流体的方法示意图，其中为了简化说明，图6至图9与图1至图4中相同元件均使用相同标号。如图6所示，首先比照图1所揭露的制作工艺先全面性形成一第一半导体层18、一第二半导体层20、一第三半导体层22以及一第四半导体层24于存储单元区14与周边区16的基底12上，然后形成多个栅流体26与多个垂直介电图案34、36于存储单元区14，并于存储单元区14与周边区16的交界处形成一第一浅沟隔离38深入基底12内。
需注意的是，相较于前述实施例中栅流体26的第一半导体层18内设有多个图案化金属层，本实施例于第一半导体层18、第二半导体层20、第三半导体层22以及第四半导体层24内形成开口28并填入介电层之前较佳不形成任何图案化金属层，因此填入开口28内的介电层或垂直介电图案34、36顶部较佳切齐第四半导体层24上表面而垂直介电图案34、36底部则较佳深入部分第一半导体层18内。
接着如图7所示，先形成一图案化掩模70，例如一图案化光阻于存储单元区14上，然后进行一蚀刻制作工艺，利用图案化掩模70完全去除周边区16的第一半导体层18、第二半导体层20、第三半导体层22、第四半导体层24与部分基底12、存储单元区14的部分垂直介电图案36以及位于存储单元区14与周边区16之间的第一浅沟隔离38，由此暴露出存储单元区14的部分第一半导体层18上表面与侧壁以及周边区16的基底12，而第二半导体层20、第三半导体层22以及第四半导体层24侧壁则仍被剩下的垂直介电图案36覆盖。之后再去除图案化掩模70。
然后如图8所示，再进行一次光刻暨蚀刻制作工艺去除部分周边区16的基底12形成凹槽(图未示)由此定义出后续所形成金属氧化物半导体晶体管所需的主动区域，之后再填入介电材料于凹槽内以形成第二浅沟隔离40环绕周边区16的基底12。在本实施例中，第二浅沟隔离40与第一浅沟隔离38可包含相同材料，例如两者均可由氧化硅所构成，但不局限于此。
如同前述实施例，本实施例虽较佳于存储单元区14形成栅流体26之后才去除周边区16的部分基底12形成浅沟隔离40，但不局限于此顺序，本发明又可于图6形成基底12后先去除周边区16的部分基底12形成第二浅沟隔离40，然后才全面性形成一第一半导体层18、一第二半导体层20、一第三半导体层22以及一第四半导体层24于存储单元区14与周边区16的基底12上并接续图6的制作工艺，此实施例也属本发明所涵盖的范围。
另外需注意的是，由于第一浅沟隔离38在形成第二浅沟隔离40之前便已被完全移除，因此在形成第二浅沟隔离40时存储单元区14与周边区16交界处的基底12表面至少会出现两种高度并形成阶梯部72，其中较低的基底12高度约略切齐周边区16的基底12高度。
接着形成金属氧化物半导体晶体管42于周边区16的基底12上。在本实施例中，形成金属氧化物半导体晶体管42的方法可先形成至少一栅极结构44于周边区16的基底12上，形成一第一间隙壁46环绕栅极结构44，形成一源极/漏极区域48于第一间隙壁46两侧的基底12内，再进行硅化金属制作工艺形成金属硅化物50于第一间隙壁46两侧的源极/漏极区域48表面。需注意的是，由于位于存储单元区14与周边区16之间的第一浅沟隔离38在形成金属氧化物半导体晶体管42之前便已被去除，因此于栅极结构44侧壁形成第一间隙壁46时位于存储单元区14内暴露出的第一半导体层18侧壁与基底12侧壁以及垂直介电图案36侧壁较佳同时形成第二间隙壁52，另外于第一间隙壁46两侧形成金属硅化物50时存储单元区14所暴露出的第一半导体层18上表面与基底12上表面也较佳同时形成金属硅化物74。
如同前述实施例，第一间隙壁46与第二间隙壁52可包含例如氧化硅、氮化硅、氮氧化硅、氮碳化硅或其组合，另外本实施例的第一间隙壁46与第二间隙壁52虽各别为单一材料所构成的单层结构，但又可依据制作工艺或产品需求为两种以上材料所构成的复合层。例如第二间隙壁52在本实施例中虽仅由例如氮化硅所构成，但又可选择同时包含氮化硅以及氧化硅，此实施例也属本发明所涵盖的范围。
随后如图9所示，形成一层间介电层54于基底12上并覆盖存储单元区14的第四半导体层24、第一浅沟隔离38以及周边区16的金属氧化物半导体晶体管42，然后进行接触插塞与金属内连线制作工艺，以于存储单元区14与周边区16的层间介电层54内形成多个接触插塞56、58、60与金属内连线62、64、66。更具体而言，本阶段所进行的接触插塞制作工艺较佳包括于存储单元区14形成金属内连线62与接触插塞56连接第四半导体层24以及金属内连线64与接触插塞58连接设于第一半导体层18上的金属硅化物74，并同时于周边区16形成金属内连线66与接触插塞60连接金属氧化物半导体晶体管42的金属硅化物50以及/或源极/漏极区域48。在本实施例中，层间介电层54可包含氧化物，例如四乙氧基硅烷(Tetraethyl orthosilicate,TEOS)，金属内连线62、64、66可包含铝、铬、铜、钽、钼、钨或其组合且最佳为铜，接触插塞56、58、60则较佳由钨所构成，但均不局限于此。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。

Claims (12)

1.一种制作半导体元件的方法，包含：
提供一基底，该基底上具有存储单元区以及周边区；
形成一第一半导体层、一第二半导体层、一第三半导体层以及一第四半导体层于该基底上；
形成一栅流体于该存储单元区；
去除该周边区的该第一半导体层、该第二半导体层、该第三半导体层以及该第四半导体层；以及
形成一金属氧化物半导体晶体管于该周边区。
2.如权利要求1所述的方法，还包含：
形成多个开口于该第一半导体层、该第二半导体层、该第三半导体层和该第四半导体层中；
形成多个金属层于该多个开口中；
蚀刻该多个金属层以形成多个图案化金属层；以及
形成一介电层填满该多个开口。
3.如权利要求2所述的方法，其中该介电层包含氧化硅。
4.如权利要求2所述的方法，还包含：
去除部分该介电层旁的部分该第四半导体层、部分该第三半导体层、部分该第二半导体层、部分该第四半导体层以及部分该基底以形成一第一浅沟隔离于该存储单元区及该周边区之间。
5.如权利要求4所述的方法，还包含于形成该第一浅沟隔离后形成一第二浅沟隔离于该周边区上。
6.如权利要求5所述的方法，还包含：
形成一栅极结构于该周边区的该基底上；
形成一第一间隙壁环绕该栅极结构；以及
形成一金属硅化物于该间隙壁两侧。
7.如权利要求6所述的方法，还包含形成一第二间隙壁于该第一浅沟隔离侧壁。
8.如权利要求6所述的方法，还包含：
形成一层间介电层于该金属氧化物半导体晶体管上；以及
形成多个第一接触插塞于该存储单元区的该第四半导体层上以及多个第二接触插塞于该金属硅化物上。
9.如权利要求4所述的方法，还包含：
去除该周边区的该第一浅沟隔离、该第一半导体层、该第二半导体层、该第三半导体层以及该第四半导体层；以及
形成一第二浅沟隔离于该周边区。
10.如权利要求9所述的方法，还包含：
形成一栅极结构于该周边区的该基底上；
形成一第一间隙壁环绕该栅极结构；以及
形成多个金属硅化物于该第一间隙壁两侧以及该存储单元区的该基底上。
11.如权利要求10所述的方法，还包含形成一第二间隙壁于该第一半导体层侧壁。
12.如权利要求10所述的方法，还包含：
形成一层间介电层于该金属氧化物半导体晶体管上；以及
形成多个第一接触插塞于该存储单元区的该第四半导体层上以及多个第二接触插塞于该金属硅化物上。
CN201710180530.2A 2017-03-24 2017-03-24 半导体元件及其制作方法 Active CN108630612B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201710180530.2A CN108630612B (zh) 2017-03-24 2017-03-24 半导体元件及其制作方法
US15/493,150 US10134736B2 (en) 2017-03-24 2017-04-21 Method of integrating thyristor and metal-oxide semiconductor transistor on a semiconductor substrate
US16/152,421 US10388656B2 (en) 2017-03-24 2018-10-05 Semiconductor device having thyristor and metal-oxide semiconductor transistor
US16/158,321 US10541241B2 (en) 2017-03-24 2018-10-12 Semiconductor device having thyristor and metal-oxide semiconductor transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710180530.2A CN108630612B (zh) 2017-03-24 2017-03-24 半导体元件及其制作方法

Publications (2)

Publication Number Publication Date
CN108630612A CN108630612A (zh) 2018-10-09
CN108630612B true CN108630612B (zh) 2019-10-18

Family

ID=63581887

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710180530.2A Active CN108630612B (zh) 2017-03-24 2017-03-24 半导体元件及其制作方法

Country Status (2)

Country Link
US (3) US10134736B2 (zh)
CN (1) CN108630612B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180269226A1 (en) * 2017-03-16 2018-09-20 Toshiba Memory Corporation Semiconductor memory device and method for manufacturing same
KR20210094187A (ko) 2020-01-20 2021-07-29 삼성전자주식회사 반도체 메모리 소자
CN115643748A (zh) * 2021-07-19 2023-01-24 长鑫存储技术有限公司 半导体结构的制作方法及半导体结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002261248A (ja) * 2000-12-27 2002-09-13 Matsushita Electric Ind Co Ltd 半導体装置
US7456439B1 (en) * 2001-03-22 2008-11-25 T-Ram Semiconductor, Inc. Vertical thyristor-based memory with trench isolation and its method of fabrication
CN102782848A (zh) * 2010-03-02 2012-11-14 美光科技公司 基于晶闸管的存储器单元、包含其的装置及系统以及用于形成其的方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6545297B1 (en) 1998-05-13 2003-04-08 Micron Technology, Inc. High density vertical SRAM cell using bipolar latchup induced by gated diode breakdown
JP3911585B2 (ja) * 1999-05-18 2007-05-09 富士通株式会社 半導体装置およびその製造方法
US7304327B1 (en) 2003-11-12 2007-12-04 T-Ram Semiconductor, Inc. Thyristor circuit and approach for temperature stability
US8093107B1 (en) * 2005-06-22 2012-01-10 T-Ram Semiconductor, Inc. Thyristor semiconductor memory and method of manufacture
JP2012043832A (ja) * 2010-08-12 2012-03-01 Elpida Memory Inc 半導体装置
US8519431B2 (en) * 2011-03-08 2013-08-27 Micron Technology, Inc. Thyristors
US20160093624A1 (en) 2014-09-25 2016-03-31 Kilopass Technology, Inc. Thyristor Volatile Random Access Memory and Methods of Manufacture
US9613968B2 (en) 2014-09-25 2017-04-04 Kilopass Technology, Inc. Cross-coupled thyristor SRAM semiconductor structures and methods of fabrication
US9496021B2 (en) 2014-09-25 2016-11-15 Kilopass Technology, Inc. Power reduction in thyristor random access memory
US9812454B2 (en) 2016-02-08 2017-11-07 Kilopass Technology, Inc. Methods and systems for reducing electrical disturb effects between thyristor memory cells using buried metal cathode lines

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002261248A (ja) * 2000-12-27 2002-09-13 Matsushita Electric Ind Co Ltd 半導体装置
US7456439B1 (en) * 2001-03-22 2008-11-25 T-Ram Semiconductor, Inc. Vertical thyristor-based memory with trench isolation and its method of fabrication
CN102782848A (zh) * 2010-03-02 2012-11-14 美光科技公司 基于晶闸管的存储器单元、包含其的装置及系统以及用于形成其的方法

Also Published As

Publication number Publication date
US10388656B2 (en) 2019-08-20
CN108630612A (zh) 2018-10-09
US10541241B2 (en) 2020-01-21
US10134736B2 (en) 2018-11-20
US20190035789A1 (en) 2019-01-31
US20180277545A1 (en) 2018-09-27
US20190043863A1 (en) 2019-02-07

Similar Documents

Publication Publication Date Title
US9583615B2 (en) Vertical transistor and local interconnect structure
CN103426771B (zh) 制造具有屏蔽电极结构的绝缘栅半导体器件的方法
US10468402B1 (en) Trench diode and method of forming the same
CN203536444U (zh) 电子器件
US8093661B2 (en) Integrated circuit device with single crystal silicon on silicide and manufacturing method
CN101506978A (zh) 互补型绝缘体上硅（soi）结式场效应晶体管及其制造方法
CN108630612B (zh) 半导体元件及其制作方法
CN102789987A (zh) 低米勒电容的超级接面功率晶体管制造方法
TW201611269A (zh) 串聯式電晶體結構及其製造方法
CN103489916A (zh) 阶梯栅氧化层有源漂移区结构的n型ldmos及其制作方法
US20200135738A1 (en) High Density Vertical Thyristor Memory Cell Array with Improved Isolation
CN209963062U (zh) 半导体结构与半导体器件
CN103066110A (zh) 超级接面晶体管及其制作方法
US10304839B2 (en) Metal strap for DRAM/FinFET combination
CN103094342A (zh) 功率晶体管组件及其制作方法
US10923485B2 (en) Semiconductor structure and method for forming the same
CN109830527B (zh) 半导体结构及其制造方法与半导体器件
CN113206014B (zh) 垂直型晶体管、存储器及制备方法
CN107731933A (zh) 一种沟槽终端肖特基器件
CN113257674B (zh) 一种二极管芯片结构及制作方法
TWI773086B (zh) 用於形成立體（３ｄ）記憶體元件的方法
CN104425249A (zh) 绝缘栅双极型晶体管及其制备方法
CN115148732A (zh) 半导体结构和半导体结构的形成方法
CN115513205A (zh) 降低半导体器件闩锁效应的绝缘结构及其制备方法
US20070257326A1 (en) Integrated circuit structure and method of manufacturing a memory cell

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant