TWI470698B - 超級介面電晶體及其製作方法 - Google Patents

Description

超級介面電晶體及其製作方法

本發明係關於一種超級介面電晶體及其製作方法，特別是關於一種具有不同閘極佈局設計之超級介面電晶體及其製作方法。

功率半導體元件常應用於電源管理的部分，例如切換式電源供應器、電腦中心或周邊電源管理IC、背光板電源供應器或馬達控制等等用途，其種類包含有絕緣閘雙極性電晶體(insulated gate bipolar transistor,IGBT)、金氧半場效電晶體(metal-oxide-semiconductor field-effect transistor,MOSFET)與雙載子接面電晶體(bipolar junction transistor,BJT)等元件。其中，由於MOSFET可節省電能且可提供較快的元件切換速度，因此被廣泛地應用各領域之中。

在習知的各類功率電晶體中，其一是在基底中設置交替排列之第二導電型磊晶層與第一導電型磊晶層，因而在基底中形成複數個垂直於基底表面且互相平行的PN接面，這樣的功率元亦被稱為是超級介面功率MOSFET元件。此外，在超級介面功率MOSFET元件中另包含有閘極結構單元，用以控制元件之電流開關。然而，上述習知技術仍有諸多缺點需被克服。舉例而言，閘極結構單元之邊緣通常具有非圓滑之轉角，該轉角會降低功率元件之耐壓能力。此外，閘極結構單元之設計佈局種類仍不足以滿足產品端之需求。

可知，目前業界仍需一種改良之超級介面之功率半導體元件之製作方法及閘極結構與超級介面設計，以克服先前技藝之缺點與不足。

本發明之目的在於提供一種超級介面電晶體及其製作方法，其具有較佳之耐壓能力以及較能滿足不同種類產品端之需求。

根據本發明之一較佳實施例，係提供一種超級介面電晶體，包含有一汲極基底、一磊晶層，其中磊晶層係設置於汲極基底之上、複數個閘極結構單元，嵌入於磊晶層之表面，其中閘極結構單元包含有閘極導體以及閘極氧化層、複數個溝渠，設置於汲極基底以及閘極結構單元之間的磊晶層中、一緩衝層，直接接觸溝渠之內側表面、複數個緊鄰該些溝渠外側之第一導電型基體摻雜區，其中第一導電型基體摻雜區與磊晶層具有至少一垂直於汲極基底表面之PN接面、以及一源極摻雜區，其中源極摻雜區係設置於磊晶層中，並緊鄰於閘極結構單元。

根據本發明之另一較佳實施例，係提供一種超級介面電晶體，包含有一汲極基底、一磊晶層，其中該磊晶層係設置於汲極基底之上、複數個源極摻雜單元，其中源極摻雜單元係設置於磊晶層表面、一閘極結構，嵌入於磊晶層之表面，其中閘極結構緊鄰於源極摻雜單元且閘極結構包含有閘極導體以及閘極氧化層、複數個溝渠，設置於汲極基底以及源極摻雜單元之間的該磊晶層中、一緩衝層(buffer layer)，直接接觸溝渠之內側表面、以及複數個緊鄰溝渠外側之第一導電型基體摻雜區，其中第一導電型基體摻雜區與磊晶層具有至少一垂直於汲極基底表面之PN接面。

根據本發明之又一較佳實施例，係提供一種超級介面電晶體之製作方法，包含有提供一汲極基底、於汲極基底上形成一磊晶層，其中磊晶層具有一第二導電型、於磊晶層中形成複數個溝槽、於溝槽內側形成一緩衝層、填入一摻質來源層於溝槽內，其中摻質來源層具有至少第一導電型之摻質、進行一蝕刻製程，於溝槽之上方形成複數個凹陷結構、於凹陷結構的表面形成一閘極氧化層，同時，使摻質來源層內的摻質經由緩衝層擴散至磊晶層，俾形成至少一第一導電型基體摻雜區、於凹陷結構內填入一閘極導體，俾形成複數個閘極結構單元、以及形成一源極摻雜區，其中源極摻雜區係設置於磊晶層中，並緊鄰於閘極結構單元。

為讓本發明之上述目的、特徵及優點能更明顯易懂，下文特舉較佳實施方式，並配合所附圖式，作詳細說明如下。然而如下之較佳實施方式與圖式僅供參考與說明用，並非用來對本發明加以限制者。

請參閱第1圖至第8圖，其為依據本發明較佳實施例所繪示的超級介面功率電晶體之製造方法示意圖，其中圖式中相同的元件或部位沿用相同的符號來表示。需注意的是，圖式係以說明為目的，並未依照原尺寸作圖。此外，下文提及之「第一導電型」以及「第二導電型」係用以描述不同材料間之相對導電型種類。舉例而言，其可分別對應至N型以及P型，然而，其也可分別對應至P型以及N型。

首先，如第1圖所示，提供一第一導電型汲極基底120，例如N型汲極基底120。汲極基底120上定義有一晶胞區域(cell region)140以及一周邊耐壓區域(termination region)160，其中晶胞區域140係用於設置具有開關功能之電晶體元件，而周邊耐壓區域160係具有延緩晶胞區域140之高強度電場向外擴散之耐壓結構。接著，利用一磊晶製程，於汲極基底120上形成一第二導電型磊晶層180，例如P型磊晶層。其中，在完成磊晶層180之後，可選擇繼續進行一離子佈植製程，俾使磊晶層180上方之特定區域形成一第二導電型井180a。且較佳者，井180a之的摻雜濃度大於磊晶層180的摻雜濃度。其中，上述磊晶製程包含物理氣相沈積(physical vapor deposition,PVD)、化學氣相沈積(chemical vapor deposition,CVD)或其它習知磊晶技術。

仍如第1圖所示，接著，在磊晶層180中定義出複數個溝槽260，其製程敘述如下：首先，於磊晶層180上形成一硬遮罩層240，並進行一微影蝕刻製程，於硬遮罩層240以及磊晶層180中形成溝槽260，其中溝槽260a、260b係分別設置於晶胞區域140以及周邊耐壓區域160，且該些溝槽260之底部皆位於汲極基底120內。接著，於溝槽260的表面形成一緩衝層250，其中緩衝層250係以熱氧化法形成者，其組成包含有氧化矽。在此需注意的是，根據本發明之較佳實施例，溝槽260之U型下部L係用以定義超級介面(圖未示)形成之處，而溝槽260之U型上部H側壁之外形係關於後續閘極單元結構(圖未示)外形之設計佈局，亦即，閘極結構單元之外形係以溝渠260之U型上部H之外形加以定義。根據本發明之實施例，較佳係針對晶胞區域140內之溝渠260a之U型上部H外形加以設計。然而，根據其他實施例，也可以同時針對周邊耐壓區160內之溝渠260b之U型上部H加以設計。

第2圖所繪示的是根據本發明較佳實施例的各種溝槽之設計佈局局部俯視圖。如第2圖之(a)至(g)所示，溝槽260a之形狀可以為下列之形式：平行條狀(parallel stripe)排列、矩陣(matrix)排列、交替(alternative)排列、或蜂巢型(honeycomb)排列之佈局，以下就該些排列形式詳述之。參照第2圖之(a)，溝槽260a係為平行排列。又如第2圖之(b)、(c)所示，溝槽260a為矩陣排列且各溝渠260a之外形分別為六邊型以及圓形，但不限於此。舉例而言，各溝渠260a之外形也可為矩形或多邊形等。參照第2圖之(d)、(e)，溝渠260a係為交替(alternative)排列之佈局，且各溝渠260a之至少一側邊與相鄰溝渠260a之至少一側邊切齊。又如第2圖之(f)，溝渠260a仍為交替排列之佈局，但各溝渠260a之至少一側邊與相鄰溝渠260a之至少一側邊部分重疊，因此具有至少一重疊區O。繼續參照第2圖之(g)，其中溝渠260a係為蜂巢形(honeycomb)排列之佈局。

接著，如第3圖所示，沈積一第一導電型摻質來源層270，例如，砷摻雜矽玻璃(arsenic silicate glass,ASG)，使摻質來源層270填滿溝渠260。然後再進行回蝕刻，以去除硬遮罩層240(圖未示)表面上的第一導電型摻質來源層270，並於溝槽260之上端形成一凹陷結構280，包括位於晶胞區域140內的凹陷結構280a以及位於周邊耐壓區域160內的凹陷結構280b。其中，該些凹陷結構280之深度約略等於井180a之接面深度。接著，進行一微影佈植製程，並可於晶胞區域140進行一斜向離子佈植製程，以於凹陷結構280a的表面形成一離子摻雜區，藉由離子摻雜區調整位於井180a內之垂直通道(圖未示)的臨界電壓(threshold voltage,Vt)。繼之，去除硬遮罩層240(圖未示)，以暴露出磊晶層180之上表面。仍如第3圖所示，接著，於凹陷結構280的表面形成一閘極氧化層360。且在形成閘極氧化層360的同時，摻質來源層270的第一導電型摻質受到高溫的驅使，也會經由緩衝層250而擴散至磊晶層180，俾形成一第一導電型基體摻雜區290。其中第一導電型基體摻雜區290包圍各溝渠260，且第一導電型基體摻雜區290與磊晶層180間具有至少一垂直於該汲極基底表面之PN接面。接著，進行一微影蝕刻製程，以去除凹陷結構280b內之閘極氧化層360。最後，於晶胞區域140以及周邊耐壓區域160全面沈積一閘極導體370，使閘極導體370填入凹陷結構280中，其中，閘極導體370可包含多晶矽。

接著，如第4圖所示，依序進行一化學機械研磨製程(chemical mechanical polishing,CMP)，並可繼續施以回蝕刻製程，以完全去除第二導電型磊晶層180上的閘極導體370，如此形成閘極導體370a及閘極導體370b。值得注意的是，此時填入凹陷結構280a內之閘極導體370a係直接接觸摻質來源層270，且由於閘極導體370a被閘極氧化層360所環繞，因而與磊晶層180或井180a電性隔離。而凹陷結構280b內之閘極導體370b係直接接觸磊晶層180或井180a。閘極導體370b可作為一耦合導體(coupling conductor)，俾使周邊耐壓區域160之電壓維持平緩下降之趨勢，並且使電壓截止在特定區域。隨後，進行一微影製程，形成光阻圖案390，以於晶胞區域140內暴露出一主動區域380。接著，於此主動區域380進行一離子佈植製程，以於閘極導體370a之周圍的磊晶層180或井180a內形成一第一導電型源極重摻雜區400，其中源極導體370a直接接觸摻質來源層270。

至此，業已完成垂直電晶體410結構，該結構包含閘極導體370a、閘極氧化層360、第一導電型源極重摻雜區400以及第一導電型基體摻雜區290。且垂直電晶體410具有一通道420，其介於第一導電型源極重摻雜區400以及第一導電型基體摻雜區290之間。在此需注意的是，閘極氧化層360與閘極導體370a係構成閘極結構單元450，且閘極結構單元450之俯視外形係與溝槽260之U型上部H所定義出的外形相同，其設計佈局如第5圖之(a)至(g)所示，且其相對應之詳細特徵可參照第2圖之(a)至(g)。至此，根據本發明之實施例，閘極結構單元450係被井180a所包圍，且其設計佈局可包含：平行條狀(stripe)排列、矩陣排列、交替(alternative)排列、或蜂巢形(honeycomb)排列之佈局。其中，各閘極結構單元450之至少一側邊與相鄰閘極結構單元450之至少一側邊切齊，抑或且各閘極結構單元450之至少一側邊與相鄰閘極結構單元450至少一側邊部分重疊，因此構成重疊區O。此外，上述各閘極結構單元450之俯視輪廓可包含圓形(circle)、矩形(square)、六邊形(hexagon)或多邊形(polygon)等，但不限於此。

由上可知，上述之各閘極結構單元450之外形係與溝渠260a之U型上部H之外形相同，且為經由同一道製程所製備而得。然而，根據其他實施例，各閘極結構單元450之外形係與溝渠260a之U型上部H之外形不同，亦即，經由不同蝕刻製程而得。其製程為習知本技術之人士根據先前技術而可得知，故不在此詳述。

當閘極結構單元450製備完成後，接著，如第6圖所示，去除光阻圖案390(圖未示)，暴露出第二導電型磊晶層180之上表面。接著，於晶胞區域140以及周邊耐壓區域160形成一介電層430，使介電層430覆蓋住周邊耐壓區域160內之磊晶層180以及閘極導體370b。之後，進行一微影蝕刻製程，於晶胞區域140定義出至少一接觸洞440俾以暴露出部分的磊晶層180或井180a。繼以進行一離子佈植製程，於接觸洞440之底部形成一第二導電型重摻雜區540，並可搭配一退火(anneal)處理，以活化第二導電型重摻雜區540之摻質。其中，上述第二導電型重摻雜區540可提升金屬與半導體層接面之導電性，以利電流於接面之傳輸。最後，於晶胞區域140以及周邊耐壓區域160沈積一金屬層550，此沈積製程可為電漿濺鍍或電子束沈積等等。同時，金屬層550會填入接觸洞440內，而形成一源極導體560，其中，金屬層550可包含鈦(Ti)、氮化鈦(TiN)、鋁、鎢等金屬或金屬化合物。此外，於金屬層550沈積前，可先行形成一阻障層570，其組成可包含鈦、氮化鈦、鉭、氮化鉭等金屬或金屬化合物。阻障層570乃用以避免接觸洞440內之金屬層550電遷移(electro migration)或擴散至磊晶層180。接著，進行一微影蝕刻製程，以定義出一源極圖案550a，並繼續於周邊耐壓區域160內形成一保護層580。至此，業已完成超級介面功率電晶體600之製造方法。

上述超級介面功率電晶體600係包含源極摻雜區400以及閘極結構單元450。然而，根據本發明之另一實施態樣，超級介面功率電晶體係包含源極摻雜單元470以及閘極結構480，此結構之差異處為閘極源極互換，即源極結構建立於溝渠結構260上方，而閘極結構建構於磊晶層180b之上。其製備方式大抵類似於上述第一實施態樣。為了簡潔起見，以下僅就製程差異處加以描述。如第7圖所示，其結構類似於第4圖，其差別在於第4圖之閘極結構450係建立於溝渠結構260a之上，而第7圖之閘極結構480係建立於磊晶層180b之上。仍如第7圖所示，各源極摻雜單元470係由閘極結構480所包圍，且閘極導體370a與井180a以及磊晶層180b之間具有一閘極氧化層360，其中，閘極結構480係包含閘極氧化層360與閘極導體370a。其俯視圖如第8圖之(a)至(e)所示，且類似如第5圖之(a)至(g)，源極摻雜單元470之形狀可以為平行條狀(parallel stripe)排列、矩陣(matrix)排列、交替(alternative)排列、或蜂蜂巢形(honeycomb)排列之佈局。如第8圖之(a)，源極摻雜單元470係為平行排列。如第8圖之(b)所示，源極摻雜單元470為矩陣排列且各源極摻雜單元470之外形為六邊型，但不限於此。舉例而言，各源極摻雜單元470之外形也可為多邊形。參照第8圖之(c)，源極摻雜單元470係為交替(alternative)排列之佈局，且各源極摻雜單元470之至少一側邊與相鄰源極摻雜單元470之至少一側邊切齊。又如第8圖之(d)，源極摻雜單元470仍為交替排列之佈局，但各源極摻雜單元470之至少一側邊與相鄰源極摻雜單元470之至少一側邊部分重疊，因此具有至少一重疊區O。繼續參照第8圖之(e)，其中源極摻雜單元470係為蜂巢形(honeycomb)排列之佈局。

綜上所述，本發明係提供一種超級介面電晶體600，其具有不同設計佈局之閘極結構單元450或源極摻單元470，因而可提供更廣泛的元件應用性。此外，藉由改變不同單元(閘極結構單元450或源極摻單元470)的外形設計，可以提升超級介面電晶體600的耐壓能力，增進超級介面電晶體600之可靠度。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

120．．．汲極基底

140．．．晶胞區域

160．．．周邊耐壓區域

180．．．磊晶層

180a．．．井

180b．．．磊晶層

240．．．硬遮罩層

250．．．緩衝層

260．．．溝槽

260a．．．溝槽

260b．．．溝槽

270．．．摻質來源層

280．．．凹陷結構

280a．．．凹陷結構

280b．．．凹陷結構

290．．．第一導電型基體摻雜區

360．．．閘極氧化層

370．．．閘極導體

370a．．．閘極導體

370b．．．閘極導體

380．．．主動區域

390．．．光阻圖案

400．．．第一導電型源極重

410．．．垂直電晶體摻雜區

420．．．通道

430．．．介電層

440．．．接觸洞

450．．．閘極結構單元

470．．．源極摻雜單元

480．．．閘極結構

490．．．源極摻雜區

540．．．第二導電型重摻雜區

550．．．金屬層

550a．．．源極圖案

560．．．源極導體

570．．．阻障層

580．．．保護層

600．．．超級介面電晶體

H．．．U型上部

L．．．U型下部

O．．．重疊區

第1圖至第8圖所繪示的是根據本發明較佳實施例的超級介面功率電晶體之製造方法示意圖。

180a．．．井

450．．．閘極結構單元

Claims (23)

1. 一種超級介面電晶體，包含有：一汲極基底，具有一第一導電型；一磊晶層，具有一第二導電型，其中該磊晶層係設置於該汲極基底之上；複數個閘極結構單元，嵌入於該磊晶層之表面；複數個溝渠，設置於該汲極基底以及該些閘極結構單元之間的該磊晶層中；一緩衝層(buffer layer)，直接接觸該些溝渠之內側表面；複數個緊鄰該些溝渠外側之第一導電型基體摻雜區，其中該些第一導電型基體摻雜區與該磊晶層間具有至少一垂直於該汲極基底表面之PN接面；以及一源極摻雜區，具有該第一導電型，其中該源極摻雜區係設置於該磊晶層中，並緊鄰於各該閘極結構單元。
2. 如申請專利範圍第1項所述之超級介面電晶體，其中該些閘極結構單元包含有閘極導體以及閘極氧化層。
3. 如申請專利範圍第1項所述之超級介面電晶體，其中該些閘極結構單元係為平行條狀(stripe)排列之佈局。
4. 如申請專利範圍第1項所述之超級介面電晶體，其中該些閘極結構單元係為矩陣排列之佈局。
5. 如申請專利範圍第1項所述之超級介面電晶體，其中各該閘極結構單元之俯視輪廓包含圓形(circle)、矩形(square)、六邊形(hexagon)或多邊形(polygon)。
6. 如申請專利範圍第5項所述之超級介面電晶體，其中該些閘極結構單元係為交替(alternative)排列之佈局，且各該閘極結構單元之至少一側邊與相鄰閘極結構單元之至少一側邊切齊。
7. 如申請專利範圍第5項所述之超級介面電晶體，其中該些閘極結構單元係為交替(alternative)排列之佈局，且各該閘極結構單元之至少一側邊與相鄰閘極結構單元之至少一側邊部分重疊。
8. 如申請專利範圍第1項所述之超級介面電晶體，其中該些閘極結構單元係為蜂巢形(honeycomb)排列之佈局。
9. 如申請專利範圍第1項所述之超級介面電晶體，其中該些閘極結構單元之佈局不同於該些第一導電型基體摻雜區之佈局。
10. 如申請專利範圍第1項所述之超級介面電晶體，其中該些閘極結構單元之佈局相同於該些第一導電型基體摻雜區之佈局。
11. 一種超級介面電晶體，包含有： 一汲極基底，具有一第一導電型；一磊晶層，具有一第二導電型，其中該磊晶層係設置於該汲極基底之上；複數個源極摻雜單元，具有該第一導電型，其中該些源極摻雜單元係設置於該磊晶層表面；一閘極結構，嵌入於該磊晶層之表面，其中該閘極結構緊鄰於各該源極摻雜單元；複數個溝渠，設置於該汲極基底以及該些源極摻雜單元之間的該磊晶層中；一緩衝層(buffer layer)，直接接觸該些溝渠之內側表面；以及複數個緊鄰該些溝渠外側之第一導電型基體摻雜區，其中該些第一導電型基體摻雜區與該磊晶層具有至少一垂直於該汲極基底表面之PN接面。
12. 如申請專利範圍第11項所述之超級介面電晶體，其中該閘極結構包含有閘極導體以及閘極氧化層。
13. 如申請專利範圍第11項所述之超級介面電晶體，其中該些源極摻雜單元係為條狀(strip)排列之佈局，且各該源極摻雜單元區之側邊彼此平行。
14. 如申請專利範圍第11項所述之超級介面電晶體，其中該些源極摻雜單元係為矩陣排列之佈局。
15. 如申請專利範圍第11項所述之超級介面電晶體，其中各該源極摻雜單元之俯視輪廓包含圓形(circle)、矩形(square)、六邊形(hexagon)或多邊形(polygon)。
16. 如申請專利範圍第15項所述之超級介面電晶體，其中該些源極摻雜單元係為交替(alternative)排列之佈局，且各該源極摻雜單元之至少一側邊與相鄰之源極摻雜單元之至少一側邊切齊。
17. 如申請專利範圍第15項所述之超級介面電晶體，其中該些源極摻雜單元係為交替(alternative)排列之佈局，且各該源極摻雜單元之至少一側邊與相鄰之源極摻雜單元之至少一側邊部分重疊。
18. 如申請專利範圍第11項所述之超級介面電晶體，其中該些源極摻雜單元係為蜂巢形(honeycomb)排列之佈局。
19. 一種超級介面電晶體之製作方法，包含有：提供一汲極基底，具有一第一導電型；於該汲極基底上形成一磊晶層，其中該磊晶層具有一第二導電型；於該磊晶層中形成複數個溝槽；於該些溝槽內側形成一緩衝層；填入一摻質來源層於各該溝槽內，其中該摻質來源層具有至少第 一導電型之摻質；進行一蝕刻製程，於各該溝槽之上方形成複數個凹陷結構；於該些凹陷結構的表面形成一閘極氧化層，同時，使該摻質來源層內的該摻質經由該緩衝層擴散至該磊晶層，俾形成至少一第一導電型基體摻雜區；於各該凹陷結構內填入一閘極導體，俾形成複數個閘極結構單元；以及形成一源極摻雜區，具有該第一導電型，其中該源極摻雜區係設置於該磊晶層中，並緊鄰於各該閘極結構單元。
20. 如申請專利範圍第19項所述之超級介面電晶體之製作方法，其中在進行該蝕刻製程之前，另包含：進行一磊晶製程，俾於該磊晶層之上方形成一具有該第二導電型之第二磊晶層。
21. 如申請專利範圍第20項所述之超級介面電晶體之製作方法，其中該些閘極結構單元之佈局不同於該第一導電型基體摻雜區之佈局。
22. 如申請專利範圍第19項所述之超級介面電晶體之製作方法，其中該些閘極結構單元係為條狀(strip)排列之佈局，且各該閘極結構單元之側邊彼此平行。
23. 如申請專利範圍第19項所述之超級介面電晶體之製作方法，其 中該些閘極結構單元係為矩陣或交替(alternative)排列之佈局，且各該閘極結構單元之外觀係為圓形(circle)、矩形(square)、六邊形(hexagon)或多邊形(polygon)。