CN103035510A - 接触通孔刻蚀方法 - Google Patents
接触通孔刻蚀方法 Download PDFInfo
- Publication number
- CN103035510A CN103035510A CN2011102998409A CN201110299840A CN103035510A CN 103035510 A CN103035510 A CN 103035510A CN 2011102998409 A CN2011102998409 A CN 2011102998409A CN 201110299840 A CN201110299840 A CN 201110299840A CN 103035510 A CN103035510 A CN 103035510A
- Authority
- CN
- China
- Prior art keywords
- area
- layer
- self assembly
- hole
- gate regions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
本发明提供了一种接触通孔刻蚀方法,由于在栅极区上方的层间介质隔离层内对应栅极区处形成了一层栅极耐刻蚀层,因此借助该栅极耐刻蚀层,在刻蚀栅极接触通孔和共享接触通孔时,可抵消由于半导体结构栅极区及有源区上不同厚度层间介质隔离层导致的栅极区过刻蚀的问题,进而提高半导体器件的性能。再者,由于在形成栅极耐刻蚀层的过程中采用DSA技术形成掩膜,未增加曝光工艺次数,不会带来制造成本的增加。
Description
技术领域
本发明涉及半导体器件制造领域,尤其涉及一种接触通孔刻蚀方法。
背景技术
随着超大规模集成电路的器件特征尺寸不断地缩小,集成度不断提高,对集成电路制造工艺,诸如光刻、刻蚀、沉积、离子注入等工艺的要求更加严格,微小的工艺偏差都会导致器件电性能的变化,进而使整体电路偏离设计值。
在集成电路制造过程中,如在衬底上生成半导体器件结构后,需要使用多个金属化层将各半导体器件连接在一起形成电路。金属化层包括接触通孔和互连,并利用该接触通孔和互连作为互连器件的电气通路。以MOS晶体管(金属-氧化物-半导体)结构为例,在衬底上生成MOS结构后,常通过干法刻蚀形成接触通孔。
在利用干法刻蚀在MOS结构上形成接触通孔时,传统工艺上首先在MOS结构上沉积层间介质隔离层(ILD),覆盖MOS的栅极区及有源区;然后,在ILD层上涂覆光刻胶,根据需要,对MOS的栅极区、有源区(源极/漏极)以及部分栅极与部分有源区上对应位置的光刻胶进行光刻,进而形成掩膜,利用该掩膜及干法接触刻蚀工艺进行刻蚀,可分别形成栅极通孔、源漏接触通孔及共享接触通孔。
然而,在实际生产中,存在多种影响接触通孔刻蚀的因素,以在MOS晶体管上形成栅极通孔、源漏接触通孔及共享接触通孔为例,由于MOS晶体管的栅极区与有源区的高度不同,在沉积ILD层后,各自区域上的ILD厚度出现偏差,一般来讲,栅极区上覆盖的ILD层要较有源区ILD层厚度要薄,这使得在进行同一干法接触刻蚀工艺过程中,出现刻蚀结果与预计结果出现偏差,具体表现为在形成栅极接触时,栅极出现过刻蚀现象,使得栅极层出现损耗,又或者过刻蚀会使得刻蚀剂将部分栅侧壁层刻蚀掉,影响器件的性能;再者,由于待刻蚀MOS晶体管不同区域的形貌不同,会使得干法接触刻蚀产生负载效应(loading effect),也使得刻蚀结果达不到预期的效果,如在进行共享接触通孔刻蚀时,由于负载效应,栅极部分的也会过多的刻蚀掉,偏离器件制造的设计预期,严重影响器件性能。
自组装(SA,self-assembly)可使基本结构单元,如分子、纳米材料、微米或更大尺度的物质等自发形成有序结构。在自组装的过程中,基本结构单元在基于非共价键的相互作用下自发的组织或聚集为一个稳定、具有一定规则几何外观的结构。利用自组装技术,如利用嵌段共聚物材料的自组装,可用于在衬底上形成纳米级的微结构,即将能够自组织成纳米级图案的嵌段共聚物(block copolymer)或是自组装嵌段共聚物混合物(polymer blend)沉积在基板上,通过外部引导或自发形成的方式,经由退火过程使共聚物形成有序的结构。利用共聚物的自组装特征,以两嵌段共聚物为例,在经过一定化学处理后,两嵌段共聚物的两个嵌段组分同相聚集,从而形成两相隔离的纳米尺寸结构单元的有序图案,在选择性去除其中一个组分材料后,利用剩余的部分可形成不需要高度精确对准的光刻胶掩膜。
作为自组装技术的应用,定向自组装(Directed self-assembly,DSA)是利用预成型的导向自组装模板,在较大区域上使得嵌段共聚物基于预成型的导向自组装模板成有序状态,最终可得到长程有序的规则图案。通过具体的半导体结构形貌或化学材料构成导向自组装模板都可以实现较大区域上的定向自组装,如专利CN101578232A、CN101170126A等公开了利用半导体沟槽及嵌段聚合物的润湿性质形成用于亚光刻的规则图形;再如,S.O.Kim,et.al,Nature(London)424,411(2003),以及M.Stoykovich,et.al,Science308,1442(2005)等,公开了利用化学导向模板通过DSA技术形成规则图案的方法,其典型的工艺流程如图1a~图1g所示,包括如下步骤:首先,提供基底(单晶硅),在单晶硅1上沉积一层聚合物垫层2,聚合物例如PETS(苯基乙基三氯硅烷),如图1a所示;在其上形成条状间隔的图案化光刻胶3,如图1b和图1c所示;然后,以图案化的光刻胶3为掩膜,利用软X射线(soft X-rays)在氧气气氛下对暴露在图案化光刻胶外的PETS化学改性,如图1d所示,使暴露的PETS部分2’包含极性的含氧功能团,进而使化学改性后的PETS部分2’与自组装材料如两嵌段共聚物中的一个嵌段聚合物选择性润湿,如PS-b-PMMA(聚苯乙烯-嵌段-聚甲基丙烯酸甲酯)中的PMMA嵌段,因此,在去除光刻胶后,PETS便形成化学改性区域及未化学改性区域间隔的模板;接着,在PETS上沉积一层两嵌段共聚物层4,两嵌段共聚物如PS-b-PMMA,如图1e;由于PETS未化学改性区域2对PS-b-PMMA中的PS嵌段呈中性润湿,且PETS化学改性区域2’含极性基团,并与PS-b-PMMA中的PMMA嵌段成选择性润湿,所以PS-b-PMMA的PMMA嵌段集中在改性的PETS区域2’上,且PS嵌段集中在未改性的PETS区域2上,经过退火使自组装的PS-b-PMMA定型,如图1f所示,图1g为图1f的俯视图且如图1g所示的,形成条状规则的PS区5和PMMA区6。
由于利用DSA技术形成掩膜不再需要双重曝光步骤即可在半导体薄膜上形成用于刻蚀的掩膜,因此被半导体制造领域中的刻蚀工艺所关注。
发明内容
本发明提供了一种接触通孔刻蚀方法,解决现有技术出现的在刻蚀接触孔时,栅极被刻蚀损耗的问题。
本发明采用的技术手段如下:一种接触通孔刻蚀方法,包括:
提供衬底,所述衬底上形成有具有栅极区和有源区的半导体结构;
在所述半导体结构上沉积第一层间介质隔离层;
在所述第一层间介质隔离层上对应栅极区位置形成覆盖栅极区的栅极耐刻蚀层,并在所述耐刻蚀层上沉积第二层间介质隔离层;
在所述第二层间介质隔离层上涂覆光刻胶;
根据形成栅极通孔、源漏接触通孔及共享接触通孔的位置图案化所述光刻胶,并以图案化的光刻胶作为掩膜对所述第二、第一层间介质隔离层进行干法刻蚀分别形成栅极通孔、源漏接触通孔及共享接触通孔。
进一步,所述组成耐刻蚀层的材料为SiON。
进一步,所述在第一层间介质隔离层上对应栅极区位置形成耐刻蚀层的步骤包括:
在所述第一层间介质层上沉积耐刻蚀层;
在所述耐刻蚀层上沉积可自组装两嵌段共聚物层;
生成预成型的导向自组装模板,所述预成型的导向自组装模板具有第一区域和第二区域,所述第一区域包围所述第二区域,且所述第一区域对两嵌段共聚物中的第一组分呈中性润湿,所述第二区域与所述两嵌段共聚物的第二组分呈选择性润湿,所述第二区域覆盖栅极区;
将所述导向自组装模板覆盖所述两嵌段共聚物层,并使第二区域对准所述栅极区;
对所述半导体结构进行退火形成嵌段共聚物自组装层,移除所述预成型的导向自组装模板,并去除所述预成型的导向自组装模板第一区域对应的共聚物自组装层,生成对应覆盖所述半导体结构栅极区的自组装掩膜;
利用所述自组装掩膜刻蚀所述耐刻蚀层,生成对应覆盖所述半导体结构栅极区的耐刻蚀层,并去除所述自组装掩膜。
进一步,所述第二区域成矩形岛状,所述第二区域横向宽度大于等于所述栅极区宽度,小于有源区宽度。
进一步,所述利用蒸发或湿法刻蚀去除所述预成型的自组装模板第一区域对应的嵌段共聚物自组装层。
进一步,所述生成预成型的导向自组装模板包括:
在基板上沉积与所述两嵌段共聚物中第一组分呈中性润湿的聚合物垫层;
在所述聚合物垫层上形成图案化的掩膜,并以图案化掩膜对暴露出的聚合物垫层进行化学改性,形成由化学改性后的聚合物垫层形成的第二区域以及围绕所述第二区域的、由未化学改性的聚合物垫层形成的第一区域组成的预成型的导向自组装模板。
进一步,所述两嵌段共聚物为聚苯乙烯-嵌段-聚甲基丙烯酸甲酯PS-b-PMMA,所述聚合物垫层为苯基乙基三氯硅烷PETS。
进一步,所述化学改性后的苯基乙基三氯硅烷PETS的第二区域与所述聚苯乙烯-嵌段-聚甲基丙烯酸甲酯PS-b-PMMA中的PMMA组分选择性润湿;所述未化学改性的苯基乙基三氯硅烷PETS第一区域相对聚苯乙烯-嵌段-聚甲基丙烯酸甲酯PS-b-PMMA中的PS组分呈中性润湿。
进一步,所述图案化掩膜具有矩形通孔,所述矩形通孔横向宽度大于等于所述栅极区宽度,小于有源区宽度。
进一步,以图案化掩膜对暴露出的聚合物垫层在含氧气氛下利用软X射线辐照所述暴露出的聚合物垫层进行化学改性。
进一步,所述软X射线波长为1.1nm,在一标准大气压的氧气气氛下进行辐照。
进一步,所述退火通过紫外线在190摄氏度下退火148小时。
进一步,所述两嵌段共聚物聚苯乙烯-嵌段-聚甲基丙烯酸甲酯PS-b-PMMA中PS∶PMMA重量比范围为20∶80至80∶20。
进一步,所述半导体结构的栅极区宽度为14~180nm,有源区宽度为30~300nm;所述预成型的导向自组装模板的第二区横向宽度为14~180nm。
采用本发明的接触通孔刻蚀方法,由于在栅极区上方的层间介质隔离层内对应栅极区处形成了一层栅极耐刻蚀层,因此栅极耐刻蚀层,在刻蚀栅极接触通孔和共享接触通孔时,可抵消由于半导体结构栅极区及有源区上不同厚度层间介质隔离层及负载效应导致的栅极过刻蚀的问题,进而提高半导体器件的性能。再者,由于在形成栅极耐刻蚀层的过程中,采用DSA技术形成掩膜,使在形成刻蚀栅极耐刻蚀层用的掩膜时,减少了曝光工艺,节省了制造成本。
附图说明
图1a~1g为现有技术预成型导向自组装模板制作方法示意图;
图2为本发明一种接触通孔刻蚀方法流程图;
图3a~3j为本发明一种实施例的接触通孔刻蚀方法示意图;
图4a~图4c为图3所示实施例中使用的预成型导向自组装模板的一种制作方法示意图。
具体实施方式
以下结合附图对本发明的原理和特征进行描述,所举实例只用于解释本发明,并非用于限定本发明的范围。
本发明所采用的技术手段是基于以下构思实现的,为了解决现有技术在刻蚀接触通孔时由于过刻蚀及负载效应产生的栅极区实际刻蚀后的现有问题,需使在同一干法接触刻蚀过程中栅极区上方的层间介质隔离层(ILD)的选择比高于其他接触通孔区域上的ILD层。进一步的,由于DSA技术在光刻及亚光刻工艺中的优越性,嵌段共聚物的固有周期L0通过调节嵌段分子的单体数目,可将L0调节至与栅极区域的关键尺寸吻合,进而提出将DSA技术引入接触孔刻蚀的技术领域。
作为本发明的一种实施例,在半导体衬底上形成半导体结构,该半导体结构包括栅极区及有源区,如MOS结构,由于集成电路互连的需要,期望在栅极及源漏极区域出制作形成栅极通孔、源漏接触通孔及共享接触通孔,其具体的制作方法包括:
在MOS结构上形成一层层间介质隔离层(ILD),ILD层一般选用低介电常数(low k)材料,并在此层间介质隔离层上沉积一层由SiON组成的耐刻蚀层;
对耐刻蚀层进行刻蚀,在对应MOS结构栅极区处形成能够覆盖整个栅极的栅极耐刻蚀层;
在栅极耐刻蚀层上再次沉积一层ILD,并在ILD层上根据所需要形成的栅极通孔、源漏接触通孔及共享接触通孔位置形成光刻胶掩膜;
以光刻胶掩膜进行刻蚀,最终形成栅极通孔、源漏接触通孔及共享接触通孔。
这样一来,由于在栅极区上的ILD层对应栅极区的位置生成了一层覆盖栅极区的耐刻蚀层,在同一干法接触刻蚀时增加了栅极区上方区域内ILD层的选择比,抵消掉由于MOS结构栅极区与有源区高度差带来的对栅极的过刻蚀及负载效应。
本发明提供的方法中,本领域技术人员可理解的,对于不同的MOS结构,其栅极区与有源区的高度差存在差异,通过调节耐刻蚀层的厚度可使其达到抵消该高度差的目的,本领域技术人员可通过实验手段或经验判断实现该技术手段在不同半导体结构亦或是MOS结构上的应用,因此,在具体工艺数值及参数上本发明不做限定。
再者,本领域技术人员可通过多种已知技术手段和实现方式实现在栅极区上对应形成耐刻蚀层,如通过多次光刻形成掩膜并刻蚀SiON层得到对应覆盖栅极区域的耐刻蚀层,对此不再赘述。
作为本发明的一种优选实施例,是以说明利用DSA技术在栅极区上对应形成耐刻蚀层以实现本发明的目的,具体方法包括以下流程:
如图3a所示,提供衬底,并在衬底上形成半导体结构,如MOS结构,包括栅极区12和有源区11,栅极区12宽度为14~180nm,有源区宽度为30~300nm。
如图3b所示,在MOS结构上依次沉积覆盖整个MOS结构的第一ILD层13以及耐刻蚀层14,其中,所述ILD层13为低介电常数(1ow k)材料,耐刻蚀层优选采用SiON。
如图3c所示,在耐刻蚀层14上涂覆两嵌段共聚物层15,本实施例优选使用的两嵌段共聚物为聚苯乙烯-嵌段-聚甲基丙烯酸甲酯PS-b-PMMA。
如图3d所示,将预成型的导向自组装模板16覆盖嵌段共聚物层15。其中,预成型的导向自组装模板是通过如下典型方法制作的:
参考图4a~图4c,将硅基板浸入体积百分比为0.1%的苯基乙基三氯硅烷PETS甲苯溶液中1小时,以在硅基板上沉积一层PETS,形成聚合物垫层31,在160摄氏度下烘干1分钟,去除残余的甲苯溶剂。
将光刻胶涂覆在聚合物垫层上,并利用极端紫外线干涉蚀刻(ExtremeUltraviolet Interferometric Lithography,EUV-IL)图案化光刻胶,形成中间留有矩形通孔33的图案化掩膜32;其中,矩形空洞33的横向宽度为14~180nm,两矩形通孔33横向间隔宽度为30~300nm,作为优选的,矩形通孔33的横向宽度大于等于所述栅极区12宽度,小于有源区11宽度。
如图4c所示,利用软X射线通过图案化掩膜32对暴露在掩膜32以外的PETS进行辐照,优选的,在含氧气氛下利用软X射线辐照暴露出的聚合物垫层,在本实施例中,软X射线波长为1.1nm,在一标准大气压的氧气气氛下进行辐照,辐照后的暴露在图案化掩膜32外的聚合物垫层中的PETS部分被化学改性,该化学改性后的PETS部分包含极性的含氧功能团,使原本对于PS-b-PMMA呈中性润湿的PETS改性后对PS-b-PMMA中的PMMA嵌段选择性润湿,进而,PETS层变为未化学改性的第一区域17与化学改性后的第二区域18交替间隔的预成型的导向自组装模板16,去除剩余的掩膜后便形成预成型的导向自组装模板16。
其中,由于图案化掩膜矩形通孔33的横向宽度大于等于栅极区宽度,小于有源区宽度,所以与其对应生成的化学改性后的第二区域18也能满足其横向宽度大于等于所述栅极区12宽度,小于有源区11宽度。
如图3d所示的,将预成型的导向自组装模板16覆盖于PS-b-PMMA层上时,将预成型的导向自组装模板16的第二区域18对准MOS结构的栅极区12,由于,预成型的导向自组装模板16的第二区域18相对于PS-b-PMMA中的PMMA嵌段选择性润湿,是以原本无序排列的PS-b-PMMA在预成型的导向自组装模板16的引导下成有序分布,其中PS-b-PMMA中的PMMA嵌段集中出现在预成型的导向自组装模板16第二区域18对应的部分,PS嵌段集中出现在预成型的导向自组装模板16第一区域17对应的部分。
对MOS结构进行退火,优选通过紫外线在190摄氏度下退火148小时,使两嵌段共聚物PS-b-PMMA形成的嵌段共聚物层15自组装,以形成间隔分布的条状PS区域19和PMMA区域20,如图3e所示。由于使用的预成型的导向自组装模板16,其第二区域18宽度大于等于MOS结构的栅极区12宽度,小于有源区11的宽度,因此通过其对应生成的PMMA区域20也具有横向宽度大于等于MOS结构的栅极区12宽度,小于有源区11的宽度的尺寸,可对应覆盖住所述MOS结构的栅极区12。
接着如图3f所示,移除预成型的导向自组装模板16,通过蒸发或湿法刻蚀选择性的去除PS区域19,并以剩下的PMMA区域20为掩膜对耐刻蚀层14进行刻蚀。
如图3g所示的,经过以PMMA区域20为掩膜对耐刻蚀层14进行刻蚀,并完全去除未被PMMA区域20覆盖的耐刻蚀层部分后,可形成矩形的耐刻蚀层14’,由于PMMA区域20对准MOS结构的栅极区12,所以矩形的耐刻蚀层14’也对应的形成在MOS结构的栅极区12上。
由于预成型的导向自组装模板16第二区域18宽度大于等于MOS结构的栅极区12宽度,所以作为掩膜的PMMA区域20可以覆盖MOS结构的栅极区12,进而以PMMA区域20作为掩膜进行刻蚀形成的岛状耐刻蚀层14’也可以完全覆盖MOS结构的栅极区12。
作为理想的情况,岛状耐刻蚀层14’完全覆盖MOS结构的栅极区12,且并不覆盖后续刻蚀通孔步骤时在有源区11形成的源漏接触通孔和共享通孔的对应区域,即作为本领域人员可理解的,可根据具体的所需要形成的栅极通孔、源漏接触通孔及共享接触通孔位置及各自通孔关键尺寸(CD)决定岛状耐刻蚀层14’的具体尺寸。
在形成矩形耐刻蚀层14’后,再次沉积一层ILD层作为覆盖上述整体结构的第二ILD层21,并在第二ILD层上涂覆光刻胶,如图3h所示,并根据形成栅极通孔、源漏接触通孔及共享接触通孔的位置图案化该光刻胶,然后以图案化的光刻胶22作为掩膜对两层ILD层21、13进行干法刻蚀分别形成栅极通孔B、源漏接触通孔C及共享接触通孔A。
如图3i及图3j所示,在进行同一刻蚀过程中,由于耐刻蚀层的选择比大于ILD层,因此,耐刻蚀层抵消掉由于MOS结构栅极区与有源区形成有高度差而导致的栅极被过刻蚀以及负载效应。
再者,由于利用了DSA技术形成耐刻蚀层,预成型的导向自组装模板可以重复利用,且避免了两次光刻带来的成本增加的问题,且由于嵌段自组装材料的固有周期可在一定范围内通过调节嵌段各部分的重量比进行调节,使其尺寸更适用于缩小尺寸的集成电路的制造工艺。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明保护的范围之内。
Claims (14)
1.一种接触通孔刻蚀方法,包括:
提供衬底,所述衬底上形成有具有栅极区和有源区的半导体结构;
在所述半导体结构上沉积第一层间介质隔离层;
在所述第一层间介质隔离层上对应栅极区位置形成覆盖栅极区的栅极耐刻蚀层,并在所述耐刻蚀层上沉积第二层间介质隔离层;
在所述第二层间介质隔离层上涂覆光刻胶;
根据形成栅极通孔、源漏接触通孔及共享接触通孔的位置图案化所述光刻胶,并以图案化的光刻胶作为掩膜对所述第二、第一层间介质隔离层进行干法刻蚀分别形成栅极通孔、源漏接触通孔及共享接触通孔。
2.根据权利要求1所述的方法,其特征在于,所述组成耐刻蚀层的材料为SiON。
3.根据权利要求1或2所述的方法,其特征在于,所述在第一层间介质隔离层上对应栅极区位置形成耐刻蚀层的步骤包括:
在所述第一层间介质层上沉积耐刻蚀层;
在所述耐刻蚀层上沉积可自组装两嵌段共聚物层;
生成预成型的导向自组装模板,所述预成型的导向自组装模板具有第一区域和第二区域,所述第一区域包围所述第二区域,且所述第一区域对两嵌段共聚物中的第一组分呈中性润湿,所述第二区域与所述两嵌段共聚物的第二组分呈选择性润湿,所述第二区域覆盖栅极区;
将所述导向自组装模板覆盖所述两嵌段共聚物层,并使第二区域对准所述栅极区;
对所述半导体结构进行退火形成嵌段共聚物自组装层,移除所述预成型的导向自组装模板,并去除所述预成型的导向自组装模板第一区域对应的共聚物自组装层,生成对应覆盖所述半导体结构栅极区的自组装掩膜;
利用所述自组装掩膜刻蚀所述耐刻蚀层,生成对应覆盖所述半导体结构栅极区的耐刻蚀层,并去除所述自组装掩膜。
4.根据权利要求3所述的方法,其特征在于,所述第二区域成矩形岛状,所述第二区域横向宽度大于等于所述栅极区宽度,小于有源区宽度。
5.根据权利要求3所述的方法,其特征在于,所述利用蒸发或湿法刻蚀去除所述预成型的自组装模板第一区域对应的嵌段共聚物自组装层。
6.根据权利要求3所述的方法,其特征在于,所述生成预成型的导向自组装模板包括:
在基板上沉积与所述两嵌段共聚物中第一组分呈中性润湿的聚合物垫层;
在所述聚合物垫层上形成图案化的掩膜,并以图案化掩膜对暴露出的聚合物垫层进行化学改性,形成由化学改性后的聚合物垫层形成的第二区域以及围绕所述第二区域的、由未化学改性的聚合物垫层形成的第一区域组成的预成型的导向自组装模板。
7.根据权利要求6所述的方法,其特征在于,所述两嵌段共聚物为聚苯乙烯-嵌段-聚甲基丙烯酸甲酯PS-b-PMMA,所述聚合物垫层为苯基乙基三氯硅烷PETS。
8.根据权利要求7所述的方法,其特征在于,所述化学改性后的苯基乙基三氯硅烷PETS的第二区域与所述聚苯乙烯-嵌段-聚甲基丙烯酸甲酯PS-b-PMMA中的PMMA组分选择性润湿;所述未化学改性的苯基乙基三氯硅烷PETS第一区域相对聚苯乙烯-嵌段-聚甲基丙烯酸甲酯PS-b-PMMA中的PS组分呈中性润湿。
9.根据权利要求8所述的方法,其特征在于,所述图案化掩膜具有矩形通孔,所述矩形通孔横向宽度大于等于所述栅极区宽度,小于有源区宽度。
10.根据权利要求9所述的方法,其特征在于,以图案化掩膜对暴露出的聚合物垫层在含氧气氛下利用软X射线辐照所述暴露出的聚合物垫层进行化学改性。
11.根据权利要求10所述的方法,其特征在于,所述软X射线波长为1.1nm,在一标准大气压的氧气气氛下进行辐照。
12.根据权利要求11所述的方法,其特征在于,所述退火通过紫外线在190摄氏度下退火148小时。
13.根据权利要求12所述的方法,其特征在于,所述两嵌段共聚物聚苯乙烯-嵌段-聚甲基丙烯酸甲酯PS-b-PMMA中PS∶PMMA重量比范围为20∶80至80∶20。
14.根据权利要求13所述的方法,其特征在于,所述半导体结构的栅极区宽度为14~180nm,有源区宽度为30~300nm;所述预成型的导向自组装模板的第二区横向宽度为14~180nm。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110299840.9A CN103035510B (zh) | 2011-10-08 | 2011-10-08 | 接触通孔刻蚀方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110299840.9A CN103035510B (zh) | 2011-10-08 | 2011-10-08 | 接触通孔刻蚀方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103035510A true CN103035510A (zh) | 2013-04-10 |
CN103035510B CN103035510B (zh) | 2015-08-19 |
Family
ID=48022295
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110299840.9A Active CN103035510B (zh) | 2011-10-08 | 2011-10-08 | 接触通孔刻蚀方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103035510B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106298463A (zh) * | 2015-06-23 | 2017-01-04 | 南亚科技股份有限公司 | 形成图案的方法 |
CN111261586A (zh) * | 2020-01-22 | 2020-06-09 | 成都工业学院 | 一种中孔半导体纳米结构的制作方法 |
CN112687528A (zh) * | 2019-10-17 | 2021-04-20 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6165878A (en) * | 1998-08-07 | 2000-12-26 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing semiconductor device |
US20030027395A1 (en) * | 2001-08-03 | 2003-02-06 | Byung-Jun Park | Method of fabricating a DRAM semiconductor device |
US20080193658A1 (en) * | 2007-02-08 | 2008-08-14 | Micron Technology, Inc. | Methods using block copolymer self-assembly for sub-lithographic patterning |
CN101837950A (zh) * | 2010-05-24 | 2010-09-22 | 山东大学 | 两嵌段共聚物直接组装纳米结构的装置和方法 |
-
2011
- 2011-10-08 CN CN201110299840.9A patent/CN103035510B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6165878A (en) * | 1998-08-07 | 2000-12-26 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing semiconductor device |
US20030027395A1 (en) * | 2001-08-03 | 2003-02-06 | Byung-Jun Park | Method of fabricating a DRAM semiconductor device |
US20080193658A1 (en) * | 2007-02-08 | 2008-08-14 | Micron Technology, Inc. | Methods using block copolymer self-assembly for sub-lithographic patterning |
CN101837950A (zh) * | 2010-05-24 | 2010-09-22 | 山东大学 | 两嵌段共聚物直接组装纳米结构的装置和方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106298463A (zh) * | 2015-06-23 | 2017-01-04 | 南亚科技股份有限公司 | 形成图案的方法 |
CN112687528A (zh) * | 2019-10-17 | 2021-04-20 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
CN111261586A (zh) * | 2020-01-22 | 2020-06-09 | 成都工业学院 | 一种中孔半导体纳米结构的制作方法 |
CN111261586B (zh) * | 2020-01-22 | 2023-03-14 | 成都工业学院 | 一种中孔半导体纳米结构的制作方法 |
Also Published As
Publication number | Publication date |
---|---|
CN103035510B (zh) | 2015-08-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9129906B2 (en) | Self-aligned double spacer patterning process | |
US8088551B2 (en) | Methods of utilizing block copolymer to form patterns | |
CN103094095B (zh) | 制造半导体器件的方法 | |
TWI628508B (zh) | 形成圖案的方法 | |
US20140038412A1 (en) | Interconnect formation using a sidewall mask layer | |
KR101997927B1 (ko) | 이중 피치를 위한 리소그래피 방법 | |
CN107210197A (zh) | 用于嵌段共聚物的定向自组装的混杂形貌和化学预制图案 | |
CN109196644B (zh) | 用于形成三维存储器设备的阶梯结构的方法 | |
KR20170069909A (ko) | 기판 상의 패턴 형성 방법, 그 방법에 관련된 반도체 장치 및 이용 | |
CN108074799B (zh) | 使用半双向图案化形成半导体器件的方法 | |
CN109564875A (zh) | 基底的基于蚀刻的平坦化方法 | |
CN105565260B (zh) | 嵌段共聚物自组装制造纳米结构的方法 | |
CN101558475A (zh) | 半导体器件的制造方法 | |
CN103378053A (zh) | 具有自对准互连件和阻挡部分的半导体器件 | |
TW201841221A (zh) | 用以降低微影瑕疵之方法與圖案轉移之方法 | |
CN104658962A (zh) | 通孔的形成方法 | |
CN101388328A (zh) | 在半导体器件中形成微图案的方法 | |
US20150076108A1 (en) | Lithography Process Using Directed Self Assembly | |
CN103035510A (zh) | 接触通孔刻蚀方法 | |
KR20170086509A (ko) | 반도체 디바이스의 층 내 기둥 또는 구멍 구조들을 제조하는 방법, 그리고 연관된 반도체 구조 | |
US9530660B2 (en) | Multiple directed self-assembly patterning process | |
US9640397B2 (en) | Method of fabricating a semiconductor integrated circuit using a directed self-assembly block copolymer | |
US11201064B2 (en) | Signal line patterning for standard cells | |
WO2018222915A1 (en) | Two-dimensional patterning of integrated circuit layer by tilted ion implantation | |
US20140273478A1 (en) | Reducing Defects in Patterning Processes |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |