CN103034005A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN103034005A
CN103034005A CN2012104385254A CN201210438525A CN103034005A CN 103034005 A CN103034005 A CN 103034005A CN 2012104385254 A CN2012104385254 A CN 2012104385254A CN 201210438525 A CN201210438525 A CN 201210438525A CN 103034005 A CN103034005 A CN 103034005A
Authority
CN
China
Prior art keywords
upper strata
sweep trace
lower floor
image signal
mocr
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012104385254A
Other languages
English (en)
Other versions
CN103034005B (zh
Inventor
石井良典
园田大介
山本昌直
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display East Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display East Inc filed Critical Japan Display East Inc
Publication of CN103034005A publication Critical patent/CN103034005A/zh
Application granted granted Critical
Publication of CN103034005B publication Critical patent/CN103034005B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G1/00—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • Manufacturing & Machinery (AREA)
  • Remote Sensing (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Theoretical Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种显示装置，防止图像信号线经由绝缘膜跨过两层结构的扫描线时的、图像信号线的断线。构成为图像信号线经由绝缘膜跨过扫描线。扫描线(10)是以AlCu合金为下层(11)、以MoCr合金为上层(12)的两层结构。通过将上层/下层的膜厚比设为0.4以上且1.0以下，在扫描线(10)的截面中，通过电池作用上层(12)的蚀刻速度变慢，防止形成上层(12)的檐部。由此，防止因在扫描线(10)中产生的檐部引起图像信号线在与扫描线(10)的交叉部中断线。

Description

显示装置
技术领域
本发明涉及显示装置，特别涉及给予能够防止因扫描线的截面形状引起的图像信号线的断线的结构的显示装置。
背景技术
在显示装置例如液晶显示装置中，设置有以矩阵状形成有像素电极以及薄膜晶体管(TFT)等的TFT基板和与TFT基板相对在与TFT基板的像素电极对应的部位形成有滤色器的对置基板，在TFT基板和对置基板之间夹持有液晶。于是，通过对于每个像素控制液晶分子的光的透过率，从而形成图像。
液晶显示装置由于平坦且轻量，因此，广泛应用于自TV等的大型显示装置到便携电话机或者DSC(Digital Still Camera数码照相机)等各种领域。另外，液晶显示装置，具有根据观看画面的角度不同而图像不同这样的视野角的问题，但是关于该视野角，IPS(In Plane Switching平面转换)方式的液晶显示装置具有优良的特性。
在液晶显示装置中，扫描线在第一方向延伸在第二方向排列，图像信号线在第二方向延伸在第一方向排列。在由扫描线和图像信号线包围的区域内形成有像素。另外，图像信号线经由绝缘层跨过扫描线之上延伸。
当扫描线的截面形状中的侧部陡峭、或者形成倒锥形时，覆盖扫描线的绝缘层变得不规则，其结果，在绝缘层上形成的图像信号线会产生断线的现象。在专利文献1中记载有：通过将覆盖TFT的沟道部的沟道保护层作为绝缘物的两层结构，加快上侧的蚀刻速度，使沟道保护层成为正锥形，防止覆盖沟道保护层的绝缘层破坏。
专利文献1：日本特开平6-85257号公报
显示装置中的扫描线为了减小电阻而使用Al合金。作为所使用的Al合金，使用AiNd或者AlCu等。AlCu电阻小。另一方面，Al容易产生细微的突起，为防止该细微的突起突破绝缘膜而产生绝缘破坏，作为覆盖层使用MoCr等高熔点金属。以后将Al合金层称为下层，将覆盖层称为上层。
扫描线在通过溅射等形成上层和下层后，使用光刻法进行构图。在光刻工序中，显影抗蚀剂后，使用相同的蚀刻液对扫描线的上层和下层同时蚀刻。以下层为AlCu、上层为MoCr的情况为例，在蚀刻之后，剥离抗蚀剂后的扫描线的截面结构成为图10所示那样的结构。
在图10中，在作为下层11的AlCu上形成锥形，作为上层12的MoCr由于与AlCu的上部相比，侧面蚀刻的量少，因此，在AlCu上生成MoCr的檐。在扫描线10之上，例如形成栅极绝缘膜，但是通过作为上层的MoCr的檐，栅极绝缘膜102的形状如图11所示变得不规则。如图11所示，将扫描线10的上层12的檐部150的下侧产生的栅极绝缘膜102的凹部称为嵌入。图11表示在与扫描线10成直角的方向上图像信号线20跨过扫描线10的剖面图。
在图11中，在檐150的下侧未充分形成栅极绝缘膜102，产生所谓的嵌入。在栅极绝缘膜102上通过溅射等形成图像信号线20，但是在栅极绝缘膜102形成有嵌入的部分不形成图像信号线20的膜，产生断线，另外，在栅极绝缘膜102的嵌入部分中，即使连接图像信号线20，也由于该部分的图像信号线20变薄，在电流流过时，因热量而断线。
作为这样的断线的对应方法，如图12所示，考虑在图像信号线20跨过扫描线10的部分内，在图像信号线20的下层形成a-Si层1035来减轻级差，由此，防止图像信号线20的断线。在图12中，半导体层103为形成TFT的a-Si层，1035为在图像信号线跨过扫描线的部分为减轻级差而通过a-Si形成的半导体台座。但是当在图像信号线20和扫描线10之间形成a-Si层时，产生因a-Si层而使透过率降低这样的问题。
发明内容
本发明的课题为，在由以Al为主要成分的下层11和以Mo为主要成分的上层12构成的扫描线10或者栅电极中，防止蚀刻后产生上层的檐150，防止因产生檐150而引起的图像信号线20的断线。
本发明用于克服上述问题，具体的方法如下。
(1)一种显示装置，其扫描线在第一方向延伸在第二方向排列，图像信号线在第二方向延伸在第一方向排列，在由所述扫描线和所述图像信号线包围的区域内形成TFT和像素电极，其特征在于，所述TFT是底部栅极型的TFT，所述扫描线是将以Al作为主要成分的合金作为下层、将以Mo作为主要成分的合金作为上层的两层结构，所述上层/所述下层的膜厚比为0.4以上且1.0以下。
(2)根据(1)中所述的显示装置，其特征在于，所述上层/所述下层的膜厚比为0.6以上且1.0以下。
(3)根据(1)或(2)中所述的显示装置，其特征在于，所述上层为MoCr合金，所述下层为AlCu。
(4)根据(3)中所述的显示装置，其特征在于，所述上层的膜厚为40nm以上。
根据本发明，在具有两层结构的扫描线的显示装置中，在扫描线的截面中，能够防止相对于下层产生上层的檐部。由此，能够防止在图像信号线与扫描线的交叉部因扫描线的截面形状而引起的图像信号线的断线。
附图说明
图1是应用本发明的液晶显示装置的剖面图。
图2是应用本发明的液晶显示装置的像素部的平面图的例子。
图3是现有技术例中的两层结构的扫描线的剖面图。
图4是本发明的两层结构的扫描线的剖面图。
图5是表示在两层结构的扫描线中使上层的膜厚变化的情况下的从抗蚀剂的端部到上层或者下层的下摆部的距离的图表。
图6是表示上层/下层的膜厚比为0.6的情况下的扫描线的截面形状的图。
图7是表示上层/下层的膜厚比为0.71的情况下的扫描线的截面形状的图。
图8是表示上层/下层的膜厚比为0.8的情况下的扫描线的截面形状的图。
图9是表示上层/下层的膜厚比为1.0的情况下的扫描线的截面形状的图。
图10是表示现有技术例中的两层结构的扫描线的剖面图。
图11是表示在现有技术例的两层结构的图像信号线交叉扫描线的部分中图像信号线中发生断线的剖面图。
图12是表示在现有技术例中为防止图像信号线的断线在扫描线和图像信号线的交叉部中为减轻级差通过a-Si形成台座的状态的平面图。
符号说明
10：扫描线，11：扫描线下层，12：扫描线上层，20：图像信号线，100：TFT基板，101：栅电极，102：栅极绝缘膜，103：半导体层，104：漏电极，105：源电极，106：像素电极，107：无机钝化膜，108：对置电极，150：檐部，200：抗蚀剂，250：断线，1011：栅极下层，1012：栅极上层，1031：沟道部，1035：半导体台座，1081：狭缝
具体实施方式
下面根据实施例详细说明本发明的内容。
(实施例1)
图1是应用本发明的液晶显示装置的截面示意图。液晶显示装置通常具有所谓的视野角的问题，但是IPS(In Plane Switching)方式的液晶显示装置关于视野角具有优良的特性。IPS方式的液晶显示装置也存在各种各样的结构，但是，图1是称为所谓的IPS-LITE的结构。图2是表示IPS-LITE的结构中至像素电极的结构的平面图。在本实施例中，以IPS-LITE为例进行说明，但是本发明不限于IPS-LITE。
图1中，在TFT基板100上形成栅电极101。栅电极101是图2中表示的扫描线10的宽度变宽的部分。扫描线10或者栅电极101为减小电阻成为两层结构。下层1011是以Al为主体的合金，上层1012是以Mo为主体的合金。以Al为主体的合金Al成分占90％以上，以Mo为主体的合金Mo占90％以上。在本实施例中，下层1011是AlCu，上层1012是MoCr。成分例如在AlCu中Cu不足2.0％，更理想的是0.4％以上且不足1.0％，在MoCr中Cr不足5.0％，更理想的是2.0％以上且3.0％以下。
在栅电极101或者扫描线10之上形成栅极绝缘膜102。在栅极绝缘膜102之上形成a-Si的半导体层103，在半导体层103之上形成漏电极104以及源电极105。在漏电极104和源电极105之间形成沟道部1031，由此形成TFT。该种类型的TFT由于栅电极101位于半导体层103的下侧，所以称为底部栅极型TFT。如图2所示，漏电极104兼用作图像信号线20。源电极105向像素电极106的区域延伸，与由透明电极的ITO(Indium Tin Oxide氧化铟锡)形成的像素电极106连接。在图1中，像素电极106在整个平面(平面ベタ)形成。在图1中，在像素电极106和像素电极106之间存在图像信号线20。图像信号线20、漏电极104、源电极105用同一工序同时形成。
覆盖TFT、像素电极106以及图像信号线20形成无机钝化膜107。在无机钝化膜107之上形成具有狭缝1081的对置电极108。对置电极108通过ITO全面实体地形成，在面对像素电极106的部分形成狭缝1081。当经由TFT给像素电极106施加图像信号时，在与对置电极108之间通过对置电极108的狭缝1081发生电力线，使液晶分子旋转，使液晶分子的透过率变化，从而形成图像。图1中的T是TFT区域，S是源极区域，P是像素电极区域，D是图像信号线区域。
图2是表示图1表示的IPS-LITE的至像素电极106的平面图。即，在图2中，为防止图形变得复杂，未记载具有狭缝的对置电极108。此外，图2不是与图1的剖面图1∶1对应。
在图2中，扫描线10在横向延伸，在纵向排列。扫描线10的宽度宽的部分成为TFT的栅电极101。另外，图像信号线20在纵向延伸，在横向排列。图像信号线20兼用作TFT的漏电极104。
在扫描线10的宽度宽的栅电极101之上形成a-Si的半导体层103，在该半导体层103的一方上形成图像信号线20的漏电极104，夹持沟道部1031形成源电极105。源电极105向像素区域延伸，与ITO(Indium Tin Oxide)的像素电极106连接。像素电极106在整个平面形成。在像素电极106之上经由无机钝化膜107形成具有狭缝1081的对置电极108。
栅电极101以及扫描线10(以下用扫描线10代表)由两层结构形成，当在通过构图时的蚀刻在上层12上生成檐部时，在图像信号线20中发生断线的机会增大。图3是现有技术例中的图2的A-A剖面图。但是在图3中，表示剥离抗蚀剂200前的状态。在图3中，下层11是AlCu，上层12是MoCr。
本来，MoCr的蚀刻速率比AlCu快。但是，在蚀刻时在作为下层11的AlCu和作为上层12的MoCr之间发生电池作用，MoCr的蚀刻速率变得比AlCu慢。换言之，在作为下层的AlCu中的蚀刻速率比接近MoCr的部分的蚀刻速率变快。因此，在作为下层11的AlCu中产生图3那样的锥形，其结果，产生由作为上层的MoCr形成的檐部150。
图3是带有抗蚀剂200的状态，但是从抗蚀剂200的端部至作为下层11的AlCu的下摆的距离d1比从抗蚀剂200的端部至作为上层12的MoCr的端部的距离d2大。这点可以认为是通过电池作用MoCr的蚀刻速率变慢的缘故。
在图3中，当使用MEA(单乙醇胺)剥离抗蚀剂200时，扫描线的截面成为图10所示那样的形状。当在其上层叠栅极绝缘膜102时，在檐部150中，发生图11所示那样的所谓的嵌入，当在其上形成图像信号线20时，发生图11所示那样的图像信号线20的断线。
发明者发现，通过控制下层11和上层12的膜厚比，能够防止因电池作用导致由作为上层的MoCr引起的檐部150的发生。图4是本发明的扫描线10的剖面图。图4也是和图2的A-A剖面图对应的部分，是剥离抗蚀剂200前的状态。在图4中，作为下层11的AlCu和作为上层12的MoCr的膜厚比是1∶1。
在使上层11和下层12采用这样的膜厚比的情况下，能够防止通过电池作用引起的檐部150的发生。在图4中，从抗蚀剂200的端部至AlCu的下摆部分的距离d1比从抗蚀剂的端部至MoCr的端部的距离d2小。这点可以认为，因本来MoCr的蚀刻速率比AlCu快而表现原来的性质。
另一方面，在AlCu和MoCr的边界部分，AlCu的蚀刻速率和MoCr相同，比AlCu的下摆部分处的蚀刻速率大。这点可以认为是由于在AlCu和MoCr的边界部分发生电池作用，AlCu的蚀刻速率变快的缘故。但是，因为该效果，在作为下层的AlCu的截面中产生锥度，在其上形成的绝缘膜的覆盖区域变好，产生能够防止在其上形成的图像信号线的断线这样的优点。
图5是使作为下层11的AlCu的膜厚为100nm，使作为上层12的MoCr的膜厚变化的情况下的、测定离开图3或者图4中的抗蚀剂200的端部的距离的图。在图5中，纵轴是从抗蚀剂端部的后退量，单位为μm。在图5中，圆圈是图3或者图4中的d2，□是图3或者图4中的d1即从抗蚀剂200的端部至AlCu的下摆部分的距离。
在图5中，在作为上层12的MoCr的厚度为40nm的情况下，从抗蚀剂200的端部至上层12的MoCr的端部的距离即图3或者图4中的d2，和从抗蚀剂端部至AlCu的下摆部的距离即图3或者图4中的d1相等。在这种情况下存在上层的MoCr的檐部150，但是，比图3表示的现有技术例檐部150的量w小。如果是该程度的檐，则在扫描线10之上层叠栅极绝缘膜102的情况下的所谓的嵌入的量小，能够防止在栅极绝缘膜102之上形成的图像信号线20的断线。
在图5中，随着作为上层12的MoCr的厚度变大，从抗蚀剂200的端部至MoCr的端部的距离即图3或者图4中的d2变大。另一方面，作为下层的ALCu中的从抗蚀剂端部至下摆部的距离即图3或者图4中的d1，在MoCr的厚度为80nm之前增加若干，但是当超过80nm时降低。
即当作为上层的MoCr的厚度超过40nm时，图3或者图4中的d1增大的量比d2增大的量大。因此，通过作为上层的MoCr引起的檐部150的量w变小。因此，在扫描线10之上形成的栅极绝缘膜102的嵌入的量变小，在栅极绝缘膜102之上形成的图像信号线20的断线的概率也变小。
在图5中，当作为上层12的MoCr的厚度成为100nm时，从抗蚀剂200的端部至作为上层12的MoCr的端部的距离即图3或者图4中的d2变大，但是作为下层的AlCu中的从抗蚀剂端部至下摆部的距离即图3或者图4中的d1变小。因此，在上层为100nm时，如图4所示，没有檐部。另一方面，因为作为下层11的AlCu的锥形被维持，图像信号线20的断线的概率非常小。
在图5中，由于作为下层11的AlCu的厚度恒定为100nm，所以只要上层/下层的膜厚比是0.4，则可以说由上层12的MoCr引起的檐部的量w在允许范围内。另一方面，在下层11中使用Al合金的理由是因为Al合金的电阻小。因此，当过大地增大上层/下层的膜厚比时扫描线10的电阻增大，不能够实现本来的扫描线10的低电阻化。因此，扫描线10中的上层(MoCr)/下层(AlCu)的膜厚比为0.4～1.0即可。
图6～图9是表示在扫描线10中使上层12和下层11的膜厚比变化的情况下的扫描线端部的锥形角度的比较的截面照片。扫描线端部的锥度越小，经由栅极绝缘膜跨过扫描线的图像信号线的断线的概率越小。即，上层的檐的量越小越好，同时锥形角度越小越好。图6中作为上层12的MoCr的厚度为60nm、作为下层11的AlCu的厚度为100nm、上层/下层的膜厚比为0.6的情况。在图6中，上层12的MoCr的檐部小到不能观察到的程度。另外，从下层11至上层12的锥度为63度。如图6所示，在扫描线10之上形成的栅极绝缘膜102即使在扫描线10的端部也正常地形成。因此，也能够防止在栅极绝缘膜102之上形成的图像信号线20的断线。
图7是作为上层12的MoCr的厚度为100nm、作为下层11的AlCu的厚度为140nm、上层/下层的膜厚比为0.71的情况。在图7中，上层12的MoCr的檐部小到不能观察到的程度。图7的下层11中的白色的曲线由照片的噪声引起，没有表示AlCu的端部。在图7中，从下层11至上层12的锥度为62度，与图6的情况相比变小一些。如图7所示，在扫描线10之上形成的栅极绝缘膜102即使在扫描线10的端部也正常地形成。因此，也能够防止在栅极绝缘膜102之上形成的图像信号线20的断线。
图8是作为上层12的MoCr的厚度为80nm、作为下层11的AlCu的厚度为100nm、上层/下层的膜厚比为0.8的情况。在图8中，上层12的MoCr的檐部小到不能观察到的程度。图8的下层11中的白色的曲线由照片的噪声引起，没有表示AlCu的端部。在图8中，从下层11至上层12的锥度为61度，与图7的情况相比变小一些。如图8所示，在扫描线10之上形成的栅极绝缘膜102即使在扫描线10的端部也正常地形成。因此，也能够防止在栅极绝缘膜102之上形成的图像信号线20的断线。
图9是作为上层12的MoCr的厚度为100nm、作为下层11的AlCu的厚度为100nm、上层/下层的膜厚比为1.0的情况。在图9中，上层12的MoCr的檐部小到不能观察到的程度。图9的下层11中的白色的曲线由照片的噪声引起，没有表示AlCu的端部。在图9中，从下层11至上层12的锥度为57度，与图6～图8的情况相比变小。如图9所示，在扫描线10之上形成的栅极绝缘膜102即使在扫描线10的端部也正常地形成。因此，也能够防止在栅极绝缘膜102之上形成的图像信号线20的断线。
如图6～图9所示，当上层/下层的膜厚比为0.6以上时，由上层12的MoCr引起的檐部的量w变得非常小。另外，当扫描线10的截面中的锥形角度也在63度以下时，能够抑制在良好的范围内。另外，从图5可知，只要上层/下层的膜厚比在0.4以上，则也能够将檐部的量w抑制在使用上没有问题的范围内。因此，对于上层/下层的膜厚比的范围，0.4～1.0是良好的范围，更理想的是0.6～1.0的范围。
如上所述，在扫描线10中，以将MoCr作为上层12、将AlCu作为下层11的情况为例，说明了对于檐的量w以及锥度的上层/下层的比例。但是，以上说明的内容，在上层由包含90％以上的Mo的合金、下层由包含90％以上的Al的合金形成的情况下也同样成立。另外，以上的说明以IPS-LITE方式的液晶显示装置为例进行了说明，但是本发明不限于IPS-LITE，即使对于其他IPS方式的液晶显示装置、或者IPS以外的液晶显示装置、使用底部栅极方式的TFT的液晶显示装置也可以应用。此外，在本说明书中，作为蚀刻扫描线时的蚀刻液使用以磷酸为主要成分并添加有硝酸或者醋酸的混合酸，但是并不特别限制。另外，本发明在液晶显示装置之外，可以应用于由有机EL组成的显示装置的其他各种显示装置。另外，并不限于扫描线，在不脱离本申请发明的思想的范围内，也可以应用于图像信号线等的其他配线或者即使是配线以外的晶体管的电极等。

Claims (4)

1.一种显示装置，其扫描线在第一方向延伸在第二方向排列，图像信号线在第二方向延伸在第一方向排列，在由所述扫描线和所述图像信号线包围的区域内形成TFT和像素电极，其特征在于，
所述TFT是底部栅极型的TFT，
所述扫描线是将以Al作为主要成分的合金作为下层、将以Mo作为主要成分的合金作为上层的两层结构，
所述上层/所述下层的膜厚比为0.4以上且1.0以下。
2.根据权利要求1所述的显示装置，其特征在于，所述上层/所述下层的膜厚比为0.6以上且1.0以下。
3.根据权利要求1或2所述的显示装置，其特征在于，所述上层为MoCr合金，所述下层为AlCu。
4.根据权利要求3所述的显示装置，其特征在于，所述上层的膜厚为40nm以上。
CN201210438525.4A 2011-10-05 2012-09-29 显示装置 Active CN103034005B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011221000A JP2013080160A (ja) 2011-10-05 2011-10-05 表示装置
JP2011-221000 2011-10-05

Publications (2)

Publication Number Publication Date
CN103034005A true CN103034005A (zh) 2013-04-10
CN103034005B CN103034005B (zh) 2015-07-22

Family

ID=48021031

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210438525.4A Active CN103034005B (zh) 2011-10-05 2012-09-29 显示装置

Country Status (5)

Country Link
US (1) US9035310B2 (zh)
JP (1) JP2013080160A (zh)
KR (1) KR20130037175A (zh)
CN (1) CN103034005B (zh)
TW (1) TW201316107A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015051642A1 (zh) * 2013-10-11 2015-04-16 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN107293556A (zh) * 2017-06-20 2017-10-24 惠科股份有限公司 一种显示面板及显示装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107783698B (zh) * 2015-04-01 2021-01-05 上海天马微电子有限公司 一种阵列基板、显示面板
US10152159B2 (en) 2015-04-01 2018-12-11 Shanghai Tianma Micro-Electronics Display panel and method for forming an array substrate of a display panel
KR20210126839A (ko) * 2020-04-10 2021-10-21 삼성디스플레이 주식회사 표시장치 및 이의 제조방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1504818A (zh) * 2002-11-15 2004-06-16 Nec液晶技术株式会社 液晶显示装置的制造方法
TWI255957B (en) * 1999-03-26 2006-06-01 Hitachi Ltd Liquid crystal display device and method of manufacturing the same
CN1821872A (zh) * 2005-02-15 2006-08-23 三星电子株式会社 蚀刻剂组合物和薄膜晶体管阵列板的制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3283919B2 (ja) 1992-09-02 2002-05-20 株式会社東芝 薄膜トランジスタの製造方法
JPH0964366A (ja) * 1995-08-23 1997-03-07 Toshiba Corp 薄膜トランジスタ
US6445004B1 (en) * 1998-02-26 2002-09-03 Samsung Electronics Co., Ltd. Composition for a wiring, a wiring using the composition, manufacturing method thereof, a display using the wiring and a manufacturing method thereof
TW400556B (en) * 1997-02-26 2000-08-01 Samsung Electronics Co Ltd Composition for a wiring, a wiring using the composition, a manufacturing method thereof, a display using the wiring and a manufacturing method thereof
JP4920140B2 (ja) * 2001-05-18 2012-04-18 ゲットナー・ファンデーション・エルエルシー 液晶表示装置及びその製造方法
JP4417072B2 (ja) * 2003-03-28 2010-02-17 シャープ株式会社 液晶表示装置用基板及びそれを用いた液晶表示装置
KR20060070349A (ko) * 2004-12-20 2006-06-23 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP2007294672A (ja) 2006-04-25 2007-11-08 Mitsubishi Electric Corp 配線基板、表示装置及びそれらの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI255957B (en) * 1999-03-26 2006-06-01 Hitachi Ltd Liquid crystal display device and method of manufacturing the same
CN1504818A (zh) * 2002-11-15 2004-06-16 Nec液晶技术株式会社 液晶显示装置的制造方法
CN1821872A (zh) * 2005-02-15 2006-08-23 三星电子株式会社 蚀刻剂组合物和薄膜晶体管阵列板的制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015051642A1 (zh) * 2013-10-11 2015-04-16 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN107293556A (zh) * 2017-06-20 2017-10-24 惠科股份有限公司 一种显示面板及显示装置
CN107293556B (zh) * 2017-06-20 2018-12-07 惠科股份有限公司 一种显示面板及显示装置

Also Published As

Publication number Publication date
US9035310B2 (en) 2015-05-19
CN103034005B (zh) 2015-07-22
JP2013080160A (ja) 2013-05-02
KR20130037175A (ko) 2013-04-15
TW201316107A (zh) 2013-04-16
US20130099239A1 (en) 2013-04-25

Similar Documents

Publication Publication Date Title
KR102089074B1 (ko) 표시패널용 어레이 기판 및 그 제조방법
CN103681696A (zh) 一种电极引出结构、阵列基板以及显示装置
JPH07321328A (ja) 薄膜トランジスタ駆動液晶表示装置およびその製法
JP2009080279A (ja) 液晶表示装置
US9412767B2 (en) Liquid crystal display device and method of manufacturing a liquid crystal display device
CN102419499B (zh) 液晶显示装置
CN103034005B (zh) 显示装置
US11121226B2 (en) Thin film transistor and method for manufacturing the same, array substrate and display device
CN103348484A (zh) 有源矩阵基板、显示面板和显示装置
US10312266B2 (en) Display substrate and manufacturing method thereof, and display device
JP2022058505A (ja) Ｔｆｔ回路基板
US10608089B2 (en) Thin film transistor and method of fabricating same, array substrate and display device
KR101689462B1 (ko) 디스플레이 장치
JP2010066529A (ja) 液晶表示装置、及びその製造方法
CN104090401A (zh) 阵列基板及其制备方法、显示装置
KR102473303B1 (ko) 표시 장치
JP2016122683A (ja) 薄膜トランジスタ基板およびその製造方法
US10243083B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP2009016756A (ja) アクティブマトリクス駆動表示装置
CN104409510A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
US20150009441A1 (en) Lcd panel and a method of manufacturing the same
US20070052020A1 (en) Thin film transistor and method of manufacturing the same
JP2007139867A (ja) アクティブマトリックス基板
JP2011186216A (ja) 液晶表示装置及びその製造方法
CN203941901U (zh) 一种像素结构、阵列基板和显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant