CN103024298B

CN103024298B - 斜波生成电路以及固体摄像装置

Info

Publication number: CN103024298B
Application number: CN201210358567.7A
Authority: CN
Inventors: 萩原义雄
Original assignee: Olympus Corp
Current assignee: Olympus Corp
Priority date: 2011-09-26
Filing date: 2012-09-24
Publication date: 2017-04-12
Anticipated expiration: 2032-09-24
Also published as: US8669898B2; JP5677919B2; CN103024298A; US20130075589A1; JP2013070331A

Abstract

提供一种容易高速化的斜波生成电路以及固体摄像装置，在斜波生成电路以及固体摄像装置中，脉冲输出部（10）具有延迟部和延迟控制部并输出多个信号，延迟部具有使输入的信号延迟后输出的多个延迟部件，延迟控制部控制延迟部件使信号延迟的延迟时间，所述多个信号具有与延迟部件输出的信号的逻辑状态对应的逻辑状态，各信号的逻辑状态发生变化的时机的时间差是与延迟时间对应的时间，1个功能电路中的下位比特选择部（14）和上位比特选择部（13a、13b、13c）的选择动作的时机与其它功能电路中的下位比特选择部（14）和上位比特选择部（13a、13b、13c）的选择动作的时机之间的时间差，是与延迟时间的整数倍对应的时间。

Description

斜波生成电路以及固体摄像装置

发明领域

本发明涉及生成斜波的斜波生成电路以及具备该斜波生成电路的固体摄像装置，其中，所述斜波的电压值随着时间的经过而增加或者减少。

背景技术

图20示出按照每个像素列搭载有ADC（AD转换器）的固体摄像装置的结构例。

图20所示的固体摄像装置1具有摄像部2、行扫描电路3、列扫描电路4、定时控制电路5、ADC组群6、斜波生成电路7、计数器8以及包含读出放大电路的数据输出电路9。

摄像部2包含光电二极管和像素内放大器，以矩阵状配置有根据入射电磁波的大小输出像素信号的单位像素20。定时控制电路5是用于从摄像部2依次读出像素信号的控制电路。行扫描电路3经由行控制线21对摄像部2的行地址和行扫描进行控制。列扫描电路4对ADC组群6的列地址和列扫描进行控制。斜波生成电路7生成电压值随着时间的经过而增加或者减少的斜波。

ADC组群6具有n比特的数字信号转换功能，具有按照与各像素列对应的每个垂直信号线22设置的列ADC部60。列ADC部60具有比较器601和锁存部602。比较器601对由斜波生成电路7生成的斜波和按照每个行控制线21从单位像素20经由各垂直信号线22得到的模拟信号进行比较。锁存部602具有锁存电路603、604，用于保持对比较时间进行计数的计数器8的计数结果。各锁存部602的输出端与2n比特宽度的水平传送线117连接。数据输出电路9具有与各个水平传送线117对应的2n个传感电路。

接下来，对固体摄像装置1的动作进行说明。从摄像部2的选择行的各单位像素20，作为模拟的像素信号，在第1次读出动作中读出包含像素信号的噪音的复位电平，然后，在第2次读出动作中读出信号电平。然后，将复位电平和信号电平通过垂直信号线22以时间顺序输入到ADC组群6。

在从任意行的单位像素20向垂直信号线22的第1次读出稳定以后，由斜波生成电路7生成使参照电压随时间变化的斜波，并输入到比较器601。比较器601对任意的垂直信号线22的电压与斜波进行比较。与向比较器601输入斜波并行地，由计数器8进行第1次计数。

当斜波的电压电平和任意的垂直信号线22的电压相等时，比较器601的输出反转，同时，将与比较期间对应的计数值保持到锁存部602中。在该第1次读出时，单位像素20的复位电平的偏差一般较小，而且复位电压对全部像素是公共的，任意的垂直信号线22的输出大致与已知的值相等。因此，在第1次读出复位电平时，可以通过适当调整斜波的电压来缩短比较期间。

在第2次读出时，除了复位电平之外，还读出与每个单位像素20的入射光量对应的信号电平，并进行与第1次读出相同的动作。即，在从任意行的单位像素20向任意的垂直信号线22的第2次读出稳定以后，由斜波生成电路7生成使参照电压随时间变化的斜波，并输入到比较器601。

比较器601对任意的垂直信号线22的电压和斜波进行比较。与向比较器601输入斜波并行地，由计数器8进行第2次计数。

当斜波的电压电平和任意的垂直信号线22的电压相等时，比较器601的输出反转，同时，将与比较期间对应的计数值保持到锁存部602中。第1次计数值保持在例如锁存电路603中，第2次计数值保持在例如锁存电路604中。

在以上的2次读出结束以后，利用列扫描电路4，由数据输出电路9经由2n条水平传送线117检测保持在锁存部602中的第1次和第2次各自的n比特的数字信号。接下来，依次在减法电路中，从在第2次读出中得到的信号减去在第1次读出中得到的信号，然后将相减后的信号输出到外部。然后，依次按照每个行反复进行相同的动作，生成二维图像。

在日本特开2002－158933号公报中记载有可应用于固体摄像装置的扫描电路。

在上述固体摄像装置中，为了使斜波生成电路高速地动作，需要进行驱动时钟的成型，存在难以高速生成斜波这样的课题。以下，对该课题进行说明。在上述固体摄像装置中，作为参照信号，需要有电压值随着时间的经过而增加或者减少的斜波。一般地，斜波的生成是通过使DA转换器（构成DA转换器的计数电路）高速地动作来进行的，但是，需要在该生成中进行驱动时钟即计数时钟的成型（高速时钟的生成和生成的时钟复杂的相位调整），GHz量级的计数时钟的成型尤其困难。

发明内容

本发明正是鉴于上述课题而进行的，其目的是，提供一种容易高速化的斜波生成电路以及固体摄像装置。

本发明的第1方式是一种斜波生成电路，该斜波生成电路具有：脉冲输出部，其构成为具有延迟部和延迟控制部并输出多个信号，其中，所述延迟部具有使输入的信号延迟后输出的多个延迟部件，所述延迟控制部控制所述延迟部件使信号延迟的延迟时间，所述多个信号具有与所述延迟部件输出的信号的逻辑状态对应的逻辑状态，各信号的逻辑状态发生变化的时机的时间差是与所述延迟时间对应的时间；m个功能电路，该m个功能电路具有：上位电流源单元部，其具有生成相同的恒定电流的上位电流源单元；具有多个下位电流源单元的下位电流源单元部，所述多个下位电流源单元被进行了加权，以生成值相对于所述上位电流源单元生成的所述恒定电流的电流值按照规定的比例而逐个不同的电流值；下位比特选择部，其根据所述脉冲输出部的输出选择所述下位电流源单元；以及上位比特选择部，其根据所述脉冲输出部的输出选择所述上位电流源单元，其中，m是2以上的自然数；加法部，其将从所述m个功能电路输出的电流相加；以及转换部，其将由所述加法部相加而得到的电流转换成电压后输出，在所述m个功能电路中，一个功能电路具有的所述下位比特选择部和所述上位比特选择部的选择动作的时机与其它功能电路具有的所述下位比特选择部和所述上位比特选择部的选择动作的时机之间的时间差，是与所述延迟时间的整数倍对应的时间。

此外，本发明的第2方式是一种斜波生成电路，该斜波生成电路具有：脉冲输出部，其构成为具有延迟部和延迟控制部并输出多个信号，其中，所述延迟部具有使输入的信号延迟后输出的多个延迟部件，所述延迟控制部控制所述延迟部件使信号延迟的延迟时间，所述多个信号具有与所述延迟部件输出的信号的逻辑状态对应的逻辑状态，各信号的逻辑状态发生变化的时机的时间差是与所述延迟时间对应的时间；m个功能电路，所述m个功能电路具有：上位电流源单元部，其具有生成相同的恒定电流的上位电流源单元；具有多个下位电流源单元的下位电流源单元部，所述多个下位电流源单元生成相对于所述上位电流源单元生成的所述恒定电流的电流值成为规定比例的电流值；下位比特选择部，其根据所述脉冲输出部的输出选择所述下位电流源单元；以及上位比特选择部，其根据所述脉冲输出部的输出选择所述上位电流源单元，其中，m是2以上的自然数；加法部，其将从所述m个功能电路输出的电流相加；以及转换部，其将由所述加法部相加而得到的电流转换成电压后输出，在所述m个功能电路中，一个功能电路具有的所述下位比特选择部和所述上位比特选择部的选择动作的时机与其它功能电路具有的所述下位比特选择部和所述上位比特选择部的选择动作的时机之间的时间差，是与所述延迟时间的整数倍对应的时间。

此外，根据本发明的第3方式，在所述第1方式或者所述第2方式所述的斜波生成电路中，也可以是，所述延迟部是将所述延迟部件连接成环状而成的圆环延迟电路。

此外，根据本发明的第4方式，在所述第1方式或者所述第2方式所述的斜波生成电路中，也可以是，所述上位比特选择部具有：移位寄存器部，其选择所述上位电流源单元；以及移位控制部，其根据所述脉冲输出部的输出，生成施加给所述移位寄存器部的移位时钟。

此外，根据本发明的第5方式的固体摄像装置，也可以是，该固体摄像装置具有：摄像部，其以矩阵状配置有根据入射的电磁波的大小输出像素信号的多个像素；以及所述第1方式或者所述第2方式的斜波生成电路。

根据上述方式，功能电路能够根据逻辑状态以与延迟时间对应的时间差发生变化的多个信号，选择下位电流源单元和上位电流源单元，因而不需要驱动时钟的成型，能够容易地实现功能电路的动作的高速化。

附图说明

图1是示出本发明的第1实施方式的斜波生成电路的结构的框图。

图2是示出本发明的第1实施方式的斜波生成电路具有的脉冲输出部的结构的电路图。

图3是示出本发明的第1实施方式的斜波生成电路具有的脉冲输出部的动作的时序图。

图4是示出本发明的第1实施方式的斜波生成电路具有的下位比特选择部的结构的电路图。

图5是示出本发明的第1实施方式的斜波生成电路的动作的时序图。

图6是示出本发明的第1实施方式的斜波生成电路的动作的时序图。

图7是示出本发明的第1实施方式的斜波生成电路的动作的时序图。

图8是示出本发明的第1实施方式的斜波生成电路的动作的时序图。

图9是示出本发明的第2实施方式的斜波生成电路的结构的框图。

图10是示出本发明的第2实施方式的斜波生成电路的动作的时序图。

图11是示出本发明的第2实施方式的斜波生成电路的动作的时序图。

图12是示出本发明的第2实施方式的斜波生成电路的动作的时序图。

图13是示出本发明的第2实施方式的斜波生成电路的动作的时序图。

图14是示出本发明的第3实施方式的斜波生成电路的结构的框图。

图15是示出本发明的第3实施方式的斜波生成电路具有的下位比特选择部的结构的电路图。

图16是示出本发明的第3实施方式的斜波生成电路的动作的时序图。

图17是示出本发明的第3实施方式的斜波生成电路的动作的时序图。

图18是示出本发明的第3实施方式的斜波生成电路的动作的时序图。

图19是示出本发明的第3实施方式的斜波生成电路的动作的时序图。

图20是示出以往的固体摄像装置的结构的框图。

具体实施方式

以下，参照附图对本发明的实施方式进行说明。

（第1实施方式）

首先，对本发明的第1实施方式进行说明。图1示出本实施方式的斜波生成电路的结构的一个示例。图1所示的斜波生成电路具有：脉冲输出部10；上位电流源单元部11a、11b、11c；下位电流源单元部12；上位比特选择部13a、13b、13c；下位比特选择部14；加法部15；转换部16；以及模块控制部17。

脉冲输出部10生成并输出脉冲DUO[0]～DUO[8]。上位电流源单元部11a、11b、11c具有生成相同的恒定电流的多个上位电流源单元（图中记作“×1”的单元）。这些上位电流源单元以矩阵状排列。

下位电流源单元部12具有多个下位电流源单元（图中记作“×1/3”、“×2/3”的单元），所述多个下位电流源单元被进行了加权，以生成值按照构成上位电流源单元部11a、11b、11c的各个上位电流源单元生成的恒定电流的电流值的三分之一而不同的电流值。即，在设1个上位电流源单元生成的恒定电流的电流值为I时，构成下位电流源单元部12的下位电流源单元分别生成电流值为I/3、2×I/3的电流。

此外，下位电流源单元部12具有3组生成电流值为I/3的电流的下位电流源单元和生成电流值为2×I/3的电流的下位电流源单元的组合。

上位比特选择部13a根据从脉冲输出部10输出的信号DUO[4]选择上位电流源单元部11a的上位电流源单元。上位比特选择部13b根据从脉冲输出部10输出的信号DUO[6]选择上位电流源单元部11b的上位电流源单元。

上位比特选择部13c根据从脉冲输出部10输出的信号DUO[8]选择上位电流源单元部11c的上位电流源单元。

上位比特选择部13a、13b、13c具有生成选择上位电流源单元的信号并向上位电流源单元部11a、11b、11c输出的移位寄存器部130a、130b、130c，以及根据从脉冲输出部10输出的信号DUO[4]、DUO[6]、DUO[8]生成用于使移位寄存器部130a、130b、130c进行移位动作的移位时钟的移位控制部131a、131b、131c。移位寄存器部130a、130b、130c具有与上位电流源单元大致相同数量的移位寄存器电路。

下位比特选择部14根据从脉冲输出部10输出的信号DUO[0]～DUO[8]选择下位电流源单元部12的下位电流源单元。下位比特选择部14具有：第1下位比特选择部SA，其生成选择下位电流源单元的信号SCAN[0]、SCAN[3]；第2下位比特选择部SB，其生成选择下位电流源单元的信号SCAN[1]、SCAN[4]；第3下位比特选择部SC，其生成选择下位电流源单元的信号SCAN[2]、SCAN[5]。

加法部15将从构成上位电流源单元部11a、11b、11c的上位电流源单元和构成下位电流源单元部12的下位电流源单元输出的恒定电流相加后输出。转换部16将加法部15输出的电流转换成电压信号后输出。假定转换部16中使用例如电阻元件或电容元件，但是不限于此。模块控制部17控制上述各部。

上位电流源单元部11a、下位电流源单元部12的1组下位电流源单元、上位比特选择部13a以及下位比特选择部14的第1下位比特选择部SA构成第1功能电路。上位电流源单元部11b、下位电流源单元部12的1组下位电流源单元、上位比特选择部13b以及下位比特选择部14的第2下位比特选择部SB构成第2功能电路。上位电流源单元部11c、下位电流源单元部12的1组下位电流源单元、上位比特选择部13c以及下位比特选择部14的第3下位比特选择部SC构成第3功能电路。优选3个功能电路大致相同地构成，但是不限于此。

图2示出脉冲输出部10的详细结构。脉冲输出部10具有延迟部100和延迟控制部101。延迟部100具有连接有使输入的信号延迟后输出的多个延迟部件DU[*]（*是0～8）的结构，利用各延迟部件使输入到第1级延迟部件DU[0]的启动脉冲（=StartP）延迟，从最末级延迟部件DU[8]输出。各延迟部件DU[*]由作为反转元件的NAND电路构成。最末级延迟部件DU[8]的输出端与第1级延迟部件DU[0]的输入端连接，延迟部件DU[0]～DU[8]构成环状连接的圆环延迟电路。延迟控制部101由控制延迟部件DU[*]使信号延迟的延迟时间的可变电流源构成。通过改变偏置电压Vbias来控制可变电流源的电流值。

另外，延迟部件不限于这样的结构。此外，延迟控制部101也不限于这样的结构。在图2中可变电流源设在延迟部件的下侧，但是可变电流源也可以不设在下侧而设在上侧或者上下两侧，这方面没有限制。

图3示出脉冲输出部10的动作。通过使输入到第1级延迟部件DU[0]的启动脉冲StartP的逻辑状态从L（低）状态变化成H（高）状态，构成延迟部100的延迟部件DU[*]开始迁移动作。在启动脉冲StartP的逻辑状态发生变化后经过了延迟部件DU[0]的延迟时间后的时机，从延迟部件DU[0]输出的信号DUO[0]的逻辑状态从H状态变化成L状态。接下来，在信号DUO[0]的逻辑状态发生变化后经过了延迟部件DU[1]的延迟时间后的时机，从延迟部件DU[1]输出的信号DUO[1]的逻辑状态从L状态变化成H状态。以后，以相同的方式，使从各延迟部件DU[*]输出的信号DUO[*]的逻辑状态依次变化。

通过上述动作，在从前一级的延迟部件DU[*]输出的信号DUO[*]的逻辑状态发生变化的时机起经过了延迟部件DU[*]的延迟时间后的时机，从延迟部件DU[*]输出的信号DUO[*]的逻辑状态发生变化。即，脉冲输出部10输出的信号DUO[0]～DUO[8]各自的逻辑状态发生变化的时机逐次相差延迟部件DU[*]的延迟时间。

图4示出下位比特选择部14的详细结构。下位比特选择部14通过对从脉冲输出部10具有的多个延迟部件DU[*]输出的信号进行逻辑运算，在规定的时机生成并输出规定逻辑的脉冲信号。下位比特选择部14由反相电路INV[*]（*是0～8）和NAND电路NAND[*]（*是0～8）构成。

将从规定的延迟部件输出的信号反转后输入到NAND电路NAND[*]的一个输入端子，将从规定的延迟部件前三级的延迟部件输出的信号输入到NAND电路NAND[*]的另一个输入端子。为了得到期望的逻辑，由反相电路INV[*]对从NAND电路NAND[*]输出的信号进行反转，作为信号SCAN_[*]输出。

即，下位比特选择部14输出对从规定的延迟部件输出的信号和将从规定的延迟部件前三级的延迟部件输出的信号反转后的信号进行逻辑积运算（AND）而得到的信号。

NAND电路NAND[0]、NAND[3]以及反相电路INV[0]、INV[3]对应于图1的第1下位比特选择部SA，NAND电路NAND[1]、NAND[4]以及反相电路INV[1]、INV[4]对应于图1的第2下位比特选择部SB，NAND电路NAND[2]、NAND[5]以及反相电路INV[2]、INV[5]对应于图1的第3下位比特选择部SC。另外，该结构仅是一个示例，不限于此。

接下来，对斜波生成电路的动作进行说明。图5示出脉冲输出部10输出的信号DUO[0]～DUO[8]、构成第1功能电路的下位电流源单元部12的下位电流源单元的选择涉及的信号SCAN[0]、SCAN[3]、构成第1功能电路的上位电流源单元部11a的上位电流源单元的选择涉及的信号DUO[4]、构成第1功能电路的下位电流源单元部12生成的下位电流值A、构成第1功能电路的上位电流源单元部11a生成的上位电流值A、以及作为下位电流值A和上位电流值A的合计的相加值A。

图6示出脉冲输出部10输出的信号DUO[0]～DUO[8]、构成第2功能电路的下位电流源单元部12的下位电流源单元的选择涉及的信号SCAN[1]、SCAN[4]、构成第2功能电路的上位电流源单元部11b的上位电流源单元的选择涉及的信号DUO[6]、构成第2功能电路的下位电流源单元部12生成的下位电流值B、构成第2功能电路的上位电流源单元部11b生成的上位电流值B、以及作为下位电流值B和上位电流值B的合计的相加值B。

图7示出脉冲输出部10输出的信号DUO[0]～DUO[8]、构成第3功能电路的下位电流源单元部12的下位电流源单元的选择涉及的信号SCAN[2]、SCAN[5]、构成第3功能电路的上位电流源单元部11c的上位电流源单元的选择涉及的信号DUO[8]、构成第3功能电路的下位电流源单元部12生成的下位电流值C、构成第3功能电路的上位电流源单元部11c生成的上位电流值C、以及作为下位电流值C和上位电流值C的合计的相加值C。

首先，通过使启动脉冲（=StartP）的逻辑状态从L状态变化成H状态，构成脉冲输出部10的延迟部件DU[*]（*是0～8）开始迁移动作。根据延迟部件DU[*]的迁移动作，从脉冲输出部输出的信号DUO[*]（*是0～8）的逻辑状态依次发生变化。各信号DUO[*]被输入到各自对应的功能电路。

第1功能电路～第3功能电路与从脉冲输出部10输出的信号DUO[*]同步地动作。以下，对各功能电路的动作进行说明。以下为了简化说明，设1个上位电流源单元输出的电流值为1，设1个下位电流源单元（2种）输出的电流值分别为1/3、2/3。

在第1功能电路中，在下位比特选择部14的第1下位比特选择部SA输出的信号SCAN[0]、SCAN[3]从L状态变化成H状态的时机，选择下位电流源单元部12的下位电流源单元，输出与选择出的下位电流源单元对应的下位电流值A。此外，在第1功能电路中，在输入到上位比特选择部13a的信号DUO[4]从L状态变化成H状态的时机，选择上位电流源单元部11a的上位电流源单元，输出与选择出的上位电流源单元对应的上位电流值A。

第1功能电路中的下位电流源单元的选择涉及的具体动作如下所示。在信号DUO[1]从L状态变化成H状态的时机，信号SCAN[0]从L状态变化成H状态。由此，选择输出1/3的电流值的下位电流源单元，下位电流值A增加1/3。接下来，在信号DUO[7]从L状态变化成H状态的时机，信号SCAN[0]从H状态变化成L状态，并且，信号SCAN[3]从L状态变化成H状态。由此，不选择输出1/3的电流值的下位电流源单元，并且，选择输出2/3的电流值的下位电流源单元，下位电流值A增加1/3。接下来，在信号DUO[4]从L状态变化成H状态的时机，信号SCAN[3]从H状态变化成L状态。由此，不选择输出2/3的电流值的下位电流源单元，下位电流值A变为0。通过反复进行以上的动作，进行下位电流源单元的选择。

第1功能电路中的上位电流源单元的选择涉及的具体动作如下所示。在信号DUO[4]从L状态变化成H状态的时机，上位比特选择部13a的移位控制部131a生成基于信号DUO[4]的变化的移位时钟。上位比特选择部13a的移位寄存器部130a根据该移位时钟而移位1级。由此，选择上位电流源单元，上位电流值A增加1。以后，以同样的方式，在信号DUO[4]从L状态变化成H状态的时机选择上位电流源单元，上位电流值A增加1。通过反复进行以上的动作，进行上位电流源单元的选择。通过以上的动作，相加值A逐次增加1/3。

在第2功能电路中，在下位比特选择部14的第2下位比特选择部SB输出的信号SCAN[1]、SCAN[4]从L状态变化成H状态的时机，选择下位电流源单元部12的下位电流源单元，输出与选择出的下位电流源单元对应的下位电流值B。此外，在第2功能电路中，在输入到上位比特选择部13b的信号DUO[6]从L状态变化成H状态的时机，选择上位电流源单元部11b的上位电流源单元，输出与选择出的上位电流源单元对应的上位电流值B。

第2功能电路中的下位电流源单元的选择涉及的具体动作如下所示。在信号DUO[3]从L状态变化成H状态的时机，信号SCAN[1]从L状态变化成H状态。由此，选择输出1/3的电流值的下位电流源单元，下位电流值B增加1/3。接下来，在信号DUO[0]从L状态变化成H状态的时机，信号SCAN[1]从H状态变化成L状态，并且，信号SCAN[4]从L状态变化成H状态。由此，不选择输出1/3的电流值的下位电流源单元，并且，选择输出2/3的电流值的下位电流源单元，下位电流值B增加1/3。接下来，在信号DUO[6]从L状态变化成H状态的时机，信号SCAN[4]从H状态变化成L状态。由此，不选择输出2/3的电流值的下位电流源单元，下位电流值B变为0。通过反复进行以上的动作，进行下位电流源单元的选择。

第2功能电路中的上位电流源单元的选择涉及的具体动作如下所示。在信号DUO[6]从L状态变化成H状态的时机，上位比特选择部13b的移位控制部131b生成基于信号DUO[6]的变化的移位时钟。上位比特选择部13b的移位寄存器部130b根据该移位时钟而移位1级。由此，选择上位电流源单元，上位电流值B增加1。以后，以同样的方式，在信号DUO[6]从L状态变化成H状态的时机选择上位电流源单元，上位电流值B增加1。通过反复进行以上的动作，进行上位电流源单元的选择。通过以上的动作，相加值B逐次增加1/3。

在第3功能电路中，在下位比特选择部14的第3下位比特选择部SC输出的信号SCAN[2]、SCAN[5]从L状态变化成H状态的时机，选择下位电流源单元部12的下位电流源单元，输出与选择出的下位电流源单元对应的下位电流值C。此外，在第3功能电路中，在输入到上位比特选择部13c的信号DUO[8]从L状态变化成H状态的时机，选择上位电流源单元部11c的上位电流源单元，输出与选择出的上位电流源单元对应的上位电流值C。

第3功能电路中的下位电流源单元的选择涉及的具体动作如下所示。在信号DUO[5]从L状态变化成H状态的时机，信号SCAN[2]从L状态变化成H状态。由此，选择输出1/3的电流值的下位电流源单元，下位电流值C增加1/3。接下来，在信号DUO[2]从L状态变化成H状态的时机，信号SCAN[2]从H状态变化成L状态，并且，信号SCAN[5]从L状态变化成H状态。由此，不选择输出1/3的电流值的下位电流源单元，并且，选择输出2/3的电流值的下位电流源单元，下位电流值C增加1/3。接下来，在信号DUO[8]从L状态变化成H状态的时机，信号SCAN[5]从H状态变化成L状态。由此，不选择输出2/3的电流值的下位电流源单元，下位电流值C变为0。通过反复进行以上的动作，进行下位电流源单元的选择。

第3功能电路中的上位电流源单元的选择涉及的具体动作如下所示。在信号DUO[8]从L状态变化成H状态的时机，上位比特选择部13c的移位控制部131c生成基于信号DUO[8]的变化的移位时钟。上位比特选择部13c的移位寄存器部130c根据该移位时钟而移位1级。由此，选择上位电流源单元，上位电流值C增加1。以后，以同样的方式，在信号DUO[8]从L状态变化成H状态的时机选择上位电流源单元，上位电流值C增加1。通过反复进行以上的动作，进行上位电流源单元的选择。通过以上的动作，相加值C逐次增加1/3。

由加法部15将来自各功能电路的恒定电流输出相加（相加值A＋相加值B＋相加值C），由转换部16转换成电压。上述相加值A、相加值B、相加值C的合计相加值逐次增加1/3（参照图8）。

如图8所示，在从下位电流值A发生变化的时机起经过了2级的延迟部件的延迟时间后的时机，下位电流值B发生变化，在从下位电流值B发生变化的时机起经过了2级的延迟部件的延迟时间后的时机，下位电流值C发生变化。另外，在本例子中，以各下位电流值为0的时机为基准。以同样的方式，在从上位电流值A发生变化的时机起经过了2级的延迟部件的延迟时间后的时机，上位电流值B发生变化，在从上位电流值B发生变化的时机起经过了2级的延迟部件的延迟时间后的时机，上位电流值C发生变化。另外，在本例子中，以各上位电流值增加的时机为基准。

即，在从第1功能电路的第1下位比特选择部SA和上位比特选择部13a选择/不选择下位电流源单元和上位电流源单元涉及的时机起，经过了一定时间（在本例子的情况下，是2级的延迟部件的延迟时间）后的时机，由第2功能电路的第2下位比特选择部SB和上位比特选择部13b选择/不选择下位电流源单元和上位电流源单元。关于选择/不选择下位电流源单元和上位电流源单元的时机，第2功能电路与第3功能电路的关系也是相同的。因此，第1功能电路～第3功能电路与从脉冲输出部10输出的信号同步地动作，并且，各功能电路选择/不选择下位电流源单元和上位电流源单元涉及的时机具有一定的时间差。

如上所述，根据本实施方式，第1功能电路～第3功能电路能够根据逻辑状态以与脉冲输出部10的延迟部件DU[*]（*是0～8）的延迟时间对应的时间差变化的信号DUO[*]（*是0～8），选择下位电流源单元和上位电流源单元。因此，能够容易地实现各功能电路的动作的高速化而不需要驱动时钟的成型。

此外，通过使各功能电路以一定的时间差进行动作，能够生成电压以规定的时间间隔发生变化的稳定的斜波。因此，能够抑制尖峰脉冲（glitch）的产生和误码的产生。此外，通过设置该斜波生成电路以替代例如图20的斜波生成电路7，能够实现固体摄像装置的高速化。

此外，根据本实施方式，还可得到以下的效果。在使用DA转换器的一般的斜波生成电路中，使用从计数电路输出的信号来进行下位电流源单元的选择，使用对从计数电路输出的信号进行解码后的信号来进行上位电流源单元的选择。因此，在同时进行下位电流源单元的选择/不选择和上位电流源单元的选择时，难以使两者的时机一致，从而产生由两者的时机偏差导致的尖峰脉冲。对此，在本实施方式中，通过用移位寄存器部和移位控制部构成上位比特选择部，能够抑制下位电流源单元的选择/不选择和上位电流源单元的选择的时机偏差，从而抑制尖峰脉冲的产生。

（第2实施方式）

接下来，对本发明的第2实施方式进行说明。图9示出本实施方式的斜波生成电路的结构的一个示例。除了从脉冲输出部10向上位比特选择部13a、13b、13c输出的信号以及从下位比特选择部14向下位电流源单元部12输出的信号以外，与图1所示的斜波生成电路是相同的，因而省略其说明。

上位比特选择部13a根据从脉冲输出部10输出的信号DUO[4]选择上位电流源单元部11a的上位电流源单元。上位比特选择部13b根据从脉冲输出部10输出的信号DUO[0]选择上位电流源单元部11b的上位电流源单元。

上位比特选择部13c根据从脉冲输出部10输出的信号DUO[5]选择上位电流源单元部11c的上位电流源单元。

下位比特选择部14的第1下位比特选择部SA将信号SCAN[0]、SCAN[3]输出到下位电流源单元部12，下位比特选择部14的第2下位比特选择部SB将信号SCAN[7]、SCAN[1]输出到下位电流源单元部12，下位比特选择部14的第3下位比特选择部SC将信号SCAN[5]、SCAN[8]输出到下位电流源单元部12。

接下来，对斜波生成电路的动作进行说明。图10示出脉冲输出部10输出的信号DUO[0]～DUO[8]、构成第1功能电路的下位电流源单元部12的下位电流源单元的选择涉及的信号SCAN[0]、SCAN[3]、构成第1功能电路的上位电流源单元部11a的上位电流源单元的选择涉及的信号DUO[4]、构成第1功能电路的下位电流源单元部12生成的下位电流值A、构成第1功能电路的上位电流源单元部11a生成的上位电流值A、以及作为下位电流值A和上位电流值A的合计的相加值A。

图11示出脉冲输出部10输出的信号DUO[0]～DUO[8]、构成第2功能电路的下位电流源单元部12的下位电流源单元的选择涉及的信号SCAN[1]、SCAN[7]、构成第2功能电路的上位电流源单元部11b的上位电流源单元的选择涉及的信号DUO[0]、构成第2功能电路的下位电流源单元部12生成的下位电流值B、构成第2功能电路的上位电流源单元部11b生成的上位电流值B、以及作为下位电流值B和上位电流值B的合计的相加值B。

图12示出脉冲输出部10输出的信号DUO[0]～DUO[8]、构成第3功能电路的下位电流源单元部12的下位电流源单元的选择涉及的信号SCAN[5]、SCAN[8]、构成第3功能电路的上位电流源单元部11c的上位电流源单元的选择涉及的信号DUO[5]、构成第3功能电路的下位电流源单元部12生成的下位电流值C、构成第3功能电路的上位电流源单元部11c生成的上位电流值C、以及作为下位电流值C和上位电流值C的合计的相加值C。

第1功能电路～第3功能电路与从脉冲输出部10输出的信号DUO[*]同步地动作。以下，对各功能电路的动作进行说明。以下，为了简化说明，设1个上位电流源单元输出的电流值为1，设1个下位电流源单元（2种）输出的电流值分别为1/3、2/3。

在第2功能电路中，在下位比特选择部14的第2下位比特选择部SB输出的信号SCAN[7]、SCAN[1]从L状态变化成H状态的时机，选择下位电流源单元部12的下位电流源单元，输出与选择出的下位电流源单元对应的下位电流值B。此外，在第2功能电路中，在输入到上位比特选择部13b的信号DUO[0]从L状态变化成H状态的时机，选择上位电流源单元部11b的上位电流源单元，输出与选择出的上位电流源单元对应的上位电流值B。

第2功能电路中的下位电流源单元的选择涉及的具体动作如下所示。在信号DUO[6]从L状态变化成H状态的时机，信号SCAN[7]从L状态变化成H状态。由此，选择输出1/3的电流值的下位电流源单元，下位电流值B增加1/3。接下来，在信号DUO[3]从L状态变化成H状态的时机，信号SCAN[7]从H状态变化成L状态，并且，信号SCAN[1]从L状态变化成H状态。由此，不选择输出1/3的电流值的下位电流源单元，并且，选择输出2/3的电流值的下位电流源单元，下位电流值B增加1/3。接下来，在信号DUO[0]从L状态变化成H状态的时机，信号SCAN[1]从H状态变化成L状态。由此，不选择输出2/3的电流值的下位电流源单元，下位电流值B变为0。通过反复进行以上的动作，进行下位电流源单元的选择。

第2功能电路中的上位电流源单元的选择涉及的具体动作如下所示。在信号DUO[0]从L状态变化成H状态的时机，上位比特选择部13b的移位控制部131b生成基于信号DUO[0]的变化的移位时钟。上位比特选择部13b的移位寄存器部130b根据该移位时钟而移位1级。由此，选择上位电流源单元，上位电流值B增加1。以后，以同样的方式，在信号DUO[0]从L状态变化成H状态的时机选择上位电流源单元，上位电流值B增加1。通过反复进行以上的动作，进行上位电流源单元的选择。通过以上的动作，相加值B逐次增加1/3。

在第3功能电路中，在下位比特选择部14的第3下位比特选择部SC输出的信号SCAN[5]、SCAN[8]从L状态变化成H状态的时机，选择下位电流源单元部12的下位电流源单元，输出与选择出的下位电流源单元对应的下位电流值C。此外，在第3功能电路中，在输入到上位比特选择部13c的信号DUO[5]从L状态变化成H状态的时机，选择上位电流源单元部11c的上位电流源单元，输出与选择出的上位电流源单元对应的上位电流值C。

第3功能电路中的下位电流源单元的选择涉及的具体动作如下所示。在信号DUO[2]从L状态变化成H状态的时机，信号SCAN[5]从L状态变化成H状态。由此，选择输出1/3的电流值的下位电流源单元，下位电流值C增加1/3。接下来，在信号DUO[8]从L状态变化成H状态的时机，信号SCAN[5]从H状态变化成L状态，并且，信号SCAN[8]从L状态变化成H状态。由此，不选择输出1/3的电流值的下位电流源单元，并且，选择输出2/3的电流值的下位电流源单元，下位电流值C增加1/3。接下来，在信号DUO[5]从L状态变化成H状态的时机，信号SCAN[8]从H状态变化成L状态。由此，不选择输出2/3的电流值的下位电流源单元，下位电流值C变为0。通过反复进行以上的动作，进行下位电流源单元的选择。

第3功能电路中的上位电流源单元的选择涉及的具体动作如下所示。在信号DUO[5]从L状态变化成H状态的时机，上位比特选择部13c的移位控制部131c生成基于信号DUO[5]的变化的移位时钟。上位比特选择部13c的移位寄存器部130c根据该移位时钟而移位1级。由此，选择上位电流源单元，上位电流值C增加1。以后，以同样的方式，在信号DUO[5]从L状态变化成H状态的时机选择上位电流源单元，上位电流值C增加1。通过反复进行以上的动作，进行上位电流源单元的选择。通过以上的动作，相加值C逐次增加1/3。

由加法部15将来自各功能电路的恒定电流输出相加（相加值A＋相加值B＋相加值C），由转换部16转换成电压。上述相加值A、相加值B、相加值C的合计相加值逐次增加1/3（参照图13）。

如图13所示，在从下位电流值C发生变化的时机起经过了4级的延迟部件的延迟时间后的时机，下位电流值B发生变化，在从下位电流值B发生变化的时机起经过了4级的延迟部件的延迟时间后的时机，下位电流值A发生变化。另外，在本例子中，以各下位电流值为0的时机为基准。以同样的方式，在从上位电流值C发生变化的时机起经过了4级的延迟部件的延迟时间后的时机，上位电流值B发生变化，在从上位电流值B发生变化的时机起经过了4级的延迟部件的延迟时间后的时机，上位电流值A发生变化。另外，在本例子中，以各上位电流值增加的时机为基准。

即，在从第3功能电路的第3下位比特选择部SC和上位比特选择部13c选择/不选择下位电流源单元和上位电流源单元涉及的时机起，经过了一定时间（在本例子的情况下，是4级的延迟部件的延迟时间）后的时机，由第2功能电路的第2下位比特选择部SB和上位比特选择部13b选择/不选择下位电流源单元和上位电流源单元。关于选择/不选择下位电流源单元和上位电流源单元的时机，第2功能电路与第1功能电路的关系也是相同的。因此，第1功能电路～第3功能电路与从脉冲输出部10输出的信号同步地动作，并且，各功能电路选择/不选择下位电流源单元和上位电流源单元涉及的时机具有一定的时间差。

如上所述，根据本实施方式，能够容易地实现各功能电路的动作的高速化而不需要驱动时钟的成型。此外，通过使各功能电路以一定的时间差进行动作，能够生成电压以规定的时间间隔发生变化的稳定的斜波，能够抑制尖峰脉冲的产生和误码的产生。此外，能够抑制下位电流源单元的选择/不选择和上位电流源单元的选择的时机偏差，能够抑制尖峰脉冲的产生。进而，通过设置该斜波生成电路以替代例如图20的斜波生成电路7，能够实现固体摄像装置的高速化。

此外，根据本实施方式，还可得到以下的效果。在第1实施方式中，如图8所示，关于同时进行下位电流源单元的选择/不选择和上位电流源单元的选择的时机T1、T2、T3，时机T1与时机T2的时间差和时机T2与时机T3的时间差是2级的延迟部件的延迟时间。对此，在第2实施方式中，如图13所示，关于同时进行下位电流源单元的选择/不选择和上位电流源单元的选择的时机T4、T5、T6，时机T4与时机T5的时间差和时机T5与时机T6的时间差是4级的延迟部件的延迟时间。

如上所述，在同时进行下位电流源单元的选择/不选择和上位电流源单元的选择的时机，容易产生由两者的时机偏差导致的尖峰脉冲。因此，优选的是，通过将同时进行下位电流源单元的选择/不选择和上位电流源单元的选择的时机在时间上进行分散，将尖峰脉冲对生成的斜波的影响在时间上进行分散。在第2实施方式中，与第1实施方式相比，由于能够将同时进行下位电流源单元的选择/不选择和上位电流源单元的选择的时机在时间上进行分散，因而能够生成稳定的斜波。

（第3实施方式）

接下来，对本发明的第3实施方式进行说明。图14示出本实施方式的斜波生成电路的结构的一个示例。在下位电流源单元部12中，除了设有多个下位电流源单元（图中记作“×1/3”的单元），该多个下位电流源单元生成构成上位电流源单元部11a、11b、11c结构的各个上位电流源单元生成的恒定电流的电流值的三分之一的电流值这一点，以及下位比特选择部14的结构以外，与图1所示的斜波生成电路是相同的，因而省略其说明。

图15示出下位比特选择部14的详细结构。下位比特选择部14通过对从脉冲输出部10具有的多个延迟部件DU[*]输出的信号进行逻辑运算，在规定的时机生成并输出规定逻辑的脉冲信号。下位比特选择部14由反相电路INV[*]（*是0～8）、NAND电路NAND[*]（*是0～8）以及RS锁存电路RS[*]（*是0～5）构成。

从规定的延迟部件输出的信号被输入到NAND电路NAND[*]的一个输入端子，从规定的延迟部件前三级的延迟部件输出的信号被输入到NAND电路NAND[*]的另一个输入端子。为了得到期望的逻辑，由反相电路INV[*]对从NAND电路NAND[*]输出的信号进行反转，输出到RS锁存电路RS[*]的S端子或者R端子。

NAND电路NAND[0]、NAND[3]、NAND[6]、反相电路INV[0]、INV[3]、INV[6]以及RS锁存电路RS[0]、RS[3]对应于图14的第1下位比特选择部SA，NAND电路NAND[1]、NAND[4]、NAND[7]、反相电路INV[1]、INV[4]、INV[7]以及RS锁存电路RS[1]、RS[4]对应于图14的第2下位比特选择部SB，NAND电路NAND[2]、NAND[5]、NAND[8]、反相电路INV[2]、INV[5]、INV[8]以及RS锁存电路RS[2]、RS[5]对应于图14的第3下位比特选择部SC。另外，该结构仅是一个示例，不限于此。

接下来，对斜波生成电路的动作进行说明。图16示出脉冲输出部10输出的信号DUO[0]～DUO[8]、构成第1功能电路的下位电流源单元部12的下位电流源单元的选择涉及的信号SCAN[0]、SCAN[3]、构成第1功能电路的上位电流源单元部11a的上位电流源单元的选择涉及的信号DUO[4]、构成第1功能电路的下位电流源单元部12生成的下位电流值A、构成第1功能电路的上位电流源单元部11a生成的上位电流值A、以及作为下位电流值A和上位电流值A的合计的相加值A。

图17示出脉冲输出部10输出的信号DUO[0]～DUO[8]、构成第2功能电路的下位电流源单元部12的下位电流源单元的选择涉及的信号SCAN[1]、SCAN[4]、构成第2功能电路的上位电流源单元部11b的上位电流源单元的选择涉及的信号DUO[6]、构成第2功能电路的下位电流源单元部12生成的下位电流值B、构成第2功能电路的上位电流源单元部11b生成的上位电流值B、以及作为下位电流值B和上位电流值B的合计的相加值B。

图18示出脉冲输出部10输出的信号DUO[0]～DUO[8]、构成第3功能电路的下位电流源单元部12的下位电流源单元的选择涉及的信号SCAN[2]、SCAN[5]、构成第3功能电路的上位电流源单元部11c的上位电流源单元的选择涉及的信号DUO[8]、构成第3功能电路的下位电流源单元部12生成的下位电流值C、构成第3功能电路的上位电流源单元部11c生成的上位电流值C、以及作为下位电流值C和上位电流值C的合计的相加值C。

第1功能电路～第3功能电路与从脉冲输出部10输出的信号DUO[*]同步地动作。以下，对各功能电路的动作进行说明。以下为了简化说明，设1个上位电流源单元输出的电流值为1，设1个下位电流源单元输出的电流值为1/3。

第1功能电路中的下位电流源单元的选择涉及的具体动作如下所示。在信号DUO[1]从L状态变化成H状态的时机，信号SCAN[0]从L状态变化成H状态。由此，选择输出1/3的电流值的下位电流源单元，下位电流值A增加1/3。接下来，在信号DUO[7]从L状态变化成H状态的时机，信号SCAN[3]从L状态变化成H状态。由此，选择输出1/3的电流值的下位电流源单元，下位电流值A增加1/3。接下来，在信号DUO[4]从L状态变化成H状态的时机，信号SCAN[0]、SCAN[3]从H状态变化成L状态。由此，不选择输出1/3的电流值的2个下位电流源单元，下位电流值A变为0。通过反复进行以上的动作，进行下位电流源单元的选择。

第2功能电路中的下位电流源单元的选择涉及的具体动作如下所示。在信号DUO[3]从L状态变化成H状态的时机，信号SCAN[1]从L状态变化成H状态。由此，选择输出1/3的电流值的下位电流源单元，下位电流值B增加1/3。接下来，在信号DUO[0]从L状态变化成H状态的时机，信号SCAN[4]从L状态变化成H状态。由此，选择输出1/3的电流值的下位电流源单元，下位电流值B增加1/3。接下来，在信号DUO[6]从L状态变化成H状态的时机，信号SCAN[1]、SCAN[4]从H状态变化成L状态。由此，不选择输出1/3的电流值的2个下位电流源单元，下位电流值B变为0。通过反复进行以上的动作，进行下位电流源单元的选择。

第3功能电路中的下位电流源单元的选择涉及的具体动作如下所示。在信号DUO[5]从L状态变化成H状态的时机，信号SCAN[2]从L状态变化成H状态。由此，选择输出1/3的电流值的下位电流源单元，下位电流值C增加1/3。接下来，在信号DUO[2]从L状态变化成H状态的时机，信号SCAN[5]从L状态变化成H状态。由此，选择输出1/3的电流值的下位电流源单元，下位电流值C增加1/3。接下来，在信号DUO[8]从L状态变化成H状态的时机，信号SCAN[2]、SCAN[5]从H状态变化成L状态。由此，不选择输出1/3的电流值的2个下位电流源单元，下位电流值C变为0。通过反复进行以上的动作，进行下位电流源单元的选择。

由加法部15将来自各功能电路的恒定电流输出相加（相加值A＋相加值B＋相加值C），由转换部16转换成电压。上述相加值A、相加值B、相加值C的合计相加值逐次增加1/3（参照图19）。

如图19所示，在从下位电流值A发生变化的时机起经过了2级的延迟部件的延迟时间后的时机，下位电流值B发生变化，在从下位电流值B发生变化的时机起经过了2级的延迟部件的延迟时间后的时机，下位电流值C发生变化。另外，在本例子中，以各下位电流值为0的时机为基准。同样，在从上位电流值A发生变化的时机起经过了2级的延迟部件的延迟时间后的时机，上位电流值B发生变化，在从上位电流值B发生变化的时机起经过了2级的延迟部件的延迟时间后的时机，上位电流值C发生变化。另外，在本例子中，以各上位电流值增加的时机为基准。

如上所述，根据本实施方式，能够容易地实现各功能电路的动作的高速化而不需要驱动时钟的成型。此外，通过使各功能电路以一定的时间差进行动作，能够生成电压以规定的时间间隔发生变化的稳定的斜波，能够抑制尖峰脉冲的产生和误码的产生。此外，能够抑制下位电流源单元的选择/不选择和上位电流源单元的选择的时机偏差，抑制尖峰脉冲的产生。此外，通过设置该斜波生成电路以替代例如图20的斜波生成电路7，能够实现固体摄像装置的高速化。

以上，参照附图详细叙述了本发明的实施方式，但是具体的结构不限于上述实施方式，还包含不脱离本发明要旨的范围的设计变更等。

Claims

1.一种斜波生成电路，该斜波生成电路具有：

脉冲输出部，其构成为具有延迟部和延迟控制部并输出多个信号，其中，所述延迟部具有使输入的信号延迟后输出的多个延迟部件，所述延迟控制部控制所述延迟部件使信号延迟的延迟时间，所述多个信号具有与所述延迟部件输出的信号的逻辑状态对应的逻辑状态，各信号的逻辑状态发生变化的时机的时间差是与所述延迟时间对应的时间；

功能电路，其具有：上位电流源单元部，其具有生成相同的恒定电流的上位电流源单元；下位电流源单元部，其具有多个下位电流源单元，所述多个下位电流源单元被进行了加权，所述多个下位电流源单元中的每一个生成电流值，各个所述多个下位电流源单元生成的所述电流值的值相对于所述上位电流源单元生成的所述恒定电流的电流值按照规定的比例而逐个不同；下位比特选择部，其根据所述脉冲输出部的输出选择所述下位电流源单元；以及上位比特选择部，其根据所述脉冲输出部的输出选择所述上位电流源单元，其中，所述功能电路为m个，m是2以上的自然数；

加法部，其将从所述m个功能电路输出的电流相加；以及

转换部，其将由所述加法部相加而得到的电流转换成电压后输出，

在所述m个功能电路中，一个功能电路具有的所述下位比特选择部和所述上位比特选择部的选择动作的时机与其它功能电路具有的所述下位比特选择部和所述上位比特选择部的选择动作的时机之间的时间差，是与所述延迟时间的整数倍对应的时间。

2.一种斜波生成电路，该斜波生成电路具有：

功能电路，其具有：上位电流源单元部，其具有生成相同的恒定电流的上位电流源单元；具有多个下位电流源单元的下位电流源单元部，所述多个下位电流源单元生成相对于所述上位电流源单元生成的所述恒定电流的电流值成为规定比例的电流值；下位比特选择部，其根据所述脉冲输出部的输出选择所述下位电流源单元；以及上位比特选择部，其根据所述脉冲输出部的输出选择所述上位电流源单元，其中，所述功能电路为m个，m是2以上的自然数；

加法部，其将从所述m个功能电路输出的电流相加；以及

3.根据权利要求1或者2所述的斜波生成电路，其中，

所述延迟部是将所述延迟部件连接成环状而成的圆环延迟电路。

4.根据权利要求1或者2所述的斜波生成电路，其中，

所述上位比特选择部具有：

移位寄存器部，其选择所述上位电流源单元；以及

移位控制部，其根据所述脉冲输出部的输出，生成施加给所述移位寄存器部的移位时钟。

5.一种固体摄像装置，该固体摄像装置具有：

摄像部，其以矩阵状配置有根据入射的电磁波的大小输出像素信号的多个像素；以及

权利要求1或者2所述的斜波生成电路。