CN103003942A - 利用Ru/Si二极管的交叉点存储器 - Google Patents

利用Ru/Si二极管的交叉点存储器 Download PDF

Info

Publication number
CN103003942A
CN103003942A CN201180034046XA CN201180034046A CN103003942A CN 103003942 A CN103003942 A CN 103003942A CN 201180034046X A CN201180034046X A CN 201180034046XA CN 201180034046 A CN201180034046 A CN 201180034046A CN 103003942 A CN103003942 A CN 103003942A
Authority
CN
China
Prior art keywords
memory cell
along
conductor
diode
adjacent memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201180034046XA
Other languages
English (en)
Other versions
CN103003942B (zh
Inventor
尼马尔·拉马斯瓦米
柯尔克·D·普拉尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN103003942A publication Critical patent/CN103003942A/zh
Application granted granted Critical
Publication of CN103003942B publication Critical patent/CN103003942B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/10—Phase change RAM [PCRAM, PRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

本发明涉及利用包括串联耦合于两个导体之间的电阻元件及二极管的存储器单元的存储器装置。所述二极管包括钌材料及硅材料。所述二极管进一步包括在所述硅材料上的钌或硅化钌的界面。硅化钌界面可为多晶硅化钌。

Description

利用Ru/Si二极管的交叉点存储器
技术领域
本发明一般来说涉及半导体存储器，且特定来说，在一个或一个以上实施例中，本发明涉及利用含有钌及硅的二极管的交叉点存储器。
背景技术
通常提供存储器装置作为计算机或其它电子装置中的内部半导体集成电路。存在许多不同类型的存储器，包括(举例来说)随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)及快闪存储器。
一般来说，交叉点存储器由出现于两个导电线(例如，存取线(通常称为字线)与数据线(通常称为位线))的相交点处的电阻元件界定。图1是具有出现于存取线138(例如，字线)与数据线126(例如，位线)的相交点处的存储器单元102的基本交叉点存储器阵列100的一部分的示意图。
阵列100中的每一存储器单元102包括耦合于存取线138与数据线126之间的电阻元件104。一般来说，电阻元件104的电阻率的差界定每一存储器单元102的数据值。举例来说，具有电阻率相对较高的电阻元件104的存储器单元102可界定例如逻辑0的一个数据值，而具有电阻率相对较低的电阻元件104的存储器单元102可界定例如逻辑1的不同数据值。通过跨越特定组的存取线138与数据线126施加电位差，可感测两个线之间的所得电流以确定出现于所述相交点处的存储器单元102是具有相对较高的电阻还是相对较低的电阻。可使用若干不同电阻率值来界定两个以上的数据状态。
交叉点存储器通常是极具空间效率的，从而提供高存储器密度。然而，在较大阵列中，通过未选或部分选定的存储器单元的泄漏可成为问题。由于上述原因，且由于所属领域的技术人员在阅读并了解本说明书之后将变得显而易见的下述其它原因，在此项技术中需要替代性交叉点存储器阵列架构。
附图说明
图1是基本交叉点存储器阵列的一部分的示意图。
图2是根据实施例的为图3A到9B的论述提供参考框架的存储器阵列的一部分的俯视图。
图3A到3H描绘根据实施例的在各种制作阶段期间沿图2的视图线A-A′截取的存储器阵列的一部分的横截面图。
图3J描绘根据某些实施例的二极管的横截面图，其展示在硅材料上的硅化钌界面。
图4A到4H描绘根据实施例的在各种制作阶段期间沿图2的视图线B-B′截取的存储器阵列的一部分的横截面图。
图5A及5B描绘根据实施例的分别沿图2的视图线A-A′及B-B′截取的存储器阵列的一部分的横截面图。
图6A及6B描绘根据实施例的分别沿图2的视图线A-A′及B-B′截取的存储器阵列的一部分的横截面图。
图7A及7B描绘根据实施例的分别沿图2的视图线A-A′及B-B′截取的存储器阵列的一部分的横截面图。
图8A及8B描绘根据实施例的分别沿图2的视图线A-A′及B-B′截取的存储器阵列的一部分的横截面图。
图9A及9B描绘根据实施例的分别沿图2的视图线A-A′及B-B′截取的存储器阵列的一部分的横截面图。
具体实施方式
在以下详细描述中，参考形成此描述的一部分的附图，且在附图中以图解说明的方式展示特定实施例。在图式中，贯穿数个视图以相似编号描述大致类似的组件。可使用其它实施例，且可在不背离本发明的范围的情况下做出结构、逻辑及电改变。举例来说，术语半导体可指代材料层、晶片或衬底且包括任一基底半导体结构。“半导体”应理解为包括蓝宝石上硅(SOS)技术、绝缘体上硅(SOI)技术、薄膜晶体管(TFT)技术、经掺杂及未掺杂半导体、由基底半导体结构支撑的硅的外延层以及所属领域的技术人员众所周知的其它半导体结构。此外，当在以下描述中提及半导体时，可能已利用先前工艺步骤在基底半导体结构中形成区/结。因此，不应将以下详细描述视为具有限制意义。
各种实施例包括具有在两个导体(例如，存取线及数据线)之间与二极管串联耦合的电阻元件的存储器单元。所述二极管含有钌及硅。
图2是根据实施例的存储器阵列200的一部分的俯视图，以为图3A到9B的论述提供参考框架。存储器阵列200包括形成于多个第一导体(例如，数据线)226与多个第二导体(例如，存取线)238的相交点处的存储器单元202。一般来说，存取线238及数据线226形成为相交图案，但无需如图2中所展示形成为正交的。一般来说，存储器阵列200的导体是存取线238还是数据线226取决于所述导体是用来选择(例如，激活)存储器单元202还是用来感测(例如，读取)选定存储器单元202的数据值。
图3A到3H描绘根据实施例的在各种制作阶段期间沿图2的视图线A-A′截取的存储器阵列200的一部分的横截面图。图4A到4H描绘根据实施例的在各种制作阶段期间沿图2的视图线B-B′截取的存储器阵列200的一部分的横截面图。图3A到3H的横截面图对应于图4A到4H的横截面图以使得图3A及4A在相同制作阶段处截取，图3B及4B在相同制作阶段处截取，且依此类推。
图3A及4A描绘在可能已发生数个处理步骤之后的存储器阵列的一部分。一般来说，图3A及4A可描绘其上将形成存储器阵列200的支撑件220。作为一个实例，支撑件220可为电介质材料。实例性电介质材料包括氧化硅(SiO/SiO2)、氮化硅(SiN/Si2N/Si3N4)或氧氮化硅(SiOxNy)材料。进一步的实例性电介质材料包括经掺杂氧化硅材料，例如硼磷硅酸盐玻璃(BPSG)，即掺杂有硼及磷的二氧化硅材料。其它电介质材料为已知的且用于半导体制作的技术中。一般来说，支撑件220应经选择以通常抑制在形成于其上的未来数据线之间的电流流动，且此还可通过在支撑件220中邻近数据线之间形成隔离区来完成。
图3A及4A进一步描绘经图案化电介质222a。经图案化电介质222a一般来说为电介质材料。尽管经图案化电介质222a可为与支撑件220相同的电介质材料，但选择不同电介质材料允许选择性移除。举例来说，可通过在支撑件220上形成电介质材料、后续接着图案化所述电介质材料以形成用于未来存取线的形成的沟槽224来形成经图案化电介质222a。如图3A及4A中所描绘，可形成沟槽224以暴露支撑件220的部分，或可在暴露支撑件220的部分之前终止沟槽224。通过为支撑件220与经图案化电介质222a选择不同电介质材料，支撑件220可通过使用对经图案化电介质222a的材料具选择性的移除过程而充当停止层。举例来说，为了形成在暴露支撑件220的部分之前终止的沟槽224，可使用定时移除过程。
在图3B及4B中，形成第一导体226。一般来说，第一导体226经形成以含有一种或一种以上导电材料，例如，金属、金属合金、导电金属氮化物、其它导电材料或其某一组合。举例来说，形成第一导体226可包括在沟槽224的底部及侧壁上形成势垒(在图3B或4B中未展示)，后续接着用金属填充沟槽224。对于一个实施例，所述势垒可包括形成第一金属或金属氮化物以覆盖沟槽224的底部及侧壁，且接着形成第二金属以填充沟槽224(例如，见图9A及9B的形成第一导体226的势垒225及导电材料227)。特定来说，对于某些实施例，所述势垒可包括钨、氮化钛或钽(仅作为几个实例)。一般来说，所述势垒将取决于填充沟槽224的导电材料，即，势垒将既定减少哪种类型的杂质或其它扩散组分。导电材料的实例可包括铜、铝、钨、金及/或其合金。在一些实施例中，可使用籽晶层(未展示)来促进填充沟槽224的过程。用于形成第一导体226的适合技术可包括(举例来说)化学气相沉积(CVD)、物理气相沉积(PVD)、原子层沉积(ALD)及无电镀。对于一些实施例，沟槽224经填充而超出经图案化电介质222a的上部表面，例如在所有经暴露表面上方形成导电材料的毯覆式沉积过程。在此情形中，可执行化学机械平面化(CMP)过程以移除导电材料的在经图案化电介质222a的上部表面上面延伸的部分。
在图3C及4C中，移除第一导体226的一部分。举例来说，第一导体的上部表面凹入到经图案化电介质222a的上部表面下面。可使用各向同性或各向异性移除过程达使第一导体226凹入特定量所预期的特定时间。举例来说，可借助对第一导体226的在经图案化电介质222a上方的材料具选择性的蚀刻剂来使用湿蚀刻过程。对于一个实施例，第一导体226凹入到其原始高度的大约1/2。作为替代方案，可将经图案化电介质222a形成到第一导体226的所要高度，可填充沟槽224且可(例如)通过CMP移除任何过量材料。
在图3D及4D中，在第一导体226上方形成钌材料228。举例来说，可用含有钌(Ru)的材料填充沟槽224的在移除第一导体226的部分之后即刻重新敞开的部分。用于形成钌材料228的适合技术可包括(举例来说)CVD、PVD、ALD及无电镀。对于某些实施例，通过从钌或硅化钌(Ru2Si3)靶标进行溅镀来形成钌材料228。
对于各种实施例，钌材料228含有处于足以使钌成为钌材料228的最大金属组分的水平的钌。对于某些实施例，钌材料228基本上由元素钌组成。对于额外实施例，钌材料228基本上由硅化钌组成。如关于第一导体226所述，用钌材料228填充沟槽224可在经图案化电介质222a的上部表面上面延伸，且可(例如)通过CMP移除此过量材料以平面化所述表面。
在图3E及4E中，移除钌材料228的一部分。举例来说，钌材料228的上部表面凹入到经图案化电介质222a的上部表面下面。可使用各向同性或各向异性移除过程达使钌材料228凹入特定量所预期的特定时间。举例来说，可使用到O3或O2/Cl2的暴露来选择性地移除钌材料228的在经图案化电介质222a上方的材料。对于一个实施例，钌材料228凹入到其原始高度的大约1/2。
在图3F及4F中，在钌材料228上方形成硅材料230。举例来说，可用含有硅(Si)的材料填充沟槽224的在移除钌材料228的部分之后即刻重新敞开的部分。用于形成硅材料230的适合技术可包括(举例来说)CVD、PVD及ALD。对于各种实施例，硅材料230含有处于足以使硅成为硅材料230的最大组分的水平的硅。对于某些实施例，硅材料230基本上由单晶硅、多晶硅(即，多晶硅(polysilicon))或非晶硅组成。对于额外实施例，硅材料230为经导电掺杂的。对于进一步的实施例，硅材料230具有n型导电性。提供n型导电性可包括用例如砷(Ar)或磷(P)的n型杂质掺杂。可在形成硅材料230期间或之后发生此掺杂。如关于第一导体226所述，用硅材料230填充沟槽224可在经图案化电介质222a的上部表面上面延伸，且可(例如)通过CMP移除此过量材料以平面化所述表面。
在图3G及4G中，移除硅材料230的一部分。举例来说，硅材料230的上部表面凹入到经图案化电介质222a的上部表面下面。可使用各向同性或各向异性移除过程达使硅材料230凹入特定量所预期的特定时间。举例来说，可借助对硅材料230的在经图案化电介质222a上方的材料具选择性的蚀刻剂来使用湿蚀刻过程。对于一个实施例，硅材料230凹入到其原始高度的大约1/2。硅材料230及钌材料228连同形成于钌材料228与硅材料230之间的任选硅化钌界面(在图3G及4G中未展示)共同地形成存储器单元的二极管。举例来说，在钌材料228为钌且硅材料230为多晶硅的情况下，对于其中在形成硅材料230之后不形成硅化钌界面的实施例，二极管可具有在多晶硅上的钌界面，或二极管可具有在多晶硅上的由钌与多晶硅的反应形成的硅化钌界面。将参考图3J继续进行在硅材料230上形成任选硅化钌界面的论述。
在图3H及4H中，可在硅材料230上方形成第一电极232。一般来说，第一电极232经形成以含有一种或一种以上导电材料，例如，金属、金属合金、导电金属氮化物、其它导电材料或其某一组合。举例来说，可用第一电极232的一种或一种以上导电材料来填充沟槽224的在移除硅材料230的部分之后即刻重新敞开的部分。用于形成钌材料228的适合技术可包括(举例来说)CVD、PVD、ALD及无电镀。如关于第一导体226所述，用第一电极232的导电材料填充沟槽224可在经图案化电介质222a的上部表面上面延伸，且可(例如)通过CMP移除此过量材料以平面化所述表面。
在第一电极232的形成之后，在第一电极232上方形成具有可变电阻率的材料234。具有可变电阻率的材料234可包括硫属化物或其它相变材料、铁电材料、磁阻材料或可通过跨越材料施加适当电位差而更改其电阻率的其它材料。一些特定实例包括NiO、Nb2O5、TiO2、HfO2、Al2O3、MgOx、ZrOx、CrO2、VO、BN及AlN。一般来说，将前述材料视为能够可逆地更改其电阻率的材料。具有可变电阻率的材料234可进一步包括可熔材料以使得其电阻率可从初始值更改到不同值但不容易恢复到其初始值。举例来说，材料234可为反熔丝，以使得其呈现介电性质或半导电性质直到跨越所述反熔丝施加充足电位差允许反熔丝的相对侧上的导电材料短接在一起。对于例如图3H及4H中所描绘的实施例的实施例，具有可变电阻率的材料234可形成为连续层，且可在一个方向上跨越第一电极232的长度且在另一方向上跨越第二电极238的长度。
在具有可变电阻率的材料234的形成之后，可在具有可变电阻率的材料234上方形成第二电极236。第一电极232、具有可变电阻率的材料234及第二电极236共同地形成存储器单元的电阻元件。一般来说，第二电极236经形成以含有一种或一种以上导电材料，例如，金属、金属合金、导电金属氮化物、其它导电材料或其某一组合。举例来说，形成第二电极236可包括形成经图案化电介质222b、用一种或一种以上导电材料填充沟槽及如参考第一导体226所描述而凹入。如关于第一导体226进一步所述，用第二电极236的导电材料填充沟槽可在经图案化电介质222b的上部表面上面延伸且可(例如)通过CMP移除此过量材料以平面化所述表面。选择用于经图案化电介质222b的材料可遵循与关于经图案化电介质222a所呈现的指南相同的指南，但电介质222b与电介质222a无需为相同电介质材料。
在第二电极236的形成之后，可在第二电极236上方形成第二导体238。一般来说，第二导体238经形成以含有一种或一种以上导电材料，例如，金属、金属合金、导电金属氮化物、其它导电材料或其某一组合。第二导体238可具有与第一导体226相同的构造。举例来说，形成第二导体238可包括用一种或一种以上导电材料填充经图案化电介质222b的沟槽并移除过量材料，例如参考第一电极232所描述。
作为参考图3A到3H及4A到4H所描述的处理的替代方案，可通过除本文中所描述的过程之外的过程来形成例如第一导体226、钌材料228、硅材料230、第二电极236及第二导体238的结构。使用第一导体226作为一实例，可通过以下操作来避免凹入：将经图案化电介质222a形成到第一导体226的所要高度、用一种或一种以上导电材料填充沟槽224并(例如)通过CMP移除任何过量材料；或将一种或一种以上导电材料形成到所要高度、图案化以界定第一导体226并用电介质材料填充第一导体226之间的空间。半导体制作领域的技术人员将明了用以形成本文中所描述的结构的其它方法。
图3J描绘根据某些实施例的二极管的横截面图，其展示在硅材料230上的硅化钌(Ru2Si3)界面229。硅化钌界面229形成于硅材料230上硅材料230与钌材料228之间。对于各种实施例，硅化钌界面229为多晶硅化钌。可通过使钌材料228及硅材料230退火(例如，快速热退火)借此促进钌材料228的钌与硅材料230的硅的反应来形成硅化钌界面229。举例来说，图3G及4G的结构可经受足以形成多晶硅化钌界面229的时间及温度，例如，在氮(N2)环境中500℃到800℃的温度下达5分钟到30分钟。
现在将参考图5A到5B、图6A到6B、图7A到7B、图8A到8B及9A到9B来描述额外实施例。在这些图中，省略各种制作阶段。然而，其中所描述的结构可使用如参考图3A到3H、3J及4A到4H所描述的处理来制作。除非另有说明，否则结合图3A到3H、图3J及4A到4H关于各种元件提供的指南适用于所描绘实施例中的每一者。
图5A及5B描绘根据实施例的分别沿图2的视图线A-A′及B-B′截取的存储器阵列的一部分的横截面图。对于图3A到3H及4A到4H中所描绘的实施例，二极管与沿第一导体226的方向的邻近存储器单元接触，但与沿第二导体238的方向的邻近存储器单元隔离。对于图5A及5B中所描绘的实施例，二极管与沿第一导体226的方向及沿第二导体238的方向的邻近存储器单元隔离。可通过使用例如图5A及5B中的经图案化电介质222b的额外经图案化电介质来形成此结构。举例来说，可将经图案化电介质222a形成到第一导体226的所要高度，且可形成第一导体226。接着可将经图案化电介质222b形成到钌材料228、硅材料230及第一电极232的堆叠的所要高度，从而界定用于二极管及第一电极232的后续形成的通孔。可如参考图3H及4H所描述来形成具有可变电阻率的材料234，可如参考图3H及4H所描述来形成第二电极236及第二导体238，应注意，图5B的经图案化电介质222c对应于图4H的经图案化电介质222b。虽然图5A及5B中未识别，但如参考图3J所描述，可在钌材料228与硅材料230之间形成硅化钌界面。
图6A及6B描绘根据实施例的分别沿图2的视图线A-A′及B-B′截取的存储器阵列的一部分的横截面图。对于图5A及5B中所描绘的实施例，具有可变电阻率的材料234与沿第一导体226的方向及沿第二导体238的方向的邻近存储器单元接触。对于图6A及6B中所描绘的实施例，具有可变电阻率的材料234与沿第一导体226的方向及沿第二导体238的方向的邻近存储器单元隔离。处理可与参考图5A及5B所描述的处理类似，只不过经图案化电介质222b可形成到钌材料228、硅材料230、第一电极232及具有可变电阻率的材料234的堆叠的所要高度。虽然图6A及6B中未识别，但如参考图3J所描述，可在钌材料228与硅材料230之间形成硅化钌界面。
图7A及7B描绘根据实施例的分别沿图2的视图线A-A′及B-B′截取的存储器阵列的一部分的横截面图。对于图3A到3H及4A到4H中所描绘的实施例，二极管在存储器单元的电阻元件与第一导体226之间。对于图7A及7B中所描绘的实施例，二极管在存储器单元的电阻元件与第二导体238之间。此外，尽管图3A到3H及4A到4H中所描绘的实施例使其存储器单元的二极管与沿第一导体226的方向的邻近存储器单元接触，但图7A及7B中所描绘的实施例具有与沿第一导体226及第二导体238两者的方向的邻近存储器单元隔离的二极管。从前述论述中，此结构的制作将显而易见。虽然图7A及7B中未识别，但如参考图3J所描述，可在钌材料228与硅材料230之间形成硅化钌界面。
图8A及8B描绘根据实施例的分别沿图2的视图线A-A′及B-B′截取的存储器阵列的一部分的横截面图。对于图7A及7B中所描绘的实施例，具有可变电阻率的材料234与沿第一导体226及第二导体238两者的方向的邻近存储器单元接触。对于图8A及8B中所描绘的实施例，具有可变电阻率的材料234与沿第一导体226及第二导体238两者的方向的邻近存储器单元隔离。从前述论述中，此结构的制作将显而易见。虽然图8A及8B中未识别，但如参考图3J所描述，可在钌材料228与硅材料230之间形成硅化钌界面。
图9A及9B描绘根据实施例的分别沿图2的视图线A-A′及B-B′截取的存储器阵列的一部分的横截面图。图9A及9B中所描绘的实施例展示形成为具有势垒225及所述势垒内的导电材料227的第一导体226的实例。图9A及9B中所描绘的实施例与图3A到3H及4A到4H中所描绘的实施例类似，只不过所述二极管形成于存储器单元的电阻元件与第二导体238之间，且所述二极管与沿第二导体238的方向的邻近存储器单元接触但与沿第一导体226的方向的邻近存储器单元隔离。虽然图9A及9B中未识别，但如参考图3J所描述，可在钌材料228与硅材料230之间形成硅化钌界面。
应注意，可在参考图3A到9B所描述的结构中利用额外层，例如用以抑制相对层之间的扩散的势垒层或用以促进相对层之间的粘合的粘合层。
结论
已描述利用包括串联耦合于两个导体之间的电阻元件及二极管的存储器单元的存储器装置。所述二极管包括钌材料及硅材料。所述二极管进一步包括在硅材料上的钌或硅化钌的界面。硅化钌界面可为多晶硅化钌。
虽然本文已图解说明及描述了特定实施例，但所属领域的技术人员将了解旨在实现相同目的的任何布置均可替代所展示的特定实施例。所属领域的技术人员将明了所述实施例的许多修改。因此，此申请案既定涵盖所述实施例的任何修改或变化形式。

Claims (32)

1.一种存储器单元，其包含：
第一导体；
第二导体；
电阻元件，其耦合于所述第一导体与所述第二导体之间；及
二极管，其在所述第一导体与所述第二导体之间与所述电阻元件串联耦合；
其中所述二极管包含钌材料及硅材料；且
其中所述二极管进一步包含在所述硅材料上的选自由所述硅材料上的钌界面及所述硅材料上的硅化钌界面组成的群组的界面。
2.根据权利要求1所述的存储器单元，其中所述电阻元件包含具有可变电阻率的材料。
3.根据权利要求1所述的存储器单元，其中所述电阻元件包含熔丝或反熔丝。
4.根据权利要求1所述的存储器单元，其中所述硅化钌界面为多晶硅化钌。
5.根据权利要求1所述的存储器单元，其中所述硅材料选自由单晶硅、多晶硅及非晶硅组成的群组。
6.根据权利要求1所述的存储器单元，其中所述二极管在所述电阻元件与所述第一导体之间。
7.根据权利要求6所述的存储器单元，其中所述二极管的所述界面在所述二极管的所述硅与所述第一导体之间。
8.根据权利要求6所述的存储器单元，其中所述电阻元件包含：
第一电极；
具有可变电阻率的材料；及
第二电极，其在所述第二导体与所述具有可变电阻率的材料之间。
9.根据权利要求8所述的存储器单元，其中所述具有可变电阻率的材料与沿所述第一导体的方向的邻近存储器单元及沿所述第二导体的方向的邻近存储器单元接触。
10.根据权利要求9所述的存储器单元，其中所述二极管与沿所述第一导体的所述方向的所述邻近存储器单元接触，但不与沿所述第二导体的所述方向的所述邻近存储器单元接触。
11.根据权利要求9所述的存储器单元，其中所述二极管与沿所述第一导体的所述方向的所述邻近存储器单元及沿所述第二导体的所述方向的所述邻近存储器单元隔离。
12.根据权利要求8所述的存储器单元，其中所述具有可变电阻率的材料与沿所述第一导体的方向的邻近存储器单元及沿所述第二导体的方向的邻近存储器单元隔离。
13.根据权利要求12所述的存储器单元，其中所述二极管与沿所述第一导体的所述方向的所述邻近存储器单元及沿所述第二导体的所述方向的所述邻近存储器单元隔离。
14.根据权利要求1所述的存储器单元，其中所述二极管在所述电阻元件与所述第二导体之间。
15.根据权利要求14所述的存储器单元，其中所述二极管的所述硅在所述二极管的所述界面与所述第二导体之间。
16.根据权利要求14所述的存储器单元，其中所述电阻元件包含：
第一电极；
具有可变电阻率的材料；及
第二电极，其在所述二极管与所述具有可变电阻率的材料之间。
17.根据权利要求16所述的存储器单元，其中所述具有可变电阻率的材料与沿所述第一导体的方向的邻近存储器单元及沿所述第二导体的方向的邻近存储器单元接触。
18.根据权利要求17所述的存储器单元，其中所述二极管与沿所述第二导体的所述方向的所述邻近存储器单元接触，但不与沿所述第一导体的所述方向的所述邻近存储器单元接触。
19.根据权利要求17所述的存储器单元，其中所述二极管与沿所述第一导体的所述方向的所述邻近存储器单元及沿所述第二导体的所述方向的所述邻近存储器单元隔离。
20.根据权利要求16所述的存储器单元，其中所述具有可变电阻率的材料与沿所述第一导体的方向的邻近存储器单元及沿所述第二导体的方向的邻近存储器单元隔离。
21.根据权利要求20所述的存储器单元，其中所述二极管与沿所述第一导体的所述方向的所述邻近存储器单元及沿所述第二导体的所述方向的所述邻近存储器单元隔离。
22.一种存储器装置，其包含：
存储器单元阵列；
多个存取线；及
多个数据线；
其中所述存储器单元中的至少一者形成于所述多个存取线中的相关联存取线与所述多个数据线中的相关联数据线的相交点处，所述至少一个存储器单元包含：
电阻元件，其耦合于所述相关联存取线与所述相关联数据线之间；及
二极管，其在所述相关联数据线与所述电阻元件之间与所述电阻元件串联耦合；
其中所述二极管包含在硅材料上的介于钌材料与所述硅材料之间的界面，所述界面选自由所述硅材料上的钌界面及所述硅材料上的硅化钌界面组成的群组；且
其中所述硅材料在所述界面与所述电阻元件之间。
23.根据权利要求22所述的存储器装置，其中所述至少一个存储器单元的所述电阻元件包含具有可变电阻率的材料，其中所述具有可变电阻率的材料与沿所述相关联数据线的方向的邻近存储器单元及沿所述相关联存取线的方向的邻近存储器单元接触。
24.根据权利要求23所述的存储器装置，其中所述至少一个存储器单元的所述二极管与沿所述相关联数据线的所述方向的所述邻近存储器单元接触，但不与沿所述相关联存取线的所述方向的所述邻近存储器单元接触。
25.根据权利要求23所述的存储器装置，其中所述至少一个存储器单元的所述二极管与沿所述相关联数据线的所述方向的所述邻近存储器单元及沿所述相关联存取线的所述方向的所述邻近存储器单元隔离。
26.根据权利要求22所述的存储器装置，其中所述至少一个存储器单元的所述电阻元件包含具有可变电阻率的材料，其中所述至少一个存储器单元的所述具有可变电阻率的材料与沿所述相关联数据线的方向的邻近存储器单元及沿所述相关联存取线的方向的邻近存储器单元隔离，且其中所述二极管与沿所述相关联数据线的所述方向的所述邻近存储器单元及沿所述相关联存取线的所述方向的所述邻近存储器单元隔离。
27.一种存储器装置，其包含：
存储器单元阵列；
多个存取线；及
多个数据线；
其中所述存储器单元中的至少一者形成于所述多个存取线中的相关联存取线与所述多个数据线中的相关联数据线的相交点处，所述至少一个存储器单元包含：
电阻元件，其耦合于所述相关联存取线与所述相关联数据线之间；及
二极管，其在所述电阻元件与所述相关联存取线之间与所述电阻元件串联耦合；
其中所述二极管包含在硅材料上的介于钌材料与所述硅材料之间的界面，所述界面选自由所述硅材料上的钌界面及所述硅材料上的硅化钌界面组成的群组；且
其中所述硅材料在所述界面与所述相关联存取线之间。
28.根据权利要求27所述的存储器装置，其中所述至少一个存储器单元的所述电阻元件包含具有可变电阻率的材料，其中所述至少一个存储器单元的所述具有可变电阻率的材料与沿所述相关联数据线的方向的邻近存储器单元及沿所述相关联存取线的方向的邻近存储器单元接触。
29.根据权利要求28所述的存储器装置，其中所述至少一个存储器单元的所述二极管与沿所述相关联存取线的所述方向的所述邻近存储器单元接触，但不与沿所述相关联数据线的所述方向的所述邻近存储器单元接触。
30.根据权利要求28所述的存储器装置，其中所述至少一个存储器单元的所述二极管与沿所述相关联数据线的所述方向的所述邻近存储器单元及沿所述相关联存取线的所述方向的所述邻近存储器单元隔离。
31.根据权利要求27所述的存储器装置，其中所述至少一个存储器单元的所述电阻元件包含具有可变电阻率的材料，其中所述至少一个存储器单元的所述具有可变电阻率的材料与沿所述相关联数据线的方向的邻近存储器单元及沿所述相关联存取线的方向的邻近存储器单元隔离。
32.根据权利要求31所述的存储器装置，其中所述至少一个存储器单元的所述二极管与沿所述相关联数据线的所述方向的所述邻近存储器单元及沿所述相关联存取线的所述方向的所述邻近存储器单元隔离。
CN201180034046.XA 2010-07-09 2011-06-30 利用Ru/Si二极管的交叉点存储器 Active CN103003942B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/833,314 2010-07-09
US12/833,314 US8395140B2 (en) 2010-07-09 2010-07-09 Cross-point memory utilizing Ru/Si diode
PCT/US2011/042501 WO2012006201A2 (en) 2010-07-09 2011-06-30 Cross-point memory utilizing ru/si diode

Publications (2)

Publication Number Publication Date
CN103003942A true CN103003942A (zh) 2013-03-27
CN103003942B CN103003942B (zh) 2016-04-13

Family

ID=45437932

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180034046.XA Active CN103003942B (zh) 2010-07-09 2011-06-30 利用Ru/Si二极管的交叉点存储器

Country Status (5)

Country Link
US (3) US8395140B2 (zh)
KR (1) KR101421394B1 (zh)
CN (1) CN103003942B (zh)
TW (1) TWI497490B (zh)
WO (1) WO2012006201A2 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9680094B2 (en) * 2012-08-30 2017-06-13 Kabushiki Kaisha Toshiba Memory device and method for manufacturing the same
US9012878B1 (en) 2013-12-23 2015-04-21 Intermolecular, Inc. MoOx based selector element
US8975610B1 (en) 2013-12-23 2015-03-10 Intermolecular, Inc. Silicon based selector element

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101068023A (zh) * 2006-03-02 2007-11-07 奇梦达股份公司 用自对准工艺制造的相变存储器
US20080157127A1 (en) * 2005-05-09 2008-07-03 Nantero, Inc. Nonvolatile nanotube diodes and nonvolatile nanotube blocks and systems using same and methods of making same
US20090225583A1 (en) * 2008-03-05 2009-09-10 Samsung Electronics Co., Ltd. Resistive memory device for programming resistance conversion layers and method thereof

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3838405A (en) 1973-10-03 1974-09-24 Ibm Non-volatile diode cross point memory array
DE3175263D1 (en) * 1981-06-25 1986-10-09 Ibm Electrically programmable read-only memory
JP2921889B2 (ja) * 1989-11-27 1999-07-19 株式会社東芝 半導体装置の製造方法
US5311039A (en) * 1990-04-24 1994-05-10 Seiko Epson Corporation PROM and ROM memory cells
US5536968A (en) * 1992-12-18 1996-07-16 At&T Global Information Solutions Company Polysilicon fuse array structure for integrated circuits
US5640343A (en) * 1996-03-18 1997-06-17 International Business Machines Corporation Magnetic memory array using magnetic tunnel junction devices in the memory cells
JP3361062B2 (ja) * 1998-09-17 2003-01-07 株式会社東芝 半導体装置
US6787833B1 (en) * 2000-08-31 2004-09-07 Micron Technology, Inc. Integrated circuit having a barrier structure
US6858481B2 (en) * 2001-08-13 2005-02-22 Advanced Micro Devices, Inc. Memory device with active and passive layers
KR100465598B1 (ko) * 2001-12-26 2005-01-13 주식회사 하이닉스반도체 쇼트키 다이오드를 이용한 마그네틱 램
US6570795B1 (en) * 2002-04-10 2003-05-27 Hewlett-Packard Development Company, L.P. Defective memory component of a memory device used to represent a data bit in a bit sequence
JP4124635B2 (ja) * 2002-12-05 2008-07-23 シャープ株式会社 半導体記憶装置及びメモリセルアレイの消去方法
US7176064B2 (en) 2003-12-03 2007-02-13 Sandisk 3D Llc Memory cell comprising a semiconductor junction diode crystallized adjacent to a silicide
US20050226067A1 (en) 2002-12-19 2005-10-13 Matrix Semiconductor, Inc. Nonvolatile memory cell operating by increasing order in polycrystalline semiconductor material
US7408212B1 (en) * 2003-07-18 2008-08-05 Winbond Electronics Corporation Stackable resistive cross-point memory with schottky diode isolation
US7002197B2 (en) * 2004-01-23 2006-02-21 Hewlett-Packard Development Company, L.P. Cross point resistive memory array
US20060250836A1 (en) 2005-05-09 2006-11-09 Matrix Semiconductor, Inc. Rewriteable memory cell comprising a diode and a resistance-switching material
US20060273298A1 (en) 2005-06-02 2006-12-07 Matrix Semiconductor, Inc. Rewriteable memory cell comprising a transistor and resistance-switching material in series
US7446010B2 (en) 2005-07-18 2008-11-04 Sharp Laboratories Of America, Inc. Metal/semiconductor/metal (MSM) back-to-back Schottky diode
US7932548B2 (en) 2006-07-14 2011-04-26 4D-S Pty Ltd. Systems and methods for fabricating self-aligned memory cell
US7838436B2 (en) 2006-09-28 2010-11-23 Magic Technologies, Inc. Bottom electrode for MRAM device and method to fabricate it
US7639523B2 (en) 2006-11-08 2009-12-29 Symetrix Corporation Stabilized resistive switching memory
KR100898897B1 (ko) 2007-02-16 2009-05-27 삼성전자주식회사 비휘발성 메모리 소자 및 그 형성방법
DE102008032067A1 (de) * 2007-07-12 2009-01-15 Samsung Electronics Co., Ltd., Suwon Verfahren zum Bilden von Phasenänderungsspeichern mit unteren Elektroden
KR20090045653A (ko) 2007-11-02 2009-05-08 삼성전자주식회사 다이오드-스토리지 노드를 포함하는 비휘발성 메모리 소자및 이를 포함하는 크로스 포인트 메모리 어레이
KR101185563B1 (ko) * 2007-12-24 2012-09-24 삼성전자주식회사 쇼트키 배리어 트랜지스터 제조방법
US7706177B2 (en) 2007-12-28 2010-04-27 Sandisk 3D Llc Method of programming cross-point diode memory array
US7787282B2 (en) 2008-03-21 2010-08-31 Micron Technology, Inc. Sensing resistance variable memory
US8053364B2 (en) * 2008-05-01 2011-11-08 Intermolecular, Inc. Closed-loop sputtering controlled to enhance electrical characteristics in deposited layer
US20090283739A1 (en) 2008-05-19 2009-11-19 Masahiro Kiyotoshi Nonvolatile storage device and method for manufacturing same
EP2139054A3 (en) * 2008-06-25 2011-08-31 Samsung Electronics Co., Ltd. Memory device and method of manufacturing the same
US7932506B2 (en) * 2008-07-22 2011-04-26 Macronix International Co., Ltd. Fully self-aligned pore-type memory cell having diode access device
US8067815B2 (en) * 2008-12-11 2011-11-29 Macronix International Co., Lt.d. Aluminum copper oxide based memory devices and methods for manufacture
JP2010165803A (ja) * 2009-01-14 2010-07-29 Toshiba Corp 半導体記憶装置の製造方法及び半導体記憶装置
JP2010192800A (ja) * 2009-02-20 2010-09-02 Toshiba Corp 不揮発性半導体記憶装置
JP2011003719A (ja) * 2009-06-18 2011-01-06 Toshiba Corp 抵抗変化メモリ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080157127A1 (en) * 2005-05-09 2008-07-03 Nantero, Inc. Nonvolatile nanotube diodes and nonvolatile nanotube blocks and systems using same and methods of making same
CN101068023A (zh) * 2006-03-02 2007-11-07 奇梦达股份公司 用自对准工艺制造的相变存储器
US20090225583A1 (en) * 2008-03-05 2009-09-10 Samsung Electronics Co., Ltd. Resistive memory device for programming resistance conversion layers and method thereof

Also Published As

Publication number Publication date
TWI497490B (zh) 2015-08-21
WO2012006201A2 (en) 2012-01-12
KR101421394B1 (ko) 2014-07-18
US9343674B2 (en) 2016-05-17
US20130187121A1 (en) 2013-07-25
US8395140B2 (en) 2013-03-12
TW201214435A (en) 2012-04-01
US20140346424A1 (en) 2014-11-27
CN103003942B (zh) 2016-04-13
WO2012006201A3 (en) 2012-04-26
US20120007037A1 (en) 2012-01-12
KR20130025442A (ko) 2013-03-11
US8803125B2 (en) 2014-08-12

Similar Documents

Publication Publication Date Title
US10964752B2 (en) Three-dimensional memory device including laterally constricted current paths and methods of manufacturing the same
US6567293B1 (en) Single level metal memory cell using chalcogenide cladding
US10014347B2 (en) Arrays of memory cells and methods of forming an array of memory cells
KR101336413B1 (ko) 집적 메모리 어레이 및 메모리 어레이의 형성방법
US8525298B2 (en) Phase change memory device having 3 dimensional stack structure and fabrication method thereof
US11043537B2 (en) Three-dimensional phase change memory device including vertically constricted current paths and methods of manufacturing the same
US20080017890A1 (en) Highly dense monolithic three dimensional memory array and method for forming
US20080099814A1 (en) Integrated circuit and method for production
CN110534519B (zh) 改进的三维纵向存储器
US8981330B2 (en) Thermally-confined spacer PCM cells
CN102569336A (zh) 非易失性半导体存储器件及其制造方法
CN103003942B (zh) 利用Ru/Si二极管的交叉点存储器
US8927957B2 (en) Sidewall diode driving device and memory using same
WO2020251637A1 (en) Three-dimensional memory device including constricted current paths, and methods of manufacturing the same
WO2003073512A1 (en) Single level metal memory cell using chalcogenide cladding
US8860223B1 (en) Resistive random access memory
KR101161664B1 (ko) 상변환 기억 소자 및 그의 제조방법
US20240099168A1 (en) Phase change memory cell
KR20070063811A (ko) 상변환 기억 소자 및 그의 제조방법
KR20070063810A (ko) 상변환 기억 소자 및 그의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant