CN103000673B - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN103000673B
CN103000673B CN201210330511.0A CN201210330511A CN103000673B CN 103000673 B CN103000673 B CN 103000673B CN 201210330511 A CN201210330511 A CN 201210330511A CN 103000673 B CN103000673 B CN 103000673B
Authority
CN
China
Prior art keywords
electrode
field plate
drain
semiconductor substrate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201210330511.0A
Other languages
English (en)
Other versions
CN103000673A (zh
Inventor
田中圣康
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN103000673A publication Critical patent/CN103000673A/zh
Application granted granted Critical
Publication of CN103000673B publication Critical patent/CN103000673B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H01L21/26546—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Abstract

本发明提供了一种半导体器件及其制造方法。一种提供紧凑性以及增大的漏极耐压的半导体器件。该半导体器件包括：栅电极；源电极，其与栅电极隔开；漏电极，在平面图中，其相对于栅电极与源电极相对地定位，并且与栅电极隔开；至少一个场板电极，在平面图中，其位于栅电极和漏电极之间，通过绝缘膜设置在半导体衬底上方，并且与栅电极、源电极和漏电极隔开；以及至少一个场板接触，其设置在绝缘膜中，将场板电极耦合到半导体衬底。在平面图中，场板电极从场板接触至少向着源电极或向着漏电极延伸。

Description

半导体器件及其制造方法
相关专利申请的交叉引用
2001年9月9日提交的日本专利申请No.2011-196809的公开内容包括说明书、附图和摘要的全部内容以引用方式并入本文。
技术领域
本发明涉及半导体器件以及制造半导体器件的方法。
背景技术
在诸如水平功率MISFET的半导体元件的领域中，需要增大漏极耐压。根据当在关断栅极电压的情况下连续向漏电极施加额定电压时，在半导体元件中是否出现特性变化或击穿现象来评价漏极耐压。当向漏电极施加电压时在半导体元件中出现的特性变化或击穿现象是由于施加漏极电压而造成半导体元件中的电场集中引起的。这种电场集中容易出现在栅电极的漏极侧端部下方。
例如，通过使用场板电极，可以减少由于施加漏极电压而在半导体元件中出现的电场集中。如下所述的与具有场板电极的半导体器件相关的众多技术是已知的。
日本未审查专利公开No.2011-71307和No.2004-200248公开了栅电极具有屋檐状的场板部分。日本未审查专利公开No.2006-253654、平7（1995）-321312和2008-263140公开了将位于栅电极和漏电极之间的场板电极与源电极耦合。日本未审查专利公开No.2004-214471公开了独立于栅电极控制位于栅电极和漏电极之间的电场控制电极。
发明内容
根据日本未审查专利公开No.2004-200248、No.2006-253654、平7（1995）-321312和2008-263140，场板电极与源电极或栅电极耦合。在这种情况下，场板电极具有与源电极或栅电极相同的电势。为此，难以为了减少电场集中而使场板电极的电势最佳。根据日本未审查专利公开No.2004-214471，场板电极的电势与栅电极或源电极独立地受外部电源控制。在这种情况下，需要用焊盘等将场板电极耦合到外部电源。这样造成半导体器件的面积增大。
根据本发明的一个方面，提供了一种半导体器件，该半导体器件包括：半导体衬底；栅电极，其设置在半导体衬底上方；源电极，其设置在半导体衬底上方并且与栅电极隔开；漏电极，在平面图中，该漏电极相对于栅电极与源电极相对地定位，该漏电极设置在半导体衬底上方并且与栅电极隔开；至少一个场板电极，在平面图中，其位于栅电极和漏电极之间，通过绝缘膜设置在半导体衬底上方，并且与栅电极、源电极和漏电极隔开；以及至少一个场板接触，其设置在绝缘膜中，将场板电极耦合到半导体衬底。在平面图中，场板电极从场板接触至少向着源电极或向着漏电极延伸。
根据本发明的以上方面，半导体器件具有场板电极，该场板电极位于栅电极和漏电极之间并且通过场板接触耦合到半导体衬底。场板电极从场板接触至少向着源电极或者向着漏电极延伸。由于这种结构，可以根据场板接触的位置控制场板电极的电势。因此，通过赋予场板电极足够的电势，可以有效减少半导体衬底中的电场集中。另外，场板电极耦合到半导体衬底。这意味着，可以在没有外部电源的情况下，为场板电极赋予电势。因此，半导体器件可以是紧凑的。从而，根据本发明，半导体器件可以是紧凑的并且提供增大的漏极耐压。
根据本发明的另一个方面，提供了一种制造半导体器件的方法，方法包括以下步骤：在半导体衬底上形成绝缘膜；以及在绝缘膜上形成位于栅电极两侧的源电极和漏电极以及栅电极和漏电极之间的场板电极，并且在绝缘膜中形成场板接触，以将场板电极耦合到半导体衬底。在形成场板电极的步骤中，在平面图中，将场板电极形成为从场板接触至少向着源电极或者向着漏电极延伸。
根据本发明，半导体器件可以是紧凑的并且提供增大的漏极耐压。
附图说明
图1是根据本发明的第一实施例的半导体器件的截面图；
图2是示出图1所示半导体器件的实例的平面图；
图3是示出图1所示半导体器件的实例的平面图；
图4A和图4B是示出在向图1所示半导体器件的漏电极施加电压的情况下的电势分布和电场分布的曲线图，其中，图4A示出电势分布并且图4B示出电场分布；
图5是示出图1所示半导体器件的第一变型的截面图；
图6是示出图1所示半导体器件的第二变型的截面图；
图7是示出图1所示半导体器件的第三变型的截面图；
图8A和图8B是示出制造图1所示半导体器件的方法的截面图，其中，图8A示出半导体衬底并且图8B示出绝缘膜和导电膜的形成；
图9A和图9B是示出制造图1所示半导体器件的方法的截面图，其中，图9A示出接触孔的形成并且图9B示出包括在接触孔中形成接触的过程；
图10是示出根据本发明的第二实施例的半导体器件的截面图；
图11A和图11B是示出制造图10所示半导体器件的方法的截面图，其中，图11A示出源区、漏区和LDD区的形成并且图11B示出绝缘膜和导电膜的形成；
图12A和图12B是示出制造图10所示半导体器件的方法的截面图，其中，图12A示出接触孔的形成并且图12B示出形成电极的过程；
图13是示出根据本发明的第三实施例的半导体器件的截面图；
图14A和图14B是示出制造图13所示半导体器件的方法的截面图，其中，图14A示出半导体衬底并且图14B示出绝缘膜和导电膜的形成；
图15A和图15B是示出制造图13所示半导体器件的方法的截面图，其中，图15A示出包括形成栅电极的过程并且图15B示出包括形成接触孔的过程；
图16是示出根据本发明的第四实施例的半导体器件的截面图；
图17A和图17B是示出制造图16所示半导体器件的方法的截面图，其中，图17A示出漏区、源区和LDD区的形成并且图17B示出绝缘膜和导电膜的形成；
图18A和图18B是示出制造图16所示半导体器件的方法的截面图，其中，图18A示出包括形成栅电极的过程并且图18B示出形成漏电极、源电极和场板电极的过程；
图19是示出根据本发明的第五实施例的半导体器件的截面图；
图20A和图20B是示出制造图19所示半导体器件的方法的截面图，其中，图20A示出绝缘膜和导电膜的形成并且图20B示出栅电极的形成；
图21A和图21B是示出制造图19所示半导体器件的方法的截面图，其中，图21A示出LDD区的形成并且图21B示出漏区和源区的形成；以及
图22A和图22B是示出制造图19所示半导体器件的方法的截面图，其中，图22A示出层间绝缘膜的形成并且图22B示出形成漏电极、源电极和场板电极的过程。
具体实施方式
接着，将参照附图描述本发明的优选实施例。在附图中，用相似的附图标记表示相似的元件，并且不再重复这类元件的描述。
图1是根据本发明的第一实施例的半导体器件100的截面图。半导体器件100包括半导体衬底10、栅电极20、源电极24、漏电极22、至少一个场板电极30和至少一个场板接触40。这个实施例中的半导体器件100包括例如高电子迁移率晶体管（HEMT）。
栅电极20布置在半导体衬底10上方。源电极24布置在半导体衬底10上方。源电极24与栅电极20隔开。在平面图中，漏电极22相对于栅电极20与源电极24相对地定位。漏电极22布置在半导体衬底10上方。漏电极22与栅电极20隔开。
在平面图中，场板电极30位于栅电极20和漏电极22之间。另外，场板电极30穿过绝缘膜26位于半导体衬底10上方。场板电极30与栅电极20、源电极24和漏电极22隔开。场板接触40布置在绝缘膜26中。场板接触40将场板电极30耦合到半导体衬底10。在平面图中，场板电极30从场板接触40至少向着源电极24或者向着漏电极22延伸。接着，将详细描述半导体器件100的结构。
如图1中所示，绝缘膜26以覆盖半导体衬底10的一个表面的方式布置。绝缘膜26布置在栅电极20下方。绝缘膜26的布置在栅电极20下方的部分用作栅极绝缘膜。例如，绝缘膜26是单层膜，诸如，硅氮化物膜、硅氧化物膜或氧化铝膜或者作为这些膜的组合的层叠膜。
如图1中所示，在平面图中，场板电极30位于栅电极20和漏电极22之间。场板电极30与栅电极20、漏电极22和源电极24隔开。设置了多个场板电极30并且该多个场板电极30在从栅电极20向着漏电极22的第一方向上相互隔开。在这个实施例中，在栅电极20和漏电极22之间设置三个场板电极30。可以适当选择场板电极30的数量。在此，场板电极30是指在从栅电极20向着漏电极22的方向上依次的场板电极32（30）、场板电极34（30）和场板电极36（30）。第一方向对应于图1中从左到右的方向。
场板电极30通过场板接触40耦合到半导体衬底10。场板接触40设置在每个场板电极30上。具体地，场板电极32通过场板接触42（40）耦合到半导体衬底10，场板电极34通过场板接触44（40）耦合到半导体衬底10，并且场板电极36通过场板接触46（40）耦合到半导体衬底10。
如图1中所示，在平面图中，每个场板电极30从场板接触40向着漏电极22延伸。场板电极30在相同方向上从与场板电极30耦合的各个场板接触40延伸。具体地，场板电极30从与场板电极30耦合的各个场板接触40向着漏电极22延伸。
如从场板接触40看到的，场板电极30在一个方向（图1中的X方向）延伸。在该方向上，在半导体衬底10的位于每个场板电极30端部下方的部分中形成耗尽层。因此，在该方向上，在半导体衬底10的位于每个场板电极30端部下方的部分中产生出现电场集中的区域。具体地，在这个实施例中，在半导体衬底10的位于每个场板电极30更靠近漏电极22的端部下方的部分中，产生出现电场集中的区域。这意味着，栅电极20更靠近漏电极22的端部下方的电场集中分散到场板电极30更靠近漏电极22的端部下方的区域。因此，半导体衬底10中的电场集中减少。
场板电极30在一个方向上从与场板电极30耦合的各个场板接触40延伸。在该方向上的场板电极30的端部之间的间隔彼此相等。这有助于电场集中在半导体衬底10中的有效分散。
场板电极30和每个均设置在场板电极30中的每一个上的场板接触40布置为，使得当在关断栅极电压的情况下向漏电极22施加电压时，施加到漏电极22、栅电极20和场板电极30的电势以从漏电极22到栅电极20以线性梯度变化。因此，可以有效抑制半导体衬底10中的电场集中。通过例如基于有限元方法使用2D器件仿真计算半导体衬底10的表面电势分布，来确定场板接触40的位置。
图4A和图4B是分别示出在向图1所示半导体器件100的漏电极22施加电压的情况下的电势分布和电场分布的曲线图。图4A示出栅电极20、场板电极30和漏电极22的电势。图4A中的FP1、FP2和FP3分别代表图1中的场板电极32、场板电极34和场板电极36。图4B示出半导体衬底10的表面上的电场分布。图4A示出当在关断栅极电压（0V）的同时向漏电极22施加100V时的电场分布。在这种情况下，如图4A中所示，场板电极32的电势是25V，场板电极34的电势是50V并且场板电极36的电势是75V。换言之，在漏电极22、场板电极30和栅电极20的电势之中，存在从漏电极22到栅电极20以线性梯度的递减。在这种情况下，在半导体衬底10的表面上的电场均匀分散到栅电极20更靠近漏电极22的端部的下方以及场板电极30更靠近漏电极22的端部的下方，如图4B中所示。在这种情况下，如图4B中所示，半导体衬底10的表面电场值低于在半导体元件中出现击穿等时的击穿电场水平。从以上得知，当向漏电极22施加电压时，栅电极20和场板电极30从漏电极22到栅电极20线性地变化，可以有效分散半导体衬底10中出现的电场集中。
图5是示出图1所示半导体器件100的第一变型的截面图。如图5中所示，在平面图中，场板电极30可以从场板接触40向着源电极24延伸。在这种情况下，载流子集中在半导体衬底10的位于场板电极30更靠近源电极24的端部下方的部分中。在载流子集中的部分周围产生耗尽层。因此，在半导体衬底10的位于场板电极30更靠近源电极24的端部下方的部分周围出现电场集中。因此，半导体衬底10中出现的电场集中减少。此外，场板电极30在相同方向上从与场板电极30耦合的各个场板接触40延伸。换言之，场板电极30从与场板电极30耦合的各个场板接触40向着源电极24延伸。
还可能的是，一些场板电极30从各个场板接触40向着漏电极22延伸并且其它场板电极30从各个场板接触40向着源电极24延伸。另一种可能的方法是，场板电极30从场板接触40向着源电极24和漏电极22两者延伸。
如图1中所示，栅电极20布置在绝缘膜26上。源电极24布置在绝缘膜26上。源电极24通过设置在绝缘膜26中的源极接触25耦合到半导体衬底10。漏电极22布置在绝缘膜26上。漏电极22耦合到设置在绝缘膜26中的漏极接触23。
如图1中所示，场板电极30和栅电极20两者都布置在绝缘膜26上。当场板电极耦合到栅电极时，场板电极具有与栅电极相同的电势。另外，与栅电极相比，场板电极更靠近漏电极。在这种情况下，与施加到栅电极的电压相比，场板电极更容易受施加到漏电极的电压影响。为此，场板电极下方的绝缘膜必须比栅极绝缘膜厚。这意味着，必须增加新的制造步骤以在场板电极的下方形成绝缘膜。另一方面，在这个实施例中，场板电极30耦合到半导体衬底10，而不耦合到栅电极20。因此，场板电极30下方的绝缘膜和栅电极20下方的栅极绝缘膜可以是同一绝缘膜26。这意味着，不需要增加新的制造步骤以在场板电极30下方形成绝缘膜。因此，更容易形成场板电极30。
栅电极20、源电极24、漏电极22和场板电极30是通过在绝缘膜26上依次堆叠导电膜28和导电膜56制成的层叠体。如图1中所示，将作为源电极24的上层的导电膜56埋入在导电膜28和绝缘膜26中制成的开口中，并且耦合到半导体衬底10。源极接触25由埋入绝缘膜26的导电膜56制成。将作为漏电极22的上层的导电膜56埋入在导电膜28和绝缘膜26中制成的开口中，并且耦合到半导体衬底10。漏极接触23由埋入绝缘膜26的导电膜56制成。将作为各场板电极30的上层的导电膜56埋入在导电膜28和绝缘膜26中制成的开口中，并且耦合到半导体衬底10。场板接触40由埋入绝缘膜26的导电膜56制成。
导电膜28由适合用于栅电极的材料制成。例如，导电膜28是Al、Ti、TiN、W、WSi或多晶硅膜。当栅电极20的与用作栅极绝缘膜的绝缘膜26接触的部分是由这些材料中的任意一种制成的导电膜28时，容易控制半导体元件的阈值电压。导电膜56由适合用于源电极和漏电极的材料制成。例如，导电膜56是Al的单层膜或Ti和Al的层叠膜。通过使用由该材料制成的导电膜56，可以减小漏电极22、源电极24和场板电极30与半导体衬底10的接触电阻。
图2和图3是示出图1所示半导体器件100的实例的平面图。图1是沿着图2和图3中的A-A'线截取的截面图。如图2和图3中所示，半导体器件100包括其中形成半导体元件的元件区，以及在元件区80周围形成的元件隔离区82。元件区80通过元件隔离区82与另一个元件区80隔离。
如图2中所示，每个场板接触40可以位于场板电极30的处于第二方向上的部分中，并且其形状如接触孔，该第二方向在半导体衬底1的平面中垂直于上述第一方向。可以按每个场板电极30一个接触40地形成形状均如接触孔的多个场板接触40。如果是这种情况，则每个均设置在场板电极30中的每一个上的场板接触40可以布置在第二方向上并且相互隔开。场板电极30上设置的场板接触40可以在第二方向上相互交错排列。替代地，如图3中所示，场板接触40的形状可以如在第二方向上延伸的隙缝。第二方向对应于图2中的竖直方向。
如图1中所示，半导体衬底10是通过依次堆叠半导体层12和半导体层14而制成的层叠体。通过异质外延生长方法，在半导体层12上沉积半导体层14。在半导体层14和半导体层12之间的异质介面中形成二维电子气层。这意味着，根据这个实施例的半导体器件100具有使用该二维电子气层作为沟道的高电子迁移率晶体管。
例如，半导体器件10由氮化物半导体制成。在这种情况下，例如，半导体层12由AlGaN制成并且半导体层14由GaN制成。还可能的是，半导体层12由InAlGaN制成并且半导体层14由GaN制成。此外，还可能的是，半导体层12由AlN制成并且半导体层14由GaN制成。替代地，半导体衬底10可以是通过堆叠三种不同类型的半导体层而制成的层叠体。在这种情况下，半导体衬底10可以是通过依次堆叠AlGaN、GaN和AlGaN层而制成的层叠体或者依次堆叠GaN、AlGaN和GaN层而制成的层叠体。替代地，半导体衬底10可以由除氮化物半导体之外的材料制成。在这种情况下，例如，半导体层12由AlGaAs制成并且半导体层14由GaAs制成。还可能的是，半导体层12由AlGaAs制成并且半导体层14由InxGaAs制成。此外，还可能的是，半导体层12由InAlAs制成并且半导体层14由InGaAs制成。
图6是示出图1所示半导体器件100的第二变型的截面图。如图6中所示，半导体层14可以具有在栅电极20下方的开口。在这种情况下，由布置在半导体衬底上的绝缘膜26、导电膜28和导电膜56填充半导体层14中的开口。绝缘膜26与半导体层12接触。由于栅电极20下方的半导体层14中的开口，半导体元件阈值电压可以是0V或更大。这意味着，可以实现常关式半导体器件。
图7是示出图1所示半导体器件100的第三变型的截面图。如图7中所示，半导体衬底10可以具有凹陷结构。该凹陷结构在栅电极20下方的半导体层14中具有没有穿透半导体层14的凹面或凹陷。在这种情况下，在栅电极20下方的绝缘膜26中制成开口。由导电膜28和导电膜56填充绝缘膜26中的开口和半导体层14中的凹陷。该凹陷结构使得可以控制半导体元件的阈值电压。另外，可以通过使用二维电子气层作为沟道来实现低损耗半导体元件。
接着，将描述根据这个实施例的制造半导体器件100的方法。图8A和图8B以及图9A和图9B是示出制造图1所示半导体器件100的方法的截面图。该方法包括在半导体衬底10上形成绝缘膜26的步骤以及在绝缘膜26上形成源电极24、漏电极22和场板电极30并且在绝缘膜26中形成场板接触40以将场板电极30耦合到半导体衬底10的步骤。
首先，如图8A中所示，制备半导体衬底10。半导体衬底10由半导体层12和通过异质外延生长方法沉积在半导体层12上的半导体层14构成。因此，在半导体层14和半导体层12之间的异质界面中，形成二维电子气层。
接着，在半导体衬底10中形成元件区80（图2）和元件隔离区82（图2）。采用以下工序来形成元件区80和元件隔离区82。首先，在将成为元件区80的区域中形成抗蚀剂膜。然后，使用该抗蚀剂膜作为掩膜，注入离子。在这个离子注入过程中使用诸如氮离子或硼离子的杂质。在离子注入过程中，将杂质引入到比半导体层14和12之间的界面位于更大深度的区域中。由于离子注入过程，元件隔离区82中的二维电子气消失。这样将元件区80与另一个元件区80电隔开。
接着，利用碱性或酸性化学品清洁半导体衬底10的表面。通过清洁，去除在半导体衬底10表面上的颗粒或污染物，诸如金属和有机物质。接着，在半导体衬底10上形成绝缘膜26，如图8B中所示。例如，通过CVD（化学气相沉积）过程形成绝缘膜26，在该CVD过程中，沉积硅氮化物、硅氧化物或氧化铝的单层膜或作为这些膜的组合的层叠膜。然后，如图8B中所示，在绝缘膜26上形成导电膜28。例如，通过PVD（物理气相沉积）过程形成导电膜28，在该PVD过程中，沉积金属膜。替代地，通过由CVD过程来沉积多晶硅膜，可以形成导电膜28。
接着，在绝缘膜26和导电膜28中形成场板接触孔50、漏极接触孔52和源极接触孔54，如图9A中所示。采用以下工序来形成场板接触孔50、漏极接触孔52和源极接触孔54。首先，在导电膜28上形成抗蚀剂膜。然后，通过使抗蚀剂膜曝光和显影，制成抗蚀剂图案。然后，使用该抗蚀剂图案作为掩膜，干蚀刻绝缘膜26和导电膜28。例如，可以使用氟化气体作为蚀刻气体。然后，使用氧等离子体完成对抗蚀剂图案的灰化。然后，通过酸性溶液剥离和去除抗蚀剂图案。结果，完成场板接触孔50、漏极接触孔52和源极接触孔54。场板接触孔50形成在漏极接触孔52和源极接触孔54之间。另外，将场板接触孔50形成为布置在将在随后过程中形成的栅电极20和漏电极22之间。
接着，如图9B中所示，导电膜56形成在场板接触孔50、漏极接触孔52和源极接触孔54内部以及导电膜28上方。埋入场板接触孔50内的导电膜56形成场板接触40。埋入漏极接触孔52内的导电膜56形成漏极接触23。埋入源极接触孔54内的导电膜56形成源极接触25。
通过PVD过程形成导电膜56，在该PVD过程中，沉积Al的单层膜或Ti和Al的层叠膜。如果导电膜56是Ti和Al的层叠膜，则作为实例，采用以下工序形成导电膜56。首先，通过溅射，在放置在超高真空溅射腔中的半导体衬底10上方沉积Ti。然后，在保持超高真空的同时，将半导体衬底10移入退火腔内。然后，将放置在退火腔内的半导体衬底10加热到700℃至800℃，持续大约5分钟。在保持超高真空的同时，将半导体衬底10移回溅射腔内。然后，通过溅射，在放置在溅射腔中的半导体衬底10上方沉积Al。此时，例如，Ti膜的厚度约为5nm。例如，Al膜的厚度约为1μm。通过在用于形成导电膜56的这个过程中保持超高真空，可以减小漏电极22、源电极24和场板电极30与半导体衬底10的接触电阻。然而，即使在用于形成导电膜56的过程中没有保持超高真空，也将得到本发明的有益效果。
接着，同时形成栅电极20、漏电极22、源电极24和场板接触40。例如，采用以下工序形成栅电极20、漏电极22、源电极24和场板接触40。首先，在导电膜56上形成抗蚀剂膜。然后，通过使抗蚀剂膜曝光和显影，制成抗蚀剂图案。然后，使用该抗蚀剂膜作为掩膜，干蚀刻导电膜56。例如，可以使用氯气作为蚀刻气体。然后，使用氧等离子体完成对抗蚀剂图案的灰化。然后，通过酸性溶液剥离和去除抗蚀剂图案。因此，完成栅电极20、漏电极22、源电极24和场板接触40。从而完成图1所示的半导体器件100。
接着，将描述这个实施例的效果。这个实施例包括场板电极30，该场板电极30位于栅电极20和漏电极22之间并且通过场板接触40耦合到半导体衬底10。场板电极30从场板接触40至少向着源电极24或者向着漏电极22延伸。
根据这个实施例，可以根据场板接触40的位置，控制每个场板电极30的电势。这意味着，可以通过赋予场板电极30足够的电势，有效地减少半导体衬底10中的电场集中。另外，因为场板电极30耦合到半导体衬底10，所以可以在没有外部电源的情况下为场板电极30赋予电势。这消除了对用于控制场板电极30的外部电源的需要，以及对用于与外部电源耦合的电源线的封装引脚或焊盘的需要。因此，可以避免半导体器件100的面积增大。因此，根据这个实施例，半导体器件可以是紧凑的并且提供增大的漏极耐压。
此外，因为不需要外部电源，所以即使由于电路相关限制而不能安装外部电源，也可以提供场板电极30来增强漏极耐压。如果场板电极30是电浮动的，则可能在场板电极30上出现电荷写（chargewriting），从而造成半导体元件不稳定地操作。在这个实施例中，场板电极30耦合到半导体衬底10。这样防止场板电极30变成电浮动的，从而降低元件不稳定操作的可能性。
另外，根据这个实施例，场板电极30与漏电极22和源电极24同时形成。这意味着，不必增加形成场板电极30的新步骤。因此，容易生产场板电极30。
根据在日本未审查专利公开No.2011-71307、No.2004-200248、No.2006-253654、平7（1995）-321312和2008-263140中公开的技术，场板电极耦合到源电极或者与栅电极一体形成。因此，场板电极具有与栅电极或源电极相同的电势。半导体衬底的每个区域中的最佳电场减小取决于与栅电极的距离。因此，如果场板电极具有与栅电极或源电极相同的电势，则为了实现半导体衬底的每个区域中的最佳电场减小，场板电极下方的绝缘膜必须在不同区域中具有不同厚度，如日本未审查专利公开No.2004-200248中描述的。如果使不同区域中的绝缘膜的厚度不同，则应该增加制造步骤的数量。
另一方面，根据这个实施例，可以根据对应的场板接触40的位置分别控制场板电极30中的每一个的电势。换言之，可以为每个场板电极30赋予使半导体衬底10的每个区域中的电场减小最佳的电势。因此，可以在半导体衬底10的每个区域中实现最佳电场减小。因此，位于场板电极30下方的绝缘膜具有相同厚度。这使得容易生产场板电极30。
此外，根据这个实施例，每个场板电极30耦合到半导体衬底10，而非耦合到栅电极20。为此，与场板电极30耦合到栅电极20时相比，栅极边缘电容不太可能增大。因此，可以在半导体器件的操作中实现高速。
图10是示出根据本发明的第二实施例的半导体器件102的截面图，其对应于第一实施例的图1。除了半导体衬底10的结构，根据第二实施例的半导体器件102在结构上与根据第一实施例的半导体器件100相同。
如图10中所示，半导体器件102的半导体衬底10包括漏区60、源区62和LDD区64。在平面图中，漏区60和源区62在半导体衬底10中位于栅电极20两侧。在平面图中，LDD区64在半导体衬底10中位于栅电极20和漏电极22之间。在本说明书中，设想半导体衬底包括源区、漏区和LDD区。
例如，半导体衬底10由GaN或Si制成。对于将n型MISFET形成为半导体元件，例如，使用p型GaN衬底或未掺杂衬底作为半导体衬底10。在此，未掺杂衬底包括具有5×1017cm-3或更小的载流子浓度的n型衬底。
LDD区64的结深度比漏区60和源区62的结深度窄。LDD区64的杂质浓度小于漏区60和源区62的杂质浓度。因此，当施加漏极电压时，漏极耐压增大。如图10中所示，漏电极22耦合到漏区60。另外，源电极24耦合到源区62。场板电极30耦合到LDD区64。
接着，将描述制造根据这个实施例的半导体器件102的方法。图11A和图11B以及图12A和图12B是示出制造图10所示半导体器件102的方法的截面图。首先，如图11A中所示，将离子注入半导体衬底10中，以形成源区62、漏区60和LDD区64。漏区60与源区62隔开。LDD区64位于源区62和漏区60之间并且与源区62隔开并接触漏区60。在这个实施例中，例如，使用p型GaN衬底作为半导体衬底10。采用以下工序来形成源区62、漏区60和LDD区64。
首先，在半导体衬底10上形成抗蚀剂膜。然后，通过使抗蚀剂膜曝光和显影，形成抗蚀剂图案，该抗蚀剂图案覆盖除了用于形成源区62和漏区60的区域之外的区域。然后，使用抗蚀剂图案作为掩膜完成离子注入。在离子注入过程中，例如，注入n型杂质。以5×1015cm-2的剂量、以100keV的注入能量执行离子注入过程。然后，去除半导体衬底10上的抗蚀剂图案。
接着，在半导体衬底10上形成抗蚀剂膜。然后，通过使抗蚀剂膜曝光和显影，形成抗蚀剂图案，该抗蚀剂图案覆盖除了用于形成LDD区64的区域之外的区域。然后，使用抗蚀剂图案作为掩膜完成离子注入。在离子注入过程中，例如，注入Si离子。以1×1014cm-2的剂量、以10keV的注入能量执行离子注入过程。去除半导体衬底10上的抗蚀剂图案。
接着，在半导体衬底10上形成氧化硅膜。使用PECVD（等离子体增强化学气相沉积）方法形成氧化硅膜。例如，氧化硅膜的厚度是500nm。然后，对半导体衬底10完成活化退火。这活化了注入到半导体衬底10中的杂质。例如，在1200℃下，在氮气氛中，执行活化退火过程1分钟。从而形成如图11A所示的源区62、漏区60和LDD区64。
接着，在半导体衬底10中形成元件区（未示出）和元件隔离区（未示出）。采用以下工序形成元件区和元件隔离区。首先，在将成为元件区的区域中制成抗蚀剂图案。然后，使用抗蚀剂图案作为掩膜，注入离子。在该离子注入过程中，使用诸如氮离子或硼离子的杂质。这样提高了应成为元件隔离区的区域的绝缘性质。因此，元件区通过高度绝缘的元件隔离区域另一个元件区电隔离。
接着，如图11B中所示，形成绝缘膜26和导电膜28。然后，在绝缘膜26和导电膜28中形成场板接触孔50、漏极接触孔52和源极接触孔54，如图11B中所示。然后，如图12B中所示，将导电膜56形成在场板接触孔50、漏极接触孔52和源极接触孔54内部以及导电膜28上。然后，选择性去除导电膜56，以形成栅电极20、漏电极22、源电极24和场板电极30。可以以与第一实施例相同的方式执行这些步骤。从而完成图10所示的半导体器件102。
第二实施例得到与第一实施例相同的有益效果。
场板电极30的存在增大了半导体器件102的漏极耐压。因此，当LDD区的杂质浓度增大从而损耗减小时，漏极耐压增大。
图13是示出根据本发明的第三实施例的半导体器件104的截面图，其对应于第一实施例的图1。除了电极，根据第三实施例的半导体器件104在结构上与根据第一实施例的半导体器件100相同。
半导体器件104包括层间绝缘膜70，如图13中所示。层间绝缘膜70布置在绝缘膜26和栅电极20上，从而覆盖位于绝缘膜26上的栅电极20。例如，层间绝缘膜70是硅氧化物膜、硅氮化物膜或氧化铝膜。
漏电极22、源电极24和场板电极30布置在层间绝缘膜70上。漏极接触23穿透层间绝缘膜70和绝缘膜26，以将漏电极22耦合到半导体衬底10。源极接触25穿透层间绝缘膜70和绝缘膜26，以将源电极24耦合到半导体衬底10。场板接触40穿透层间绝缘膜70和绝缘膜26，以将场板电极30耦合到半导体衬底10。
接着，将描述制造根据这个实施例的半导体器件102的方法。图14A和图14B以及图15A和图15B是示出制造图13所示半导体器件104的方法的截面图。首先，如图14A中所示，制备半导体衬底10。然后，如图14B中所示，在半导体衬底10上形成绝缘膜26和导电膜28。可以采用与第一实施例相同的方式执行这些步骤。
接着，在导电膜28上形成抗蚀剂膜。然后，通过使抗蚀剂膜曝光和显影，在用于形成栅电极20的区域上方制成抗蚀剂图案。然后，使用抗蚀剂图案作为掩膜，干蚀刻导电膜28。然后，完成对导电膜28上方的抗蚀剂图案的灰化。然后，利用有机去除溶液去除抗蚀剂图案。因此，如图15A中所示，在绝缘膜26上形成栅电极20。在这个实施例中，栅电极20只包括导电膜28。然后，如图15A中所示，在绝缘膜26和栅电极20上形成层间绝缘膜70。
然后，如图15B中所示，在绝缘膜26和层间绝缘膜70内部，形成穿透绝缘膜26和层间绝缘膜70的场板接触孔50、漏极接触孔52和源极接触孔54。例如，通过使用在层间绝缘膜70上形成的抗蚀剂图案作为掩膜的干蚀刻，形成场板接触孔50、漏极接触孔52和源极接触孔54。例如，可以使用氟化气体作为蚀刻气体。
接着，将导电膜56形成在场板接触孔50、漏极接触孔52和源极接触孔54内部以及层间绝缘膜70上。然后，在导电膜56上形成抗蚀剂图案。然后，通过使用抗蚀剂图案作为掩膜来蚀刻导电膜56，形成漏电极22、源电极24和场板电极30。此时，漏电极22通过漏极接触23耦合到半导体衬底10。源电极24通过源极接触25耦合到半导体衬底10。场板电极30通过场板接触40耦合到半导体衬底10。漏电极22、源电极24和场板电极30每个均只包括导电膜56。从而完成图13所示的半导体器件104。
第三实施例得到与第一实施例相同的有益效果。
漏电极22、源电极24和场板电极30布置在层间绝缘膜70上，覆盖栅电极20。为此原因，与第一实施例不同，在设计除了栅电极20之外的电极的布置时，不必考虑栅电极20和其它电极之间的干扰。这提高了布置布线的自由度。
场板电极30布置在层间绝缘膜70上，覆盖栅电极20。换言之，布置栅电极20的层不同于布置场板电极30的层。这样降低了由于光致抗蚀剂分辨率限制或类似原因而导致栅电极20和场板电极30的布置方式受限的可能性。因此，容易生产场板电极30。
图16是示出根据本发明的第四实施例的半导体器件106的截面图，其对应于第三实施例的图13。除了半导体衬底10的结构，根据第四实施例的半导体器件106在结构上与根据第三实施例的半导体器件104相同。
半导体衬底10在结构上与根据第二实施例的半导体器件102的半导体衬底10相同。具体地，半导体衬底10包括源区62、漏区60和LDD区64。
接着，将描述制造根据这个实施例的半导体器件106的方法。图17A和图17B以及图18A和图18B是示出制造图16所示半导体器件106的方法的截面图。首先，如图17A中所示，在半导体衬底10中形成漏区60、源区62和LDD区64。然后，如图17B中所示，形成绝缘膜26和导电膜28。可以以与第二实施例相同的方式执行这些步骤。
接着，如图18A中所示，形成栅电极20。然后，在栅电极20和绝缘膜26上方形成层间绝缘膜70。然后，如图18B中所示，在绝缘膜26和层间绝缘膜70内部形成场板接触孔50、漏极接触孔52和源极接触孔54。然后，将导电膜56形成在场板接触孔50、漏极接触孔52和源极接触孔54内部以及层间绝缘膜70上。然后，蚀刻导电膜56，以形成漏电极22、源电极24和场板电极30。可以以与第三实施例相同的方式执行这些步骤。从而完成图16所示的半导体器件106。
第四实施例得到与第三实施例相同的有益效果。
图19是示出根据本发明的第五实施例的半导体器件108的截面图，其对应于第四实施例的图16。除了通过自对准过程形成半导体衬底10的扩散层，根据第五实施例的半导体器件108在结构上与根据第四实施例的半导体器件106相同。
接着，将描述制造根据这个实施例的半导体器件108的方法。图20A至图22B是示出制造图19所示半导体器件108的方法的截面图。首先，如图20A中所示，在半导体衬底10上形成绝缘膜26。在这个实施例中，例如，可以使用p型GaN衬底作为半导体衬底10。然后，在绝缘膜26上形成导电膜28。例如，通过CVD过程沉积导电膜28。例如，导电膜28是多晶硅膜。导电膜28可以掺杂有n型杂质。
接着，在导电膜28上形成抗蚀剂膜。通过使抗蚀剂膜曝光和显影，在用于形成栅电极20的区域上制成抗蚀剂膜。然后，使用抗蚀剂图案作为掩膜，干蚀刻导电膜28。例如，可以使用氯气作为蚀刻气体。因此，如图20B中所示，完成栅电极20。然后，去除栅电极20上的抗蚀剂图案。例如，通过灰化去除抗蚀剂图案。在这个过程中，如图20B中所示，可以通过使用栅电极20作为掩膜的蚀刻，去除绝缘膜26的除了栅电极20下方的区域之外的其它部分。可以使用例如HF溶液执行这个蚀刻过程。
接着，如图21A中所示，在半导体衬底10中形成LDD区64。通过使用栅电极20作为掩膜将离子注入半导体衬底10中，形成LDD区64。例如，以5×1015cm-2的剂量、以100keV的注入能量执行离子注入过程。然后，如图21B中所示，在半导体衬底10中形成漏区60和源区62。采用以下工序形成漏区60和源区62。首先，以部分覆盖半导体衬底10中的LDD区64的方式，在半导体衬底10和栅电极20上形成抗蚀剂图案。然后，使用抗蚀剂图案，将离子注入半导体衬底10中。例如，以1×1014cm-2的剂量、以10keV的注入能量执行离子注入过程。从而在半导体衬底10中形成漏区60和源区62。执行形成LDD区64的步骤和形成漏区60和源区62的步骤的次序可以颠倒。
接着，如图22A中所示，在半导体衬底10和栅电极20上方形成层间绝缘膜70。例如，通过PECVD过程形成层间绝缘膜70。例如，层间绝缘膜70是氧化硅膜。例如，层间绝缘膜70的厚度是500nm。然后，对半导体衬底10完成活化退火。这样活化了注入半导体衬底10中的杂质。在1200℃下，在氮气氛中，执行活化退火过程1分钟。
接着，如图22B中所示，在层间绝缘膜70中形成场板接触孔50、漏极接触孔52和源极接触孔54。然后，将导电膜56形成在场板接触孔50、漏极接触孔52和源极接触孔54内部以及层间绝缘膜70上。然后，蚀刻导电膜56，以形成漏电极22、源电极24和场板电极30。可以以与第四实施例相同的方式执行这些步骤。
第五实施例得到与第四实施例相同的有益效果。
至此，已参照附图描述了本发明的优选实施例，但是这些实施例只是本发明的示例并且可以以其它各种形式实施本发明。

Claims (19)

1.一种半导体器件，包括：
半导体衬底；
栅电极，所述栅电极通过绝缘膜设置在所述半导体衬底上方；
源电极，所述源电极设置在所述半导体衬底上方并且与所述栅电极隔开；
漏电极，在平面图中，相对于所述栅电极，所述漏电极与所述源电极相对地定位，所述漏电极设置在所述半导体衬底上方并且与所述栅电极隔开；
至少一个场板电极，在平面图中，所述场板电极位于所述栅电极和所述漏电极之间，所述场板电极通过所述绝缘膜设置在所述半导体衬底上方，并且与所述栅电极、所述源电极和所述漏电极隔开；以及
至少一个场板接触，所述场板接触设置在所述绝缘膜中，将所述场板电极耦合到所述半导体衬底，
在平面图中，所述场板电极从所述场板接触向着所述源电极、或向着所述漏电极、或向着所述源电极和所述漏电极二者延伸。
2.根据权利要求1所述的半导体器件，
其中，在从所述栅电极向着所述漏电极的第一方向上，设置有多个所述场板电极并且彼此隔开；并且
其中，为所述场板电极中的每一个设置所述场板接触。
3.根据权利要求2所述的半导体器件，
其中，全部所述场板电极都从与耦合到所述场板电极的各场板接触、在一个方向上延伸。
4.根据权利要求3所述的半导体器件，
其中，所述场板电极从与耦合到所述场板电极的各场板接触在一个方向上延伸，并且所述一个方向上的所述场板电极的端部之间的间隔彼此相等。
5.根据权利要求2所述的半导体器件，
其中，所述场板电极和为所述场板电极中的每一个设置的每一个所述场板接触被布置为使得当在关断栅极电压的情况下向所述漏电极施加电压时，施加到所述漏电极、所述栅电极和所述场板电极的电势以从所述漏电极到所述栅电极成线性梯度地变化。
6.根据权利要求1所述的半导体器件，
其中，在平面图中，所述场板电极从所述场板接触向着所述漏电极延伸。
7.根据权利要求1所述的半导体器件，
其中，在平面图中，所述场板电极从所述场板接触向着所述源电极延伸。
8.根据权利要求1所述的半导体器件，
其中，在平面图中，所述场板电极从所述场板接触向着所述源电极和所述漏电极两者延伸。
9.根据权利要求1所述的半导体器件，
其中，所述半导体衬底具有二维电子气层。
10.根据权利要求1所述的半导体器件，进一步包括：
源区和漏区，所述源区和漏区在所述半导体衬底中被设置为使得在平面图中位于所述栅电极的两侧；以及
LDD区，所述LDD区在所述半导体衬底中被设置为使得在平面图中位于所述栅电极和所述漏区之间，
其中，所述源电极耦合到所述源区；
其中，所述漏电极耦合到所述漏区；并且
其中，所述场板电极耦合到所述LDD区。
11.根据权利要求1所述的半导体器件，
其中，位于所述栅电极下方的所述绝缘膜用作栅极绝缘膜。
12.根据权利要求1所述的半导体器件，其中，层间绝缘膜布置在所述半导体衬底上方，并且覆盖所述栅电极。
13.根据权利要求12所述的半导体器件，
其中，所述栅电极布置在位于所述半导体衬底上方的所述绝缘膜上方；
其中，所述层间绝缘膜布置在所述栅电极和所述绝缘膜上方，并且
其中，所述场板接触穿透所述层间绝缘膜和所述绝缘膜，并且将所述场板电极耦合到所述半导体衬底。
14.一种制造半导体器件的方法，包括以下步骤：
在半导体衬底上方形成绝缘膜；以及
在所述绝缘膜上方，形成位于栅电极两侧的源电极和漏电极以及所述栅电极和所述漏电极之间的场板电极，并且在所述绝缘膜中，形成场板接触，以将所述场板电极耦合到所述半导体衬底，
其中，在形成所述场板电极的步骤中，在平面图中，将所述场板电极形成为从所述场板接触向着所述源电极、或向着所述漏电极、或向着所述源电极和所述漏电极二者延伸。
15.根据权利要求14所述的制造半导体器件的方法，
其中，在形成所述场板电极的步骤中，设置多个所述场板电极，使其在从所述栅电极向着所述漏电极的第一方向上相互隔开。
16.根据权利要求14所述的制造半导体器件的方法，
其中，在形成所述绝缘膜的步骤中，在所述半导体衬底上方形成所述绝缘膜，使其覆盖位于所述半导体衬底上方的所述栅电极。
17.根据权利要求14所述的制造半导体器件的方法，
其中，所述半导体衬底具有二维电子气层。
18.根据权利要求14所述的制造半导体器件的方法，在形成所述源电极、所述漏电极和所述场板电极的步骤之前，进一步包括步骤：
将离子注入到所述半导体衬底中并且形成源区、与所述源区隔开的漏区、以及位于所述源区和所述漏区之间的LDD区，所述LDD区与所述源区隔开并且与所述漏区接触，
其中，在形成所述源电极、所述漏电极和所述场板电极的步骤中，将所述源电极耦合到所述源区，将所述漏电极耦合到所述漏区，并且将所述场板电极通过所述场板接触耦合到所述LDD区。
19.根据权利要求16所述的制造半导体器件的方法，在形成所述绝缘膜的步骤之前，进一步包括步骤：
在所述半导体衬底上方形成所述栅电极；以及
使用所述栅电极作为掩膜，将离子注入到所述半导体衬底中，并且形成位于所述栅电极的两侧的源区和漏区，以及位于所述栅电极和所述漏区之间并且与所述漏区接触的LDD区，
其中，在形成所述源电极、所述漏电极和所述场板电极的步骤中，将所述源电极耦合到所述源区，将所述漏电极耦合到所述漏区，并且将所述场板电极通过所述场板接触耦合到所述LDD区。
CN201210330511.0A 2011-09-09 2012-09-07 半导体器件及其制造方法 Expired - Fee Related CN103000673B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011196809A JP5979836B2 (ja) 2011-09-09 2011-09-09 半導体装置および半導体装置の製造方法
JP2011-196809 2011-09-09

Publications (2)

Publication Number Publication Date
CN103000673A CN103000673A (zh) 2013-03-27
CN103000673B true CN103000673B (zh) 2016-02-10

Family

ID=47829076

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210330511.0A Expired - Fee Related CN103000673B (zh) 2011-09-09 2012-09-07 半导体器件及其制造方法

Country Status (3)

Country Link
US (2) US8884380B2 (zh)
JP (1) JP5979836B2 (zh)
CN (1) CN103000673B (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5306438B2 (ja) * 2011-11-14 2013-10-02 シャープ株式会社 電界効果トランジスタおよびその製造方法
US9647076B2 (en) 2011-11-21 2017-05-09 Sensor Electronic Technology, Inc. Circuit including semiconductor device with multiple individually biased space-charge control electrodes
US9673285B2 (en) 2011-11-21 2017-06-06 Sensor Electronic Technology, Inc. Semiconductor device with low-conducting buried and/or surface layers
US9443941B2 (en) * 2012-06-04 2016-09-13 Infineon Technologies Austria Ag Compound semiconductor transistor with self aligned gate
US9509284B2 (en) * 2014-03-04 2016-11-29 Infineon Technologies Austria Ag Electronic circuit and method for operating a transistor arrangement
JP2015177069A (ja) * 2014-03-14 2015-10-05 株式会社東芝 半導体装置
JP6270572B2 (ja) 2014-03-19 2018-01-31 株式会社東芝 半導体装置及びその製造方法
JP6230456B2 (ja) 2014-03-19 2017-11-15 株式会社東芝 半導体装置
WO2016100805A1 (en) * 2014-12-19 2016-06-23 Sensor Electronic Technology, Inc. Semiconductor device with multiple space-charge control electrodes
CN107104176B (zh) * 2016-02-23 2019-04-02 北京大学 氮化镓二极管的制作方法与氮化镓二极管
CN107316895A (zh) * 2017-06-23 2017-11-03 深圳市晶相技术有限公司 氮化镓半导体器件及其制备方法
CN107293578B (zh) * 2017-06-23 2020-08-07 深圳市晶相技术有限公司 氮化镓半导体器件及其制备方法
CN107275384B (zh) * 2017-06-23 2020-09-25 深圳市晶相技术有限公司 氮化镓半导体器件及其制备方法
CN107316894B (zh) * 2017-06-23 2020-06-05 深圳市晶相技术有限公司 氮化镓半导体器件及其制备方法
CN107293576B (zh) * 2017-06-23 2020-06-30 深圳市晶相技术有限公司 氮化镓半导体器件及其制备方法
CN107437560B (zh) * 2017-06-23 2020-06-05 深圳市晶相技术有限公司 氮化镓半导体器件及其制备方法
CN107316893A (zh) * 2017-06-23 2017-11-03 深圳市晶相技术有限公司 氮化镓半导体器件及其制备方法
CN107293577B (zh) * 2017-06-23 2020-08-21 深圳市晶相技术有限公司 氮化镓半导体器件及其制备方法
CN107275385B (zh) * 2017-06-23 2020-08-21 深圳市晶相技术有限公司 氮化镓半导体器件及其制备方法
CN107275386A (zh) * 2017-06-23 2017-10-20 深圳市晶相技术有限公司 氮化镓半导体器件及其制备方法
CN107393962A (zh) * 2017-06-23 2017-11-24 深圳市晶相技术有限公司 氮化镓半导体器件及其制备方法
CN110690281B (zh) * 2018-07-05 2023-08-08 苏州捷芯威半导体有限公司 半导体器件及制造方法
CN111180504A (zh) * 2018-11-13 2020-05-19 无锡华润上华科技有限公司 横向扩散金属氧化物半导体器件及其制造方法
CN115732563A (zh) * 2022-11-29 2023-03-03 西安电子科技大学 一种热电优化的鳍式氧化镓mosfet结构及制作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101789445A (zh) * 2008-12-22 2010-07-28 三垦电气株式会社 半导体装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3221766B2 (ja) 1993-04-23 2001-10-22 三菱電機株式会社 電界効果トランジスタの製造方法
JPH07321312A (ja) 1994-05-24 1995-12-08 Mitsubishi Electric Corp 半導体装置の製造方法，及び半導体装置
JP3111827B2 (ja) * 1994-09-20 2000-11-27 株式会社日立製作所 半導体装置及びそれを使った電力変換装置
US5912490A (en) * 1997-08-04 1999-06-15 Spectrian MOSFET having buried shield plate for reduced gate/drain capacitance
JP4385205B2 (ja) 2002-12-16 2009-12-16 日本電気株式会社 電界効果トランジスタ
JP4385206B2 (ja) 2003-01-07 2009-12-16 日本電気株式会社 電界効果トランジスタ
CN100388509C (zh) * 2003-01-29 2008-05-14 株式会社东芝 功率半导体器件
US6933544B2 (en) 2003-01-29 2005-08-23 Kabushiki Kaisha Toshiba Power semiconductor device
JP4731816B2 (ja) * 2004-01-26 2011-07-27 三菱電機株式会社 半導体装置
US7550783B2 (en) * 2004-05-11 2009-06-23 Cree, Inc. Wide bandgap HEMTs with source connected field plates
US7573078B2 (en) * 2004-05-11 2009-08-11 Cree, Inc. Wide bandgap transistors with multiple field plates
JP2006253654A (ja) 2005-02-10 2006-09-21 Nec Electronics Corp 電界効果トランジスタおよび電界効果トランジスタの製造方法
US20060175670A1 (en) 2005-02-10 2006-08-10 Nec Compound Semiconductor Device, Ltd. Field effect transistor and method of manufacturing a field effect transistor
US7800131B2 (en) * 2005-06-10 2010-09-21 Nec Corporation Field effect transistor
TW200735361A (en) * 2005-12-14 2007-09-16 Koninkl Philips Electronics Nv MOS transistor and a method of manufacturing a MOS transistor
JP2007180143A (ja) * 2005-12-27 2007-07-12 Toshiba Corp 窒化物半導体素子
WO2007081807A2 (en) * 2006-01-09 2007-07-19 International Rectifier Corporation Iii-nitride power semiconductor with a field relaxation feature
WO2008101989A1 (de) * 2007-02-22 2008-08-28 Forschungsverbund Berlin E.V. Halbleiterbauelement und verfahren zu dessen herstellung
JP4973238B2 (ja) * 2007-02-28 2012-07-11 三菱電機株式会社 半導体装置
JP2008263140A (ja) 2007-04-13 2008-10-30 Toshiba Corp 窒化物半導体素子
JP5481103B2 (ja) * 2009-06-11 2014-04-23 株式会社東芝 窒化物半導体素子
JP2011071307A (ja) 2009-09-25 2011-04-07 Sharp Corp 電界効果トランジスタ及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101789445A (zh) * 2008-12-22 2010-07-28 三垦电气株式会社 半导体装置

Also Published As

Publication number Publication date
US9406773B2 (en) 2016-08-02
US8884380B2 (en) 2014-11-11
CN103000673A (zh) 2013-03-27
US20130062693A1 (en) 2013-03-14
JP2013058662A (ja) 2013-03-28
JP5979836B2 (ja) 2016-08-31
US20150056765A1 (en) 2015-02-26

Similar Documents

Publication Publication Date Title
CN103000673B (zh) 半导体器件及其制造方法
TWI613712B (zh) 半導體裝置及其製造方法
US20080017921A1 (en) Semiconductor Device and Manufacturing Method Thereof
KR102475452B1 (ko) 반도체 소자 및 그 제조 방법
KR20190087786A (ko) 반도체 소자 및 그 제조 방법
TW201824546A (zh) 半導體裝置
US20230170417A1 (en) High voltage semiconductor device and method of manufacturing same
US10910493B2 (en) Semiconductor device and method of manufacturing the same
KR20220153835A (ko) 고전압 반도체 소자 및 제조방법
US7732280B2 (en) Semiconductor device having offset spacer and method of forming the same
US7851329B2 (en) Semiconductor device having EDMOS transistor and method for manufacturing the same
US20100276810A1 (en) Semiconductor device and fabrication method thereof
US20170294505A1 (en) Gate electrode structure and high voltage semiconductor device having the same
US20130099288A1 (en) SiGe HBT and Manufacturing Method Thereof
CN112242445A (zh) Ldmos器件及其形成方法
CN112103331B (zh) Ldmos晶体管及其制造方法
KR101057652B1 (ko) 반도체 소자의 제조 방법
CN113921610A (zh) Ldmos器件结构及其制造方法
CN103489901A (zh) 半导体结构及其形成方法
CN114078957A (zh) 一种混合栅场效应管及制备方法、开关电路
CN109860056A (zh) 一种vdmos器件及其制作方法
CN110838525B (zh) Ldmos器件及其形成方法
US7867857B2 (en) Transistor and method for manufacturing same
EP3823014A2 (en) Devices including radio frequency devices and methods
CN107808827B (zh) 沟槽式功率半导体元件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Tokyo, Japan

Applicant after: Renesas Electronics Corporation

Address before: Kanagawa

Applicant before: Renesas Electronics Corporation

COR Change of bibliographic data
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160210

Termination date: 20190907