CN102984469A - 固态图像拾取设备 - Google Patents

Abstract

本发明的实施例涉及一种固态图像拾取设备。在固态图像拾取设备中，所选行处的每个像素根据电荷积累部分处的在初始状态的电荷量向对应的列信号线输出第一模拟信号以及根据转移到电荷积累部分的光电电荷量输出第二模拟信号。设置在每列处的A/D转换器对第一模拟信号和第二模拟信号执行A/D转换以分别输出第一数字信号和第二数字信号。在设置在每列处的第一至第三锁存器电路中，第一锁存器电路存入并保持从A/D转换器输出的第一数字信号。第二锁存器电路存入并保持在第一锁存器电路处保持的第一数字信号。第三锁存器电路存入并保持从A/D转换器输出的第二数字信号。

Description

固态图像拾取设备

相关申请的交叉引用

在此通过引用整体并入于2011年9月2日提交的日本专利申请No.2011-191437的公开内容，包括说明书、附图和摘要。

技术领域

本发明涉及固态图像拾取设备。

背景技术

通常使用的主流相机是胶片类型的相机，但近来数字型的相机成为了它的替代。此外，数字相机的图像质量改进显著，并且最新的数字相机具有超越胶片相机性能的性能。

在数字相机中，由透镜捕获对象并作为光学图像聚焦在固态图像拾取设备上。作为该固态图像拾取设备，主要有CCD(电荷耦合器件)和CMOS(互补型金属氧化物半导体)图像传感器。从相机性能改进的角度而言，已经关注如下CMOS图像传感器，在该CMOS图像传感器中可以容易地将用于图像处理的CMOS电路作为外围电路加载。

CMOS图像传感器包括：模拟图像传感器和数字图像传感器。二者都具有优点和缺点，但从数据处理速度的角度而言，对于细节图像传感器具有更高的期望。使用数字图像传感器不仅使得可以拍摄高质量的移动图像，而且实现与各种应用的后级的图像处理的结合。例如，相机可以自动确定在球撞在网球拍上或者在运动会上在操场中绕圈跑动之时到达终点的儿童的特写照片这样情形的快门时机，并且仅通过将相机定向在目标方向上来自动按下快门。

在数字图像传感器中，在像素阵列的每个列处设置模数(A/D)转换器。例如，日本未审专利公开No.2009-130827公开了使用积分型A/D转换器的数字图像传感器。更具体而言，在该文献中，像素阵列包括排列在N行×M列中的多个像素，并且模拟像素信号输出到与相应列对应的M个列信号线。锁存器电路与每列对应地设置，并且将斜坡信号的电压电平的计数值锁存为预定位的数字像素信号，以达到经由对应列信号线读取的模拟像素信号的电压电平。锁存的预定位的数字像素信号输出到控制部分。

在日本未审专利公开No.2009-290613中公开的数字图像传感器也使用积分型A/D转换器。该文献中的数字图像传感器与上述专利文献中的数字图像传感器的不同之处在于，与保持n位计数器的输出的前级的n位锁存器电路分别对应地进一步设置后级的n位锁存器电路。后一级的n位锁存器电路保持从前一级的n位锁存器电路输出的数字像素信号。在相应后级的n位锁存器电路处保持的数字像素信号依次移位到一端侧以由此被取出。

在该文献的情况下，在每个A/D转换器之前的级处进一步设置CDS(相关双采样)电路。CDS电路是用于减少读取噪声的电路并且通常使用于CCD(例如参见日本未审专利公开No.2007-282204)中。

在上述文献中描述的CDS电路对噪声像素信号执行噪声抵消，但在日本未审专利公开No.2006-25189中公开了以相同方式对通过A/D(模拟到数字)转换获得的数字像素信号执行噪声抵消的技术。

更具体而言，在本文献描述的图像传感器的情况下，由A/D转换器对从每个像素输出的信号电平和重置电平中的任一个执行A/D转换。通过A/D转换获得的信号电平存储到第一寄存器中，并且通过A/D转换获得的重置电平存储到第二寄存器中。加法器得到分别存储在第一寄存器和第二寄存器中的电平信号之差。利用这种配置，抵消了A/D转换器的偏移变化，因而提供抵消造成垂直线噪声的列电路的可变噪声的优点。

发明内容

在日本未审专利公开No.2009-290613中描述的数字图像传感器中，针对每列设置前级的n位锁存器电路和后级的n位锁存器电路。因此，在其中对第(k+1)行处的每个像素的模拟像素信号执行A/D转换处理的背景上，可以执行用于取出保持在后级的n位锁存器电路处的第k行(为最后一行)的每个像素信号的A/D转换结果的水平转移处理。

另一方面，在日本未审专利公开No.2006-25189中描述的数字图像传感器中，针对图像阵列的每列设置两个锁存器电路(寄存器)，但它们分别用于保持重置电平和信号电平，并且无法执行上述的背景处理。据本发明的发明人所知，至今没有其中通过如日本未审专利公开No.2006-25189中描述的执行数字噪声抵消的方法实现背景处理的例子。在对日本未审专利公开No.2009-290613中描述的方法模仿过程中，可以改变分别在前级和后级处设置的用于保持重置电平的锁存器电路和用于保持信号电平的锁存器电路的两级配置，但简单地提供具有两级配置的锁存器电路造成电路尺寸增加的问题。

本发明的目的在于提供一种固态图像拾取设备，其能够通过相关双采样对在A/D转换后得到的数字像素信号执行噪声抵消，并且还能够与A/D转换处理并行地执行已经经受A/D转换的数字像素信号的水平转移。

根据本发明的第一实施例的固态图像拾取设备包括：像素阵列；多个列信号线；行选择电路；多个模数转换器；以及多个数据保持部分。像素阵列包括按照矩阵形式排列的多个像素，并且每个像素具有光电转换元件和电荷积累部分。分别与像素阵列的列对应地设置行信号线。行选择电路选择像素阵列的行并且按照刚提及的顺序激活输出到所选行的每个像素的重置信号和转移信号。当输入的重置信号处于激活状态时，在所选行的每个像素初始化电荷积累部分并且作为第一模拟信号输出到对应的列选择信号，该第一模拟信号为根据初始状态中的电荷积累部分中的电荷量的信号。当输入的转移信号处于激活状态时，所选行的每个像素向电荷积累部分转移由光电转换元件生成的光电电荷，并作为第二模拟信号输出给对应的列信号线，该第二模拟信号为根据在光电电荷的转移之后在电荷积累部分中的电荷量的信号。模数转换器分别与像素阵列的列对应，并且每个模数转换器数字地转换经由列选择线在对应列接收到的第一模拟信号和第二模拟信号，以分别输出第一数字信号和第二数字信号。分别与像素阵列的列对应地设置数据保持部分。每个数据保持部分包括第一至第三锁存器电路。基于在从输出到当前所选行的重置信号转为非激活状态时到转移信号随后转为激活状态时的时段期间生成的第一脉冲信号，第一锁存器电路存入并保持从设置在对应列处的模数转换器输出的第一数字信号。基于在从输出到当前所选行的转移信号转为非激活状态时到输出到下一所选行的重置信号转为激活状态时的时段期间生成的第二脉冲信号，第二锁存器电路存入并保持在第一锁存器电路处保持的第一数字信号。基于在从输出到当前所选行的转移信号转为非激活状态时到输出到下一所选行的重置信号转为激活状态时的时段期间生成的第三脉冲信号，第三锁存器电路存入并保持从设置在对应列处的模数转换器输出的第二细节信号。

根据上述实施例，可以通过相关双采样执行A/D转换之后获得的像素信号的噪声移除，并且还与A/D转换处理并行地执行对已经经受A/D转换的数字像素信号的水平转移。

附图说明

图1是示意性地示出根据本发明第一实施例的固态图像拾取设备100的配置的平面图；

图2是固态图像拾取设备100的像素阵列11和列电路10的放大部分的平面图；

图3是每个像素PX的电等效电路图；

图4是示出列电路10的配置的示意图；

图5是更详细地示出图4的列电路10的配置的图；

图6是示出积分型A/D转换器20的配置的框图；

图7是示出图6的相应部分的电压波形的一个示例的时序图；

图8是根据第一实施例的固态图像拾取设备100的时序图；

图9是斜坡信号RMP的波形图；

图10是示出根据本发明第二实施例的应用于固态图像拾取设备的列电路10A的配置的框图；

图11是示出根据本发明第三实施例的应用于固态图像拾取设备的列电路10B的配置的框图；

图12是示出作为图11的列电路10B的修改示例的列电路10C的配置的框图；

图13是示出根据本发明第四实施例的应用于固态图像拾取设备的像素PXA的配置的电路图；

图14是根据第四实施例的固态图像拾取设备的时序图；以及

图15是示出作为图13的像素PXA的修改示例的像素PXB的配置的电路图。

具体实施方式

以下将参照附图详细地描述本发明的实施例。相同或对应的部分将设置有相同的参考数字并且不重复对它们的描述。

<第一实施例>[固态图像拾取设备的配置]

图1是示意性地示出根据本发明第一实施例的固态图像拾取设备100的配置的平面图。

图2是固态图像拾取设备100的像素阵列11和列电路10的放大部分的平面图。参照图1和图2，固态图像拾取设备100包括：像素阵列11，具有布置成矩阵形式的多个像素PX；垂直扫描电路(V-扫描器)12；多个列电路10，分别与像素阵列11的列对应；水平扫描电路(H-扫描器)13；时序生成器(TG)14；以及数字信号处理器(DSP)15。在图1和图2中，将沿着像素阵列11的行的方向称为X方向、水平方向或左右方向，并且将沿着像素阵列11的列的方向称为Y方向、垂直方向或上下方向。

垂直扫描电路(行选择电路)12在输出到所选行的像素PX的预定时序控制信号(图3的选择信号SL、重置信号RX和转移信号TX)下依次选择像素阵列11的行并进行激活。

与像素阵列11的列相对应地各自提供列电路10，并且使得根据垂直扫描电路12的行选择而从像素阵列11的对应列传送的信号经受A/D转换。更具体而言，如图4和图5所述，列电路10包括：A/D转换器(ADC：模数转换器)20；以及寄存器部分(数据保持部分)21，获取并且暂时保持A/D转换器20的A/D转换结果。如图1和图2所示，列电路10与在其之间的像素阵列11垂直地布置。对应于像素阵列11的奇数行的列电路10关于像素阵列11布置在垂直方向(Y方向)的一侧上，并且对应于像素阵列11的偶数行的列电路10关于像素阵列11布置在垂直方向(Y方向)的另一例上。

更具体而言，像素阵列11的宽度和高度均在大约数毫米到数十毫米，并且在该区域中布置数千行和数千列。每列电路10的宽度是一个像素的宽度的两倍，即大约数微米到数十微米。每个A/D转换部分的高度大约为数毫米。因此，列电路10的形状为非常细长形状。列电路10需要在这种限制下进行设计，并且因而需要实现具有小的面积以及功率节省的简单电路配置。

水平扫描电路(列选择电路)13依次选择像素阵列11的列。通过AD转换获得并且对应于所选列的列电路10中保持的数字信号经由在X方向上延伸的输出总线18转移到数字信号处理器15。

数字信号处理器15对从列电路10转移的数字信号执行信号处理。在数字信号处理器15中，例如安装图像处理IP(知识产权)。

[数字图像传感器的特性]

以下将与模拟图像传感器相对比地描述具有上述配置的数字图像传感器的典型特性。在模拟图像传感器中，每个列电路设置有例如放大从对应列传送的模拟信号的列放大器，但不设置有A/D转换器。通过由水平扫描电路13进行扫描来将列放大器放大的模拟信号输出到布置在芯片外部的AFE(模拟前端)。AFE对从模拟图像传感器输出的模拟信号执行A/D转换。

在模拟型CMOS图像传感器的情况下，在芯片外部的AFE处执行对从所有像素输出的模拟信号执行A/D转换的处理，因而提供通过A/D转换获得的数字信号的特性一致的优势。另一方面，存在对模拟信号从模拟图像传感器转移到AFE外部的速度的限制，因此模拟型CMOS图像传感器并不适合于以高帧速率(诸如移动图像)处理。也存在需要设计AFE的缺陷。

在数字型CMOS图像传感器的情况下，执行数字转移，由此将芯片中经受A/D转换的像素信号输出到芯片外部，因而使得可以增加转移速度。在此情况下，可以使用诸如现有LVDS(低电压差分信令)之类的数据输出I/F(接口)。此外，由于列电路10直接耦合到像素阵列11，所以可以实现具有低噪声和高准确度的设计。在不同列处的A/D转换器之间出现特性变化，但这种变化可以通过相关双采样去除。

[像素配置]

图3是每个像素PX的电等效电路图。参照图3，每个像素PX包括：光电二极管(光电转换部分)3、转移晶体管2、重置晶体管1、放大晶体管4、选择晶体管5和浮置扩散(电荷积累部分)7。

光电二极管3将光信号光电转换成电信号。转移晶体管2耦合到光电二极管3的阴极，并且根据转移信号TX，将光电电荷3生成的光电电荷传送到浮置扩散7。重置晶体管1根据重置信号RX将复制扩散区7初始化为处于预定电压电平(在图3的情况下为供给电压VDD电平)。放大晶体管4通过源跟随器电路根据浮置扩散7上的电荷量输出电势。选择晶体管5根据选择信号SL向垂直读取线(列信号线)9传送由放大晶体管4传送的信号。

转移信号TX、重置信号RX和选择信号SL分别经由从图1的垂直扫描电路12引出的转移信号线、重置信号线和选择信号线而传送到所选行处的像素PX。转移信号线、重置信号线和选择信号线对于每个像素行是公用的。垂直读取线9耦合到对应列中的列电路10。

作为一个示例，上述晶体管1、2、4和5由N沟道MOS晶体管形成。在NMOS晶体管的情况下，当转移信号TX、重置信号RX和选择信号SL处于高电平(H电平)时，它们处于激活状态，当它们处于低电平(L电平)时处于非激活状态。

还存在一种配置使得与图3的每个像素PX的光电二极管3并行地提供另一光电二极管。在这种情况下，与两个光电二极管对应地分别提供两个转移晶体管2。浮置扩散7和其它晶体管1、4和5由这两个光电二极管共用。因此，由于这两个光电二极管设置在由五个晶体管形成的像素PX中，因而该配置通常被称为2.5晶体管配置。相反，在图3的情况下，一个光电二极管设置在由四个晶体管形成的像素PX中，因而该配置被称为四晶体管配置。

[列电路10的配置](列电路10的示意性配置)

图4是示出列电路10的配置的示意图。参照图4，列电路10包括：A/D转换器20，其对从对应列处的像素传送的所选行处的像素的模拟信号执行A/D转换；寄存器部分21；开关元件22A和22B；以及缓冲器23A和23B。寄存器部分21基于由图1的时序生成器14生成的时序信号TRF1和TRF2存入并保持A/D转换器20的A/D转换结果。开关元件22A和22B响应于由图1的水平扫描电路13生成的列选择信号HSCAN在ON和OFF之间切换。当开关元件22A和22B处于ON状态时，由缓冲器23A和23B分别形成在寄存器部分21处保持的数字信号(将在下面描述的像素重置信号RST和像素信号SIG)，然后将该数字信号分别经由输出总线18A和18B转移到图1的数字信号处理器15。

注意，尽管在图4中未示出，但在A/D转换器20之前的级处，可以设置放大器，该放大器放大从对应行处的每个像素输出的模拟信号。

(A/D转换器20的配置和操作)

图5是更详细地示出图4的列电路10的配置的图。列电路10分别与像素阵列11的列并行地(列并行)设置。如图5所示，在第一实施例的情况中，使用积分型转换器作为A/D转换器20。以下，参照图6和图7，将描述积分型A/D转换器20的配置和操作。

图6是示出积分型A/D转换器20的配置的框图。参照图6，A/D转换器20包括样本/保持(S/H)电路31、比较器32和锁存器电路33。在图6的情况中，锁存器电路33为高通型的多位D锁存器电路。

采样/保持电路31对从所选行处的对应像素输出的模拟信号进行采样保持。

比较器32将保持在采样/保持电路31处的模拟信号Vx与斜坡信号RMP进行比较。这里，斜坡信号RMP是如下这样的信号，其电压电平按照恒定的增长速率从零逐步增加，并且其由设置在图1的时序生成器14处的斜坡信号生成器41生成。如果模拟信号Vx的电压超过斜坡信号RMP的电压，则比较器32输出高电平(H电平)信号。因此，比较器32的输出信号CMP具有与模拟信号Vx的电压成比例的脉冲宽度。

锁存器电路33在比较器32的输出信号的下降沿处存入和保持从设置在图1的时序生成器14处的计数器42输出的计数器信号CNT。计数器42与斜坡信号RMP同步地执行计数。例如，12位计数器42在其中斜坡信号增加的时段(例如10μs)期间将数字值从0增加到4096。锁存器电路33存入的计数器信号CNT(最低有效位D1至最高有效位D)用作从该像素读取的模拟信号的AD转换结果。

图7是示出图6的各个部分的电压波形的一个示例的时序图。图7示出的是：从顶部依次为从采样/保持电路31输出的模拟信号Vx、斜坡信号RMP、比较器32的输出信号CMP以及锁存器电路33的输出信号(四个较低位D4至D1)。

参照图6至图7，在时刻t1，响应于基于时钟信号生成的时序控制信号，斜坡信号生成器41开始斜坡信号RMP的电压增加。响应于该时序控制信号，计数器42开始计数。

在时刻t2，如果斜坡信号RMP的电压电平超过采样/保持电路31的输出信号Vx的电压电平，则比较器32的输出信号CMP降低为低电平(L电平)。锁存器电路33在该下降沿处存入计数器42的输出并且将其保持为A/D转换的结果。具体而言，在从时刻t1至时刻t2的时段期间，锁存器电路33处于监视器状态，其中它直接传递计数器信号CNT，并且在时刻t2处以及在时刻t2之后，锁存器电路33处于锁存状态，其中保持在时刻t2的时间点处存入的计数器信号CNT的值。更具体而言，在图7的情况下，A/D转换的结果为“1001”。

(寄存器部分21的配置和操作)

再次参照图5，计数器部分21包括第一锁存器电路34、第二锁存器电路35和第三锁存器电路36。在图5的情况下，第一锁存器电路34、第二锁存器电路35和第三锁存器电路36中的每一个均为高通型的多位D锁存器电路。

第一锁存器电路34在第一时序信号TRF1从H电平变为L电平的下降沿处存入并保持A/D转换器20的A/D转换结果(在锁存器电路33中保持的数据)。第二锁存器电路35在第二时序信号TRF2从H电平变为L电平的下降沿处存入并保持在第一锁存器电路34中保持的数据。第三锁存器电路36在第二时序信号TRF2从H电平变为L电平的下降沿处存入并保持A/D转换器20的A/D转换结果(在锁存器电路33中保持的数据)。

注意到，在该说明书中，当时序信号TRF1和TRF2处于H电平时，生成脉冲信号TRF1和TRF2。第一锁存器电路34和第二锁存器电路35(36)分别经过在生成脉冲信号TRF1和TRF2时输入的信号，并且存入并保持在脉冲信号TRF1和TRF2消失的同时输入的信号。

当开关元件22A和22B根据列选择信号HSCAN而处于ON状态时，在第二锁存器电路35和第三锁存器电路36中保持的数据转移到后一级处的电路。更具体而言，在第二锁存器电路35和第三锁存器电路36中保持的数据分别由缓冲器23A和23B形成，并且经由输出总线18A和18B输出到计算部分24。计算部分24设置在图1的数字信号处理器15中，计算输入的数字信号的差值，并且输出计算的差值信号DOUT。

[固态图像拾取设备100的操作]

图8是根据第一实施例的固态图像拾取设备100的时序图。参照图3、图5和图8，将描述固态图像拾取设备100的操作。

在图8中，在从时刻t1至时刻t14的间隔Ⅰ处，选择图1的像素阵列11的第N行，并且在从时刻t15至时刻t28的间隔Ⅱ处，选择像素阵列11的第N+1行。也就是，在间隔Ⅰ处，从图1的垂直扫描电路12输出到第N行处的每个像素的选择信号SL变为H电平，并且在间隔Ⅱ处，从垂直扫描电路12输出到第N+1行处的每个像素的选择信号SL变为H电平。

(间隔Ⅰ处的操作)

在间隔Ⅰ处，在从时刻t2至时刻t3的时段期间，输出到第N行处的每个像素PX的重置信号RX变为H电平(激活状态)。作为结果，第N行处的每个像素PX的浮置扩散7被初始化。在本说明书中，根据初始状态中的浮置扩散7的电荷量，从放大晶体管4输出到垂直读取线9的信号被称作像素重置信号。

在从时刻t4至时刻t5的下一时段期间，从放大晶体管4输出的像素重置信号由设置在每个列电路10处的采样/保持电路31进行采样保持，并且采样保持的像素重置信号随后经受A/D转换器20的A/D转换。

在从时刻t6至时刻t7的下一时段期间，第一时序信号TRF1变为H电平(也就是，生成脉冲信号TRF1)。在时刻t7(此时第一时序信号TRF1从H电平切换为L电平(也就是，脉冲信号TRF1消失))处，第一锁存器电路34存入并保持通过A/D转换器20的A/D转换得到的像素重置信号RST。

该第一时序信号TRF1的上升时刻t6和下降时刻t7(也就是，脉冲信号TRF1的生成)设定成使得在时刻t5之后到来，在时刻t5处，A/D转换器20的A/D转换在从输出到第N行处的每个像素的重置信号RX切换到L电平时到输出到第N行处的每个像素的转移信号TX切换到H电平时的时段期间完成。

在从时刻t8到时刻t9的下一时段期间，输出到第N行处的每个像素PX的转移信号TX变为H电平(激活状态)。作为结果，在第N行的每个像素PX处，在光电二极管3处生成的光电电荷传送到浮置扩散7。根据浮置扩散7的已经经受光电电荷转移的电荷量而从放大晶体管4输出到垂直读取线9的信号被称为像素信号。

在从时刻t10到时刻t11的下一时段期间，从放大晶体管4输出的像素信号由设置在每个列电路10处的采样/保持电路31进行采样保持，并且采样保持的像素信号随后经受A/D转换器20的A/D转换。

在从时刻t12到时刻t13的下一时段期间，第二时序信号TRF2变为H电平(也就是，生成脉冲信号TRF2)。在时刻t13处，第二时序信号TRF2从H电平切换到L电平(也就是，脉冲信号TRF2消失)，第二锁存器电路35存入并保持在第一锁存器电路34中保持的像素重置信号RST。在时刻t13处，第三锁存器电路36进一步存入并保持通过A/D转换器20的A/D转换得到的像素信号SIG。

该第二时序信号TRF2的上升时间t12和下降时间t13(也就是，脉冲信号TRF2的生成)设定成使得在时刻t11之后到来，在该时刻t11处，A/D转换器20的A/D转换在从输出到第N行的每个像素的转移信号TX切换成L电平时到输出到第N+1行的每个像素的重置信号RX切换成H电平时的时段期间完成。

注意，可以在不同的时序处执行取自第二锁存器电路35和第三锁存器电路36的数据的操作。在该情况下，图1的时序生成器14生成与输入到第二锁存器电路35的时钟端子的第二时序信号TRF2不同的时序信号，并且然后将其输入到第三锁存器电路36的时钟端子。该不同的时序信号的上升时间和下降时间也设定成使得在时刻t11之后到来，在该时刻t11处，A/D转换器20的A/D转换在从输出到第N行处的每个像素的转移信号TX切换成L电平时到输出到第N+1行处的每个像素的重置信号RX切换成H电平时的时段期间完成。

在上述间隔Ⅰ处的A/D转换操作和存入到锁存器电路的操作在各自列的基础上并行执行。此外，与从第N行处的每个像素输出的信号的处理相并行，与第N-1行的每个像素对应地将保持在第二锁存器电路35和第三锁存器电路36处的像素重置信号RST和像素信号SIG转移到计算部分24。该转移操作根据从图1的水平扫描电路13输出的列选择信号HSCAN来执行并且在各自列的基础上依次执行，直到时刻t12，在该时刻t12，生成用于将从第N行处的每个像素输出的信号的A/D转换结果存入第二锁存器电路35和第三锁存器电路36的脉冲信号TRF2。计算部分24依次计算并输出转移的像素重置信号RST与像素信号SIG之间的差值。

(间隔Ⅱ处的操作)

间隔Ⅱ处的操作与间隔Ⅰ处的操作相同，并且因而下面将对其进行简要描述。首先，在从时刻t16到时刻t17的时段期间，输出到第N+1行处的每个像素PX的重置信号RX变成H电平(激活状态)。作为结果，第N+1行处的每个像素PX的浮置扩散7被初始化。

在从时刻t18到时刻t19的下一时段期间，具有根据浮置扩散7的在初始状态中的电荷量的电压的像素重置信号经受A/D转换器20的A/D转换。

然后，在时刻t21(此时第一时序信号TRF1从H电平切换成L电平)处，第一锁存器电路34存入并保持通过A/D转换器20的A/D转换得到的像素重置信号RST。

在从时刻t22到时刻t23的下一时段期间，输出到第N+1行处的每个像素的转移信号TX变为H电平(激活状态)。作为结果，在第N+1行的每个像素处，光电二极管3处生成的电荷传送到浮置扩散7。

在从时刻t24到时刻t25的下一时段期间，具有根据从光电二极管3传输的电荷量的电压的像素信号经受A/D转换器20的A/D转换。

然后，在时刻t27(此时第二时序信号TRF2从H电平切换成L电平)处，第二锁存器电路35存入并保持由第一锁存器电路34保持的像素重置信号RST，并且第三锁存器电路36也存入并保持从A/D转换器20输出的并且通过A/D转换得到的像素信号SIG。

在上述间隔Ⅱ处的A/D转换操作和存入到锁存器电路的操作在各自列的基础上并行执行。此外，与从第N+1行的每个像素输出的信号的A/D转换处理相并行，基于从第N行的每个像素输出的信号，将保持在第二锁存器电路35和第三锁存器电路36中并且通过A/D转换得到的像素重置信号RST和像素信号SIG转移到计算部分24。计算部分24依次计算并输出转移的像素重置信号RST与像素信号SIG之间的差值。

[像素重置信号的积分时间]

在图8的时序图中，用于像素重置信号的A/D转换的时间(从时刻t4至时刻t5)可以比像素信号的A/D转换的时间(从时刻t10至时刻t11)短。以下将描述理由。

图9是斜坡信号RMP的波形图。在图9中，从时刻t101至时刻t102的波形示出在像素重置信号的A/D转换时施加的斜坡信号RMP的波形，并且从时刻t103至时刻t104的波形示出在像素信号的A/D转换时施加的斜坡信号RMP的波形。

在与从光电二极管3转移到浮置扩散7的光电电荷对应的像素信号的A/D转换时，需要使用计数器的最大计数Cmax并且使用充分大幅度Vmax的斜坡信号。

相反，与浮置扩散7的在初始状态中的电荷量对应的像素重置信号仅在固定图案噪声和随机噪声的范围中波动，并且因而该波动限定到相对小的范围。因此，像素重置信号的A/D转换中的斜坡信号RMP的幅度可以较小并且计数也可以较小。

更具体而言，在像素重置信号的情况下，假设最大计数(Cmax/P)和幅度(Vmax/P)是像素信号的最大计数和幅度的1/P倍是令人满意的，则用于像素重置信号的A/D转换的时间可以为用于像素信号的A/D转换的时间的1/P倍。因此，即使当执行数字噪声抵消时，也可以将整个信号处理时间增加成在不执行噪声抵消情况下的整个信号处理时间的一些倍。

[根据第一实施例的固态图像拾取设备的效果]

在总结上述描述的同时将描述根据第一实施例的固态图像拾取设备100的效果。

[高速信号处理的实现]

CMOS图像传感器中的最重要问题是由于将像素信息转换成数字值而造成的非常大的数据处理量。例如，假设按照典型的移动图像处理速率(30fps)处理10000-像素数据的示例。在这种情况下，其中通过一个A/D转换器简单执行处理，1-像素信息(例如，4096个色调)需要经受3ns的数据转移的A/D转换，这是不可行的。

在根据第一实施例的固态图像拾取设备100中，如图1和图2所示，A/D转换器按照列形式排列为列电路10。因此，例如，假设10000000-像素图像传感器由3900个水平像素和2600个垂直像素组成，对于A/D转换和数据转移允许每像素12.8μs的最大值。

此外，在根据第一实施例的固态图像拾取设备100中，在A/D转换的背景中执行数据转移可以延长A/D转换和数据转移允许的时间，从而允许有效地处理非常大的数据量。

更具体而言，如图5和图8所示，基于脉冲信号TRF1将通过A/D转换得到的像素重置信号RST存入第一锁存器电路34中，并且基于脉冲信号TRF2进一步转移到后一级的第二锁存器电路35。基于脉冲信号TRF2将通过A/D转换得到的像素信号SIG存入到第三锁存器电路36中。由这些第二锁存器电路35和第三锁存器电路36保持的像素重置信号RST和像素信号SIG在各自列的基础上根据列选择信号HSCAN而依次被读出，直到如下时刻：此时脉冲信号TRF2被生成用于将已通过对应于下一选择行处的每个像素的A/D转换得到的像素重置信号和像素信号存入第二锁存器电路35和第三锁存器电路36。

此外，通过安装在芯片中的计算部分24计算在各自列的基础上依次读出的像素重置信号与像素信号之间的差值。以此方式在芯片中执行减法可以减少输出到芯片外部的数据量并且因而可以降低去往芯片外部的数据转移速率。

(具有低噪声的像素信号的实现)

在针对每列设置A/D转换器的情况下，当在A/D转换时出现偏移时，出现特性随列而不同的问题。为了移除由A/D转换造成的这种偏移，在根据第一实施例的固态图像拾取设备100中，在数字区域中执行通过相关双采样的所谓的噪声抵消。

更具体而言，对应于浮置扩散7的在初始状态中的电荷量的像素重置信号和对应于浮置扩散7的已经经受来自光电二极管3的光电转移的电荷量的像素信号均经受A/D转换。然后，计算通过A/D转换得到的像素重置信号与通过A/D转换得到的像素信号之间的差值，并且得到针对每个最终像素的读取数据。

执行这样的数字噪声抵消也允许移除固定图案噪声，该固定图案噪声特别是对于CMOS图像传感器而言成问题。

(与其它配置的比较)

参照图5，为了实现数字噪声抵消，可能的配置使得在A/D转换器20中设置接收计数器信号CNT的两个锁存器电路33(第一锁存器电路33A和第二锁存器电路33B)。在这种情况下，第一锁存器电路33A用于从每个像素读出的像素重置信号的A/D转换，而第二锁存器电路33B用于从每个像素读出的像素信号的A/D转换。因此，在该配置中，仅第二锁存器电路35和第三锁存器电路36需要设置在寄存器部分21的内部，并且不再需要第一锁存器电路34。第二锁存器电路35在第二时序信号TRF2的下降时存入并保持从A/D转换器20中的第一锁存器电路33A转移并且通过A/D转换得到的像素重置信号RST。第三锁存器电路36在第二时序信号TRF2的下降时存入并保持从A/D转换器20中的第二锁存器电路33B转移并且通过A/D转换得到的像素信号SIG。

即使在这种配置的情况下，也可以在A/D转换处理的背景上执行数字噪声抵消和水平数据转移。其理由将在下面描述。

在图6描述的积分型A/D转换器的情况下，从其中设置计数器42的时序生成器14到每个列电路10的布线的长度非常长，因而导致高的布线阻抗。因而，在输入到每个列电路10的计数器信号CNT的波形中出现圆化(拐角圆化)，从而因此造成A/D转换器的输出信号中的偏移电压。在接收计数器信号CNT的锁存器电路33针对像素重置信号RST和针对像素信号SIG而划分的情况下，该偏移电压在锁存器电路33A和33B之间相差很大。因此，即使从像素信号SIG减去像素重置信号RST也无法抵消偏移电压。

相反，在第一实施例的情况下，如在图5的A/D转换器20的配置中所示，接收计数器信号CNT的锁存器电路33共同用于像素重置信号和像素信号。因而，通过计算部分24计算通过A/D转换得到的像素重置信号RST和像素信号SIG之间的差值允许移除在A/D转换器的输出中造成的偏移电压。

<第二实施例>

图10是示出根据本发明第二实施例的施加到固态图像拾取设备的列电路10A的配置的框图。图10的列电路10A与图5的列电路10不同之处在于，列电路10A设置有连续近似型的A/D转换器50而不是积分型的A/D转换器20。图10的其它点与图5中的相同，并且相同或对应的部分设置有相同的标号，并且将省略对它们的重复描述。

参照图10，连续近似型的A/D转换器50包括：采样-保持(S/H)电路51、比较器52、连续近似电阻器(SAR)53和数模(D/A)转换器54。从对应列的所选行处的像素输入的模拟信号(像素重置信号和像素信号)由采样/保持电路51来采样保持。

SAR53在A/D转换开始时将最高有效位(MSB)设定在“1”，并且输出数字信号“10......0”。SAR53的输出经受D/A转换器54的D/A转换并且输出到比较器52。比较器52将保持在采样-保持电路51中的模拟信号与D/A转换器54的输出相比较。作为比较结果，如果采样-保持电路51的输出等于或小于D/A转换器54的输出(也就是，比较器52的输出为“0”)，则SAR53将MSB返回到“0”，并且将下一位设定在“1”，并且输出数字信号“010......0”。比较器52再次将采样-保持电路51的输出与D/A转换的结果相比较，作为SAR53的输出信号。

另一方面，如果采样保持电路51的输出大于数字信号“10......0”的D/A转换结果(也就是，如果比较器52的输出为“1”)，则SAR53在保持MSB在“1”的同时将下一位设定在“1”，并且输出数字信号“110......0”。比较器52再次将采样保持电路51的输出与D/A转换结果相比较，作为SAR53的输出信号。

如上所述，确定从最高有效位(MSB)到最低有效位(LSB)的所有位的值。将所确定的所有位的值基于脉冲信号TRF1存入第一锁存器电路34或者基于脉冲信号TRF2存入第三锁存器电路36。

即使在上述包括连续近似型的A/D转换器50的固态图像拾取设备的情况下，如在第一实施例中的情况中那样，可以通过相关双采样执行通过A/D转换得到的数字像素信号的噪声移除，并且还可以与A/D转换处理相并行地执行对已经经受A/D转换的数字像素信号的水平转移。作为结果，可以执行具有高准确度的高速信号处理，因而提供高质量的图像信号。

注意，如在第一实施例中描述的那样，可以以不同的时序执行第二锁存器电路35和第三锁存器电路36的数据存入操作。在该情况下，通过时序生成器14生成与输入到第二锁存器电路35的时钟端子的第二时序信号TRF2不同的时序信号，并且将该时序信号输入到第三锁存器电路36的时钟端子。

<第三实施例>

图11是示出根据本发明第三实施例的施加到固态图像拾取设备的列电路10B的配置的框图。图11的列电路10B与图5的列电路10的不同之处在于设置管线型的A/D转换器60，而非积分型的A/D转换器20。

参照图11，管线型的A/D转换器60包括m个级ST1至STm。每个级ST包括：采样保持(S/H)电路61；一位A/D转换器62；一位D/A转换器63；计算部分64；和放大器65。计算部分64从S/H电路61中保持的模拟信号减去对该模拟信号执行的一位A/D转换的结果(注意，这是再次通过一位D/A转换器63转换成模拟信号的模拟信号)并将其输出。放大器65将计算部分64的输出加倍并将其输出到后面的级。基于脉冲信号TRF1将每级处的A/D转换结果存入到第一锁存器电路34中或者基于脉冲信号TRF2存入到第三锁存器电路36中。

在上述配置的情况下，通过第一级ST1，从每个像素读取的模拟信号经受一位A/D转换并确定MSB。所确定的MSB的值和模拟信号之间的量化差值由放大器65加倍并且然后输入到第二级ST2。第二级ST2通过对从第一级ST1输入的模拟信号执行一位A/D转换来从MSB确定第二位。之后，直到最后第m级STm，通过对通过对前一级的量化差进行加倍得到的值重复一位A/D转换确定向下到LSB的所有位。

根据列选择信号HSCAN将通过A/D转换器60得到的像素重置信号RST和像素信号SIG输入到计算部分24并且计算它们之间的差值。

图11的其它点与图5中的相同，并且相同或对应部分设置有相同参考标号，且省略对其的重复描述。

即使在上述包括管线型的A/D转换器60的固态图像拾取设备的情况下，如在第一实施例中那样，可以通过相关双采样执行通过A/D转换得到的数字像素信号的噪声移除，并且也可以与A/D转换处理并行地执行对已经经受A/D转换的数字像素信号的水平转移处理。作为结果，可执行具有高准确度的高速信号处理，因而提供高质量的图像信号。

注意，如也在第一实施例中描述的那样，可以以不同的时序执行第二锁存器电路35和第三锁存器电路36的数据存入操作。在该情况下，通过时序生成器14生成与输入到第二锁存器电路35的时钟端子的第二时序信号TRF2不同的时序信号，并且将该时序信号输入到第三锁存器电路36的时钟端子。

<第三实施例的修改示例>

图12是示出作为图11的列电路10B的修改示例的列电路10C的配置的框图。图12的列电路10C与图11的列电路10B的不同之处在于，设置循环型的A/D转换器60A，而非管线型的A/D转换器60。图12的其他点与图11中的相同，并且相同或对应部分设置有相同的参考标号并且将省略对其的重复描述。

参照图12，循环型的A/D转换器60A包括：对应于图11的管线型A/D转换器60的级ST之一的一级ST以及寄存器66。在级ST处的放大器65的输出再次输入到在级ST的输入侧上的S/H电路61。通过以此方式循环信号，如在图11的管线型A/D转换器60的情况中那样，以MSB开始依次逐位地确定A/D转换的结果。每个位的A/D转换的结果存储到寄存器66中。基于脉冲信号TRF1将寄存器66的值存入到第一锁存器电路34中或者基于脉冲信号TRF2存入到第三锁存器电路36中。

<第四实施例>

图13是示出根据本发明第四实施例的施加到固态图像拾取设备的像素PXA的配置的电路图。

图13的像素PXA与图3的像素PX的不同之处在于，不包括选择晶体管5。此外，在像素PXA的情况下，不是供给电压VDD而是控制电压DRN被施加到晶体管1至4的漏极(节点8)。

如图13所示，像素PXA包括：光电二极管(光电转换部分)3、转移晶体管2、重置晶体管1、放大晶体管4和浮置扩散(电荷积累部分)7。在图13的情况下，作为一个示例，晶体管1、2和4由N沟道MOS晶体管形成。

光电二极管3将光信号光电转换成电信号。转移晶体管2耦合到光电二极管3的阴极，并且根据转移信号TX将通过光电二极管3生成的电信号传送到浮置扩散。重置晶体管1根据重置信号RX将浮置扩散7的电压设定在控制电压DRN(供给电压VDD或接地电压GND)。在不选择像素PXA的情况下，将控制电压DRN设定在接地电压GND(L电平)。作为结果，放大晶体管4变为截止状态。在选择像素PXA的情况下，将控制电压DRN设定在供给电压VDD(H电平)。当选择了像素PXA时，放大晶体管4向垂直读取线9输出根据浮置扩散7上的信号电势的信号。

图14是根据第四实施例的固态图像拾取设备的时序图。对于形成固态图像拾取设备的每个像素而言，使用图13的像素PXA，并且对于列电路而言，使用图5的列电路10。之后，参照图5、图13和图14，将描述根据第四实施例的固态图像拾取设备的操作。

在图14的间隔Ⅰ处选择第N行的每个像素，并且读出来自每个所选像素的信号。在间隔Ⅱ处，选择第N+1行的每个像素，并且读出来自每个所选像素的信号。

更具体而言，在间隔Ⅰ的第一时间区间处，也就是，当控制电压DRN处于L电平时，供给到所有行的重置信号RX切换成H电平。此时，控制电压DRN处于接地电压GND(L电平)，并且因而在所有行处的每个像素的浮置扩散7变为接地电压GND。作为结果，在所有行处的每个像素的放大晶体管4变为OFF状态。在供给到所有行的重置信号RX返回到L电平之后，控制电压DRN切换成H电平，并且因而供给到第N行的每个像素的重置信号RX(N)切换到H电平。此时，控制电压DRN为供给电压VDD(处于H电平)，因而作为所选行的第N行处的每个像素的浮置扩散7被供给电压VDD重置。

随后的操作与图8的操作相同。简而言之，从所选行处的每个像素输出的像素重置信号经受A/D转换器20的A/D转换。A/D转换结果在第一时序信号TRF1的下降时由第一锁存器电路34存入并保持。接下来，供给到所选行(第N行)处的每个像素的转移信号TX(N)变为H电平，由此将所选行处的每个像素的光电二极管3处生成的光电电荷传送到浮置扩散7。在转移信号TX(N)返回到L电平之后，从所选行处的每个像素输出的像素信号经受A/D转换器20的A/D转换。A/D转换结果在第二时序信号TRF2的下降时由第三锁存器电路36存入并保持。此时，通过A/D转换得到并且由第一锁存器电路34保持的像素重置信号RST由第二锁存器电路35存入并保持。分别由第一锁存器电路34和第二锁存器电路35保持的像素重置信号RST和像素信号SIG根据列选择信号HSCAN依次转移到计算部分24，直到下一间隔Ⅱ处的如下时刻，在该时刻处，第二时序信号TRF2变为H电平(也就是，生成脉冲信号TRF2)。

如上所述，即使在根据第四实施例的固态图像拾取设备的情况下，如在第一实施例中那样，可以通过相关双采样执行对通过A/D转换得到的数字像素信号的噪声移除，并且也可以与A/D转换处理并行地执行对已经经受A/D转换的数字像素信号的水平转移。作为结果，可以执行具有高准确度的高速信号处理，因而提供高质量的图像信号。

<第四实施例的修改示例>

图15是示出作为图13的像素PXA的修改示例的像素PXB的配置的电路图。图15的像素PXB与图13的像素PXA的不同之处在于，设置两个光电二极管和两个转移晶体管。也就是，像素PXB包括：光电二极管(光电转换部分)3A和3B、转移晶体管2A和2B、重置晶体管1、放大晶体管4和浮置扩散(电荷积累部分)7。在图15的情况下，作为一个示例，晶体管1、2A、2B和4由N沟道MOS晶体管形成。

光电二极管3A和3B中的每个将光信号光电转换成电信号。转移晶体管2A耦合到光电二极管3A的阴极，并且根据转移信号TXA向浮置扩散7传送由光电二极管3A生成的电信号。转移晶体管2B耦合到光电二极管3B的阴极，并且根据转移信号TXB向浮置扩散7传送由光电二极管3B生成的电信号。转移晶体管2A和2B选择性地变为ON状态。重置晶体管1根据重置信号RX将浮置扩散7的电压设定在控制电压DRN(接地电压GND的供给电压VDD)。在其中选择像素PXB的情况下，将控制电压DRN设定在供给电压VDD。当已经选择了像素PXB时，放大晶体管4向垂直读取线9输出根据浮置扩散7上的信号电势的信号。

上述配置具有在由四个晶体管组成的像素PXB中设置的两个光电二极管，并且因而通常称为2-晶体管配置。相反，在图13的情况下，该配置具有在由三个晶体管组成的像素PX中的一个光电二极管，并且因而称为3-晶体管配置。

即使在具有图15的配置的像素PXB的情况下，通过与图13和图14所示的第四实施例的相同控制，可以通过相关双采样执行对通过A/D转换得到的数字像素信号的噪声移除，并且也可以与A/D转换处理并行地执行对已经经受A/D转换的数字像素信号的水平转移。然而，在图15的情况中，转移晶体管2A和2B选择性地变为ON状态，并且选择性地读出在光电二极管3A和3B之一处生成的光电电荷。

这里公开的实施例的所有点应被视为仅是示例性的，而不是限制性的。本发明的范围不由上述描述表明，而是由权利要求的范围表明，并且旨在于包括在等同于权利要求范围的精神和范围内的所有修改。

Claims (7)

1.一种固态图像拾取设备，包括：

像素阵列，包括按照矩阵形式排列的多个像素，每个像素具有光电转换元件和电荷积累部分；

多个列信号线，分别与所述像素阵列的列对应设置；以及

行选择电路，选择所述像素阵列的行并且依次激活输出到所选行处的每个像素的重置信号和转移信号，

当所输入的重置信号处于激活状态时，所选行处的每个像素初始化所述电荷积累部分并且根据所述电荷积累部分中的在初始状态的电荷量向对应的列信号线输出作为第一模拟信号的信号；并且

当所输入的转移信号处于激活状态时，所选行处的每个像素向所述电荷积累部分转移通过所述光电转换元件生成的光电电荷并且在所述光电电荷的转移之后根据所述电荷积累部分中的电荷量向对应的列信号线输出作为第二模拟信号的信号，

所述固态图像拾取设备进一步包括：

多个模数转换器，分别与所述像素阵列的列对应，每个所述模数转换器对经由对应列处的所述列信号线接收的第一模拟信号和第二模拟信号进行数字转换以分别输出第一数字信号和第二数字信号；

以及

多个数据保持部分，分别与所述像素阵列的列对应设置，

其中每个所述数据保持部分包括：

第一锁存器电路，基于在如下时段期间生成的第一脉冲信号存入并保持从所述对应列处设置的所述模数转换器输出的所述第一数字信号，所述时段是从输出到当前所选行的所述重置信号变为非激活状态时到所述转移信号随后变为激活状态时；

第二锁存器电路，基于在如下时段期间生成的第二脉冲信号存入并保持在所述第一锁存器电路处保持的所述第一数字信号，所述时段是从输出到当前所选行的所述转移信号变为非激活状态时到输出到下一所选行的所述重置信号变为激活状态时；以及

第三锁存器电路，基于在如下时段期间生成的第三脉冲信号存入并保持从对应列处设置的所述模数转换器输出的所述第二细节信号，所述时段是从输出到当前所选行的所述转移信号变为非激活状态时到输出到下一所选行的所述重置信号变为激活状态时。

2.根据权利要求1所述的固态图像拾取设备，其中所述第三脉冲信号为与所述第二脉冲信号相同的信号。

3.根据权利要求2所述的固态图像拾取设备，还包括：

列选择电路，选择所述像素阵列的列；以及

计算部分，响应于分别在对应于由所述列选择电路选择的列的所述第二锁存器电路和所述第三锁存器电路处保持的所述第一数字信号和所述第二数字信号的转移，计算所接收到的信号之间的差值。

4.根据权利要求3所述的固态图像拾取设备，其中与当前所选行对应地在所述第二锁存器电路和所述第三锁存器电路处保持的所述第一数字信号和所述第二数字信号转移到所述计算部分，直到如下时刻，在该时刻处，生成所述第二脉冲信号和所述第三脉冲信号，用于将与下一所选行对应的所述第一数字信号和所述第二数字信号存入到所述第二锁存器电路和所述第三锁存器电路。

5.根据权利要求1所述的固态图像拾取设备，其中每个所述模数转换器为积分型转换器。

6.根据权利要求1所述的固态图像拾取设备，其中每个所述模数转换器为连续接近型转换器。

7.根据权利要求1所述的固态图像拾取设备，其中每个所述模数转换器为循环型或管线型转换器。

Images