CN102959636B - 非易失性半导体存储装置及其读出方法 - Google Patents

非易失性半导体存储装置及其读出方法 Download PDF

Info

Publication number
CN102959636B
CN102959636B CN201280001450.1A CN201280001450A CN102959636B CN 102959636 B CN102959636 B CN 102959636B CN 201280001450 A CN201280001450 A CN 201280001450A CN 102959636 B CN102959636 B CN 102959636B
Authority
CN
China
Prior art keywords
bit line
electric signal
wordline
storage unit
skew
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280001450.1A
Other languages
English (en)
Other versions
CN102959636A (zh
Inventor
辻清孝
岛川一彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuvoton Technology Corp Japan
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN102959636A publication Critical patent/CN102959636A/zh
Application granted granted Critical
Publication of CN102959636B publication Critical patent/CN102959636B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/77—Array wherein the memory element being directly connected to the bit lines and word lines without any access device being used

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本发明提供一种交叉点型的非易失性半导体存储装置，能够抑制由于潜行电流而引起的存储单元中包含的存储元件的电阻值的检测灵敏度低下。该非易失性半导体存储装置具有多个字线（2）、以与多个字线（2）立体交差的方式形成的多个位线（3）、以及由针对多个字线（2）与多个位线（3）的各个立体交差点设置的单元的集合体构成的交叉点单元阵列（1），单元的集合体包括：存储单元（4），该存储单元（4）包括存储元件，该存储元件进行根据电信号以可逆的方式在2个以上的状态下使电阻值变化的存储动作；以及偏移检测单元（5），具有比存储元件进行存储动作时的高电阻状态下的存储元件的电阻值高的固定的电阻值。

Description

非易失性半导体存储装置及其读出方法
技术领域
本发明涉及使用电阻变化型存储元件的交叉点型的非易失性半导体存储装置，特别涉及提高了读出信号的判别性的单元阵列结构及其读出方法。
背景技术
近年来，伴随数字技术的进展，便携型信息设备和信息家电等的电子设备进一步实现高功能化。因此，非易失性存储装置的大容量化、写入电力的降低、写入/读出时间的高速化以及长寿命化的要求提高。
针对这样的要求，现有的使用浮栅的闪存的微细化有所发展。
另一方面，作为代替闪存的元件，正在研究开发具有使用所谓的电阻变化型存储元件构成的存储元件的非易失性存储装置。电阻变化型存储元件是指如下的元件：电阻值根据电信号而变化，具有即使切断电信号也保持该电阻值（保持为非易失）的性质，能够通过该电阻值的变化来存储信息。
作为电阻变化型存储元件的代表性的元件，具有MRAM（Magnetic Random Access Memory：磁性存储器）、PRAM（PhaseChange Random Access Memory：相变存储器）、ReRAM（ResistanceRandom Access Memory：电阻变化存储器；电阻变化元件）、SPRAM（Spin Transfer Torque Random Access Memory：自旋注入存储器）、CBRAM（Conductive Bridge Random Access Memory）等。
作为使用这些电阻变化型存储元件的非易失性存储装置的结构方法的一例，公知有交叉点结构。在交叉点结构中，在垂直配置的位线与字线的交点位置，以被位线和字线夹持的方式设置具有2个端子的各存储单元。关于电阻变化型存储元件单体或构成为电阻变化型存储元件与二极管等2个端子的开关元件的串联连接的存储元件，通过使存储元件的一个电极与字线连接，使另一个电极与位线连接，从而构成存储单元。与电阻变化型存储元件经由具有3个端子的存取晶体管而与位线连接的所谓的1T1R结构相比，交叉点结构具有适于大规模集成化的特征。
在交叉点结构中，存储单元配置成阵列状（以下称为交叉点单元阵列）。在交叉点结构中，当为了检测（读出）作为对象的存储单元中包含的存储元件的电阻值而对对应的位线和字线施加电压时，除了流过作为检测对象的存储单元的电流以外，还流过经由通过上下的位线和字线而并联连接的其他存储单元的电流。在本说明书中，将该流经其他存储单元的电流称为潜行电流。潜行电流由于存储在交叉点单元阵列中的数据的状态（作为检测对象的存储单元所属的交叉点单元阵列内的全部存储单元中包含的存储元件的电阻值及其分布）而变化，所以，在读出时检测的电流中，始终包含不是固定值的偏移电流（=潜行电流）。该潜行电流妨碍准确检测作为读出对象的存储单元中包含的存储元件的电阻值。
通过使存储元件采用串联连接开关元件和电阻变化型存储元件的结构，能够在某种程度上减少该潜行电流。但是，由于潜行电流根据交叉点单元阵列的规模而增加，所以，妨碍交叉点单元阵列的大规模化。
在专利文献1中公开了如下的存储装置：该存储装置具有抑制由于潜行电流而引起的存储单元中包含的存储元件的电阻值的检测灵敏度低下的结构。
现有技术文献
专利文献
专利文献1：日本专利第3821066号公报
发明内容
发明要解决的课题
如图18所示，专利文献1所记载的存储装置的交叉点单元阵列601由存储单元602和虚拟单元608构成。存储单元602和虚拟单元608在构造上没有差别，将与定义为虚拟位线609的位线连接的存储单元用作虚拟单元。存储元件使用MRAM。
减法电路617生成电流差信号，该电流差信号对应于通过对选择字线和选择位线之间施加电压而在选择位线中流过的检测电流Is与通过对选择字线和虚拟位线之间施加电压而在虚拟位线中流过的偏移成分电流Ic之差（Is-Ic）。读出电路16根据该电流差信号判别存储在选择单元602a中的存储数据。
偏移成分电流Ic是大小接近检测电流Is中包含的偏移成分的电流。检测电流Is与偏移成分电流Ic之差（Is-Ic）的SN比较高，通过根据与差（Is-Ic）对应的电流差信号判别存储在选择单元602a中的存储数据，能够以较高的可靠性判别存储数据。
在上述存储装置中，存储元件使用MRAM。与其他电阻变化型存储元件相比，MRAM的电阻值的变化量较小，高电阻状态下的电阻值（HR）相对于低电阻状态下的电阻值（LR）大致为1.2～1.4倍左右，流过选择单元的电流中的由于不依赖于所存储的数据的电阻成分而引起的电流成分比与所存储的数据对应的电流大。进而，上述存储装置中使用的存储单元仅由MRAM构成，不包括开关元件。因此，记载为与存储在选择单元602a中的数据对应的电流大约为1μA，与此相对，偏移成分电流Ic大约为30μA。
但是，在上述存储装置中，视为检测电流Is中包含的偏移成分电流与在虚拟位线中流过的偏移成分电流Ic大致相等的情况仅为满足上述存储装置所记载的条件（即，如下条件：流过选择单元的电流中的由于不依赖于所存储的数据的电阻成分而引起的电流成分比与所存储的数据对应的电流大，并且偏移成分电流远远大于与存储在选择单元中的数据对应的电流）的情况。
一般地，从提高读出精度、低消耗电力化、抑制由于电迁移而引起的布线劣化（提高可靠性）、抑制伴随基于布线电阻的电压下降的存储单元电流的阵列内的位置依赖性、交叉点单元阵列的大规模化等的观点来看，优选偏移成分电流较小。
进而，在PRAM、ReRAM和SPRAM等电阻变化型存储元件中，LR状态和HR状态的电阻变化比较大（大约为1位以上），流过选择单元的电流中的由于不依赖于所存储的数据的电阻成分而引起的电流成分（潜行电流成分）比与所存储的数据对应的电流小。
根据以上说明可以明确，在专利文献1所记载的存储装置的结构中，除了存储元件不包括开关元件而仅由MRAM构成的情况以外，没有效果，无法应用。
鉴于以上课题，本发明的目的在于，提供如下的非易失性半导体存储装置及其读出方法：在使用电阻变化型存储元件的交叉点型的非易失性半导体存储装置中，能够抑制由于潜行电流而引起的存储单元中包含的存储元件的电阻值的检测灵敏度低下。
用于解决课题的手段
为了实现上述目的，本发明的非易失性半导体存储装置的一个方式具有：多个字线，在第1平面内以相互平行的方式形成；多个位线，在与所述第1平面平行的第2平面内以相互平行且与所述多个字线立体交差的方式形成；以及交叉点单元阵列，由针对所述多个字线与所述多个位线的各个立体交差点设置的单元的集合体构成，所述单元的集合体具有：存储单元，包括存储元件，该存储元件进行根据在对应的字线和对应的位线之间施加的电信号以可逆的方式在2个以上的状态下使电阻值变化的存储动作；以及偏移检测单元，与在对应的字线和对应的位线之间施加的电信号无关，具有比所述存储元件进行所述存储动作时的高电阻状态下的所述存储元件的电阻值高的电阻值。
另外，本发明也可以通过针对非易失性半导体存储装置中的存储单元进行读出的读出方法来实现。
发明效果
在本发明的使用电阻变化型存储元件的交叉点型的非易失性半导体存储装置中，得到如下效果：能够抑制在交叉点型电路中成为问题的、由于潜行电流而使存储元件的电阻值的读出时的检测灵敏度低下的问题，由此，读出精度提高。
附图说明
图1是示出本发明的第1实施方式的非易失性半导体存储装置的结构的示意图。
图2（a）是示出本发明的第1实施方式的非易失性半导体存储装置的交叉点单元阵列、字线和位线的详细结构的平面图，图2（b）是示出图2（a）的X-X’的剖面结构的剖视图。
图3是用于说明本发明的偏移检测单元的其他结构方法的剖视图。
图4是利用ReRAM和MSM二极管构成本发明的存储单元的情况下的存储单元的剖视图。
图5是用于说明本发明的第1实施方式的非易失性半导体存储装置的读出方法的图。
图6是用于说明本发明的第1实施方式的非易失性半导体存储装置的读出方法（续）的图。
图7是本发明的第1实施方式的非易失性半导体存储装置的读出流程图。
图8是示出本发明的第2实施方式的非易失性半导体存储装置的结构的示意图。
图9是示出本发明的第2实施方式的变形例的非易失性半导体存储装置的结构的示意图。
图10是用于说明本发明的第2实施方式的变形例的非易失性半导体存储装置的读出方法的图。
图11是用于说明本发明的第2实施方式的变形例的非易失性半导体存储装置的读出方法（续）的图。
图12是用于说明本发明的第2实施方式的变形例的非易失性半导体存储装置的读出方法（续）的图。
图13是本发明的第2实施方式的变形例的非易失性半导体存储装置的读出流程图。
图14是示出本发明的第3实施方式的非易失性半导体存储装置的结构的示意图。
图15是用于说明本发明的第3实施方式的非易失性半导体存储装置的读出方法的图。
图16是用于说明本发明的第3实施方式的非易失性半导体存储装置的读出方法（续）的图。
图17是本发明的第3实施方式的非易失性半导体存储装置的读出流程图。
图18是现有的非易失性半导体存储装置的结构图。
具体实施方式
（本发明的概要）
本发明的非易失性半导体存储装置的一个方式具有：多个字线，在第1平面内以相互平行的方式形成；多个位线，在与所述第1平面平行的第2平面内以相互平行且与所述多个字线立体交差的方式形成；以及交叉点单元阵列，由针对所述多个字线与所述多个位线的各个立体交差点设置的单元的集合体构成，所述单元的集合体具有：存储单元，包括存储元件，该存储元件进行根据在对应的字线和对应的位线之间施加的电信号以可逆的方式在2个以上的状态下使电阻值变化的存储动作；以及偏移检测单元，与在对应的字线和对应的位线之间施加的电信号无关，具有比所述存储元件进行所述存储动作时的高电阻状态下的所述存储元件的电阻值高的电阻值。
由此，在交叉点单元阵列中设有偏移检测单元，该偏移检测单元与在对应的字线和对应的位线之间施加的电信号无关，具有比存储元件进行存储动作时的高电阻状态下的存储元件的电阻值高的电阻值，所以，通过从在选择存储元件的情况下检测到的电流中减去在选择偏移检测单元的情况下检测到的电流，能够进行去除了潜行电流的准确的电流检测，非易失性半导体存储装置的读出精度提高。
更具体而言，本发明的非易失性半导体存储装置的一个方式具有：多个字线，在第1平面内以相互平行的方式形成；多个位线，在与第1平面平行的第2平面内以相互平行且与多个字线立体交差的方式形成；交叉点单元阵列，由针对多个字线与多个位线的各个立体交差点设置的单元的集合体构成；字线选择器，从多个字线中选择一个字线作为选择字线；位线选择器，从多个位线中选择一个位线作为选择位线；以及读出电路。
单元的集合体包括：存储单元，该存储单元包括存储元件，作为存储动作，该存储元件根据在对应的字线和对应的位线之间施加的电信号以可逆的方式在2个以上的状态下使电阻值变化；以及偏移检测单元，与在对应的字线和对应的位线之间施加的电信号无关，具有比存储元件进行所述存储动作时能够变化的高电阻状态下的电阻值高的电阻值。
读出电路根据与从存储单元电信号SCELL的值中减去偏移电信号SOFFSET的值而得到的值对应的判别信号SNET，判别存储在读出对象的存储单元中的存储数据，该存储单元电信号是基于通过对由字线选择器和位线选择器从交叉点单元阵列中选择出的与读出对象的存储单元对应的第1选择字线和第1选择位线之间施加读出电压而在第1选择位线中流过的电流的大小的电信号，该偏移电信号是由通过对与偏移检测单元对应的第2选择字线和第2选择位线之间施加所述读出电压而在第2选择位线中流过的电流的大小确定的电信号。
由此，判别信号SNET成为从存储单元电信号SCELL中去除了与动态变动的偏移成分相当的偏移电信号SOFFSET成分的信号，所以，与直接使用存储单元电信号SCELL作为判别信号的情况相比，能够大幅提高SN比，非易失性半导体存储装置的读出精度提高。
这里，作为针对存储单元进行读出的读出顺序，上述非易失性半导体存储装置包括以下顺序：第1顺序，从检测到基于通过对第2选择字线和第2选择位线之间施加读出电压而在第2选择位线中流过的电流的大小的偏移电信号的值时起，判断交叉点单元阵列中包含的存储单元所存储的数据是否产生变更；第2顺序，在判断为数据产生变更的情况下，选择第2选择字线和第2选择位线，检测基于在第2选择位线中流过的电流的大小的偏移电信号的值，将该偏移电信号保持在偏移保持电路中；第3顺序，在判断为数据未产生变更的情况下在所述第1顺序完成后，或者在判断为数据产生变更的情况下在所述第2顺序完成后，选择第1选择字线和第1选择位线，检测基于在第1选择位线中流过的电流的大小的存储单元电信号的值；第4顺序，使用偏移去除电路，根据存储单元电信号和保持在偏移保持电路中的偏移电信号计算判别信号；以及第5顺序，使用数据判别电路，根据判别信号的大小判别存储在读出对象的存储单元中的数据。
通过采用上述顺序，在未伴有数据变更（针对存储单元的写入）的连续读出动作中，除了最初的第1次以外，能够省略选择偏移检测单元并存储偏移电信号的动作，所以，有效提高读出速度（第1实施方式）。
并且，作为其他方式，本发明的非易失性半导体存储装置也可以构成为，以针对多个字线中的每一个字线分别各设置一个偏移检测单元、并且针对多个位线中的每一个位线分别各设置一个偏移检测单元的方式，配置偏移检测单元。
通过采用这种结构，在读出对象单元和偏移检测单元中，字线或位线中的任意一方相同，所以，由偏移检测单元检测到的电流IOFFSET成为更加接近在检测读出对象单元时检测到的电流ICELL中包含的潜行电流成分ISNEAK的值，所以，能够进一步提高SN比（第2实施方式）。
进而，在上述非易失性半导体存储装置中，也可以构成为，使读出电路具有如下功能：根据与从存储单元电信号SCELL的值中减去由第1偏移电信号SOFFSET1的值和第2偏移电信号SOFFSET2的值确定的偏移电信号的值而得到的值对应的判别信号，判别存储在读出对象的存储单元中的存储数据，该第1偏移电信号是基于通过对第1选择字线和与针对第1选择字线设置的第1偏移检测单元对应的第2选择位线之间施加读出电压而在第2选择位线中流过的电流的大小的电信号，该第2偏移电信号是基于通过对与针对第1选择位线设置的第2偏移检测单元对应的第2选择字线和第1选择位线之间施加所述读出电压而在第1选择位线中流过的电流的大小的电信号。
由此，通过使用字线与读出对象的存储单元共通的偏移检测单元和位线与读出对象的存储单元共通的偏移检测单元的2个偏移检测单元，得到以下效果：能够以更高精度检测读出对象的存储单元的偏移电流成分，能够进一步提高SN比（第2实施方式的变形例）。
并且，作为其他方式，本发明的非易失性半导体存储装置也可以构成为，在多个位线中包括多个偏移检测位线，以针对多个字线中的每一个字线分别各设置一个偏移检测单元、并且针对多个偏移检测位线中的任意一方设置全部偏移检测单元的方式，在交叉点单元阵列中配置偏移检测单元。
进而，与上述以仅与特定的偏移检测位线连接的方式配置偏移检测单元的结构同样，也可以构成为，在多个字线中包括多个偏移检测字线，以针对多个位线中的每一个位线分别各设置一个偏移检测单元、并且针对多个偏移检测字线中的任意一方设置全部偏移检测单元的方式，在交叉点单元阵列中配置偏移检测单元。
通过采用这种结构，在确保提高SN比的效果的同时，得到以下效果：由于在选择偏移检测单元时，能够在位线选择器中将作为选择对象的位线仅限定为偏移检测位线，所以，能够容易地实现进行位线选择器的开关选择的电路的电路设计（第3实施方式）。
另外，本发明的非易失性半导体存储装置不是必须具有字线选择器、位线选择器和读出电路，只要至少具有上述特征性的交叉点单元阵列即可。该交叉点单元阵列包括：存储单元，该存储单元包括存储元件（ReRAM、MRAM、PRAM、SPRAM、CBRAM等），该存储元件进行根据在对应的字线和对应的位线之间施加的电信号以可逆的方式在2个以上的状态下使电阻值变化的存储动作；以及偏移检测单元，与在对应的字线和对应的位线之间施加的电信号无关，具有比所述存储元件进行所述存储动作时的高电阻状态下的所述存储元件的电阻值高的电阻值，所以，与利用构造上没有差别的存储单元和虚拟单元构成的现有的交叉点单元阵列不同，具有能够以高精度检测潜行电流的构造。
并且，本发明的针对非易失性半导体存储装置中的存储单元进行读出的读出方法的一个方式是针对上述非易失性半导体存储装置中的存储单元进行读出的读出方法，所述读出方法包括以下顺序：偏移检测顺序，选择设有偏移检测单元的字线和位线，检测与流过选择出的所述位线的电流的大小对应的偏移电信号的值，将该所述偏移电信号的值保持在偏移保持电路中；存储单元检测顺序，选择设有读出对象的存储单元的字线和位线，检测与流过选择出的所述位线的电流的大小对应的所述存储单元电信号的值；偏移去除顺序，使用偏移去除电路，根据所述存储单元电信号的值和保持在所述偏移保持电路中的所述偏移电信号的值，计算所述判别信号；以及数据判别顺序，使用数据判别电路，根据所述判别信号的大小判别存储在所述读出对象的存储单元中的数据。
由此，通过使用设置在交叉点单元阵列中的偏移检测单元，根据存储单元电信号的值和偏移电信号的值判别存储在读出对象的存储单元中的数据，所以，非易失性半导体存储装置的读出精度提高。
（实施方式）
下面，参照附图对本发明的实施方式进行说明。另外，以下说明的实施方式均示出本发明的一个具体例。以下实施方式所示的数值、形状、材料、结构要素、结构要素的配置位置和连接方式、步骤、步骤的顺序等是一例，并不是限定本发明的主旨。并且，关于以下实施方式中的结构要素中的、没有记载于示出最上位概念的独立权利要求项中的结构要素，作为任意结构要素进行说明。
并且，有时对相同要素标注相同标号并省略说明。
并且，在本说明书中，存储元件和布线的形状为示意性的。进而，它们的个数等也设为容易图示的个数。
另外，在本说明书中，仅使用附图对单层的交叉点单元阵列进行说明，但是，本发明不限于单层的交叉点单元阵列，关于2层以上的交叉点单元阵列，如果针对每一层的交叉点单元阵列应用本发明的结构，则得到同样的效果。
（第1实施方式）
[装置的结构]
如图1所示，本发明的第1实施方式的非易失性半导体存储装置1000具有：多个字线2，在第1平面内以相互平行的方式形成；多个位线3，在与第1平面平行的第2平面内以相互平行且与多个字线2立体交差的方式形成；交叉点单元阵列1，由针对多个字线2与多个位线3的各个立体交差点设置的单元（存储单元4和偏移检测单元5）的集合体构成；字线选择器10，从多个字线2中选择一个字线作为选择字线；位线选择器11，从多个位线3中选择一个位线作为选择位线；以及读出电路20。
这里，单元的集合体具有：存储单元4，包括存储元件，该存储元件根据在对应的字线2和对应的位线3之间施加的电信号以可逆的方式在2个以上的状态下使电阻值变化（存储动作）；以及偏移检测单元5，与在对应的字线2和对应的位线3之间施加的电信号无关，具有比所述存储元件进行存储动作时的高电阻状态下的所述存储元件的电阻值高的电阻值。另外，存储单元4是构成交叉点单元阵列1的存储单元、即2个端子的存储单元，由电阻变化型存储元件单体或电阻变化型存储元件与二极管等2个端子的开关元件的串联连接构成。该二极管可以是在一个方向上流过电流的单方向二极管。并且，也可以是如下的双方向二极管：在正负的双方向上分别具有阈值电压，通过施加这些阈值电压以上的电压，能够在双方向上流过电流。
并且，读出电路20具有如下功能：根据与从存储单元电信号SCELL的值中减去偏移电信号SOFFSET的值而得到的值对应的判别信号SNET，判别存储在读出对象的存储单元中的存储数据，该存储单元电信号SCELL是基于通过对由字线选择器10和位线选择器11从交叉点单元阵列1中选择出的与读出对象的存储单元对应的第1选择字线和第1选择位线之间施加读出电压而在第1选择位线中流过的电流的大小的电信号，该偏移电信号SOFFSET是由通过对与至少1个偏移检测单元5对应的第2选择字线和第2选择位线之间施加所述读出电压而在第2选择位线中流过的电流的大小确定的电信号。下面，对各结构要素进行详细说明。
如上所述，该非易失性半导体存储装置1000具有以相互平行的方式形成的多个字线2、在与字线2交叉的方向上以相互平行的方式形成的多个位线3、以及在字线2和位线3的平面视图中的交点、且在字线2和位线3之间形成的交叉点单元阵列1。进而，交叉点单元阵列1包括多个存储单元4和1个以上的偏移检测单元5。
另外，在图1所示的交叉点单元阵列1中，偏移检测单元5配置在中心，但是，不是必须配置在中心，偏移检测单元5也可以配置在交叉点单元阵列1的任意部位。进而，交叉点单元阵列1内的偏移检测单元5的数量不限于1个，也可以在同一交叉点单元阵列1内设置2个以上的偏移检测单元5。
图2更加详细地示出图1的交叉点单元阵列1、字线2和位线3的结构。图2（a）是平面图，图2（b）是示出图2（a）的X-X’的剖面结构的图。如图2（a）和（b）所示，本实施方式的存储单元4由存储元件111、用于使存储元件111和字线2电连接的第1通路110、以及用于使存储元件111与位线3电连接的第2通路112构成。
存储元件111由电阻变化型存储元件或电阻变化型存储元件与开关元件的串联连接构成。这里使用的电阻变化型存储元件是如下的元件：2个端子间的电阻值根据电信号而变化，具有即使切断电信号也保持该电阻值（保持为非易失）的性质，能够通过该电阻值的变化来存储信息。作为存储元件111，具体而言，可以使用MRAM（MagneticRandom Access Memory：磁性存储器）、PRAM（Phase Change RandomAccess Memory：相变存储器）、ReRAM（Resistec Random AccessMemory：电阻变化存储器）、SPRAM（Spin Transfer Torque RandomAccess Memory：自旋注入存储器）、CBRAM（Conductive BridgeRandomAccess Memory）等。存储元件111使该存储元件111中包含的电阻变化型存储元件为高电阻（HR）状态和低电阻（LR）状态中的任意一方对应于“1”，另一方对应于“0”，存储1比特的数据。
并且，这里使用的开关元件可以使用由半导体层、夹着该半导体层的金属电极体层（即第1金属电极和第2金属电极）的3层的层叠结构构成的MSM（Metal-Semiconductor-Metal）二极管；由绝缘体层和夹着该绝缘体层的金属电极体层的3层的层叠结构构成的MIM（Metal-Insulator-Metal）二极管；由p型半导体和n型半导体的2层的层叠结构构成的pn结二极管；或由半导体层和金属电极体层的2层的层叠结构构成的肖特基二极管等、具有非线形的开关特性的元件。
作为一例，偏移检测单元5采用从存储单元4中去除第2通路112的构造。在后面详细叙述，但是，偏移检测单元5的作用为测定交叉点单元阵列1中的潜行电流的大概值。另外，作为偏移检测单元5的结构，采用如下结构即可：对偏移检测单元5的上下的字线2和位线3之间施加读出时的电位差时流过偏移检测单元5的电流，比存储元件111中包含的电阻变化型存储元件为高电阻状态时对存储单元4的上下的字线2和位线3之间施加读出时的电位差时流过存储单元4的电流小。即，偏移检测单元5具有如下结构：与对对应的字线2和对应的位线3之间施加的电信号无关，具有比存储单元4所具有的存储元件进行存储动作时的高电阻状态下的所述存储元件的电阻值高的电阻值。
在图2（b）所示的偏移检测单元5中，与存储单元4的构造相比，未形成第2通路112，由此，对偏移检测单元5的上下的字线2和位线3之间施加读出时的电位差时流过偏移检测单元5的电流几乎为零。该情况下，在制造上，在形成存储元件111和形成该存储元件11上方的层间绝缘膜100之前，在存储单元4和偏移检测单元5中没有产生差别，所以，在旁边全部配置存储单元4的存储单元4和旁边配置偏移检测单元5的存储单元4中，能够消除由于设计差异而针对存储元件的完成尺寸和特性偏差的影响。
图3（a）～（d）示出偏移检测单元5的其他构造例。与存储单元4的构造相比，图3（a）的偏移检测单元51具有未形成用于使存储元件111与字线2电连接的通路的构造。图3（b）的偏移检测单元52具有未形成存储元件111的构造。图3（c）的偏移检测单元53具有未形成用于使存储元件111与上下的字线2和位线3电连接的通路双方的构造。并且，图3（d）的偏移检测单元54具有未形成存储元件和上下通路双方的构造。在任意构造中，即使对偏移检测单元5的上下的字线2和位线3之间施加读出时的电位差，在偏移检测单元5中也几乎不流过电流，所以，得到与图2（b）所示的偏移检测单元5相同的效果。
在图3（a）、（b）和（c）的偏移检测单元51～53的构造中，在利用铜（Cu）的镶嵌布线形成位线3的情况下，即使在作为位线3的布线槽的形成时产生过度蚀刻，与图2（b）所示的偏移检测单元5的构造相比，也具有偏移检测单元51～53和下层的字线2难以产生短路的效果。
进而，在图3（b）的构造中，即使在利用钨（W）通路和Cu通路形成第1通路110的情况下，由于偏移检测单元52的凹进量与存储单元4相同，所以，也具有能够减少存储元件111的光刻工序中的局部焦点余量的偏差的效果。进而，在图3（c）的构造中，由于未形成存储元件111的上下的通路，所以，即使在通路蚀刻时产生过度蚀刻，偏移检测单元53也不会短路。进而，在图3（d）中，能够以最高概率防止由于制造工序中的偏差而使偏移检测单元54产生短路。
图1的非易失性半导体存储装置1000还包括字线选择器10和位线选择器11。字线选择器10与字线2连接，从字线2中选择一个字线，仅使该选择出的字线（即选择字线）与电源线6连接，其他字线例如成为开放状态。从电源30对电源线6提供VDD的电位。位线选择器11与位线3连接，从位线3中选择一个位线，仅使该选择出的位线（即选择位线）与电流读出电路21连接，其他位线例如成为开放状态。
图1的非易失性半导体存储装置1000还包括读出电路20。该读出电路20是读出存储在通过字线选择器10和位线选择器11从交叉点单元阵列1中选择出的读出对象的存储单元中的数据的电路，包括电流读出电路21、读出信号选择器22、偏移保持电路23、偏移去除电路24和数据判别电路25。
从电源31对电流读出电路21提供VSS的电位。由此，由于（VDD-VSS）的电位差，在字线2和位线3中流过电流。流过由位线选择器11选择出的位线的靠位线选择器11侧的端部的电流通过位线选择器11输入到电流读出电路21。电流读出电路21输出与该输入的电流的大小对应的电信号、即与流过选择位线的电流的大小对应的电信号。
读出信号选择器22具有如下功能：根据需要（即，根据来自读出电路20所具有的未图示的控制电路的指示），选择将从电流读出电路21输出的电信号送至偏移保持电路23和偏移去除电路24中的哪一方（即电信号的输出目的地）。
偏移保持电路23具有如下功能：保持从电流读出电路21经由读出信号选择器22输入的电信号（偏移电信号SOFFSET）的值，在没有所输入的电信号后，根据需要，输出所保持的值的电信号。
偏移去除电路24具有如下功能：生成与所输入的2个电信号（即，选择存储单元4时从电流读出电路21经由读出信号选择器22输入的存储单元电信号SCELL和保持在偏移保持电路23中的偏移电信号SOFFSET）的差分对应的电信号（判别信号）SNET。
数据判别电路25具有如下功能：根据从偏移去除电路24输出的电信号（判别信号）SNET，输出与“1”或“0”相当的电信号SOUT作为存储在读出对象的存储单元中的存储数据。
[使用ReRAM的情况的例子]
图4示出使用电阻变化元件（ReRAM）作为存储元件111的电阻变化型存储元件、使用MSM二极管作为开关元件的情况的存储单元4的结构的一例。
如图4所示，电阻变化元件570具有由第2电极512、高氧不足度层521、低氧不足度层522和第3电极513构成的层叠构造。并且，二极管571具有由第1电极511、半导体层530和第2电极512构成的层叠构造。在图4所示的存储元件572中，第2电极512共用为电阻变化元件570和二极管571双方的电极，但是，在电阻变化元件570和二极管571需要不同的电极材料时，第2电极512也可以采用由不同材料的2层以上构成的层叠构造。
第1电极511和第2电极512的材料可以使用TaN（氮化钽）、TiN（氮化钛）或W（钨）等，但是，这里设TaN为50nm。
第3电极513的材料可以使用Pt（白金）、Ir（铱）和Pd（钯）中的任意一方或它们的合金等，但是，这里使用Ir，设其膜厚为50nm。第3电极513的材料优选为标准电极电位比构成电阻变化层的金属的标准电极电位高的材料。
高氧不足度层521和低氧不足度层522构成电阻变化元件570的电阻变化层。电阻变化元件570中的电阻变化是由于该电阻变化层的电阻变化而引起的。
在本实施方式中，低氧不足度层522的氧不足度比高氧不足度层521的氧不足度小。这里，氧不足度是指，在各个过渡金属中，相对于构成其化学计量学组成的氧化物的氧量而不足的氧的比例。例如，在过渡金属为钽（Ta）的情况下，化学计量学的氧化物的组成为Ta2O5，可以表现为TaO2.5。TaO2.5的氧不足度为0%。并且，例如TaO1.5的组成的氧不足型的钽氧化物的氧不足度为氧不足度=（2.5-1.5）/2.5=40%。
在高氧不足度层521中使用原子比即氧的含有量比具有化学计量学组成的氧化物少的氧化物即氧不足型的膜，但是，这里对使用钽氧化物的情况进行说明。其可以如下形成。作为高氧不足度层521的优选范围，优选为TaOx（0<x<2.5），膜厚为30nm以上100nm以下。
作为低氧不足度层522，优选为TaOy（x<y），膜厚为1nm以上10nm以下。另外，通过调整溅射时的针对氩气流量的氧气流量比，能够对TaOx的化学式的x的值进行调整。
按照具体的溅射时的工序进行说明时，首先，在溅射装置内设置基板，将溅射装置内抽真空到7×10-4Pa左右。然后，将钽作为目标，使功率为250W，混合氩气和氧气后的全气体压力为3.3Pa，基板的设定温度为30℃，进行溅射。在使氧分压比从1%变化为7%的情况下，钽氧化物层中的氧含有率（即，氧原子相对于总原子的组成比（O/（Ta+O）））从大约40%（TaO0.66）变化为大约70%（TaO2.3）。关于钽氧化物层的组成，能够使用卢瑟福后方散射法进行测定。并且，在钽氧化物的情况下，这里，具有化学计量学组成的氧化物是指作为绝缘体的Ta2O5。通过采用氧不足型，金属氧化物具有导电性。在本实施方式中，作为低氧不足度层522，堆积6nm的Ta2O5膜，作为高氧不足度层521，堆积50nm的TaO0.66。
并且，作为低氧不足度层522和高氧不足度层521，除了氧不足型的钽氧化膜以外，使用同样包含氧不足型的铁的氧化膜、其他过渡金属氧化物即铪（Hf）、锆（Zr）、钛（Ti）、铌（Nb）、钨（W）等的氧化物，也能够构成同样的层叠构造的电阻变化层。这些膜的成膜方法使用溅射法或CVD法等。作为低氧不足度层522和高氧不足度层521，可以分别利用从上述多个氧化物中选择出的一个氧化物构成，也可以构成为具有至少一个氧化物。即，低氧不足度层522可以由氧不足型的钽氧化膜、氧不足型的铁氧化膜、氧不足型的铪氧化膜和氧不足型的锆氧化物中的至少一个构成，并且，高氧不足度层521可以由氧不足型的钽氧化膜、氧不足型的铁氧化膜、氧不足型的铪氧化膜和氧不足型的锆氧化物中的至少一个构成。
过渡金属能够取多个氧化状态，所以，能够通过氧化还原反应实现不同的电阻状态。例如，在使用铪氧化物的情况下，能够确认到，在设高氧不足度层521的组成为HfOx的情况下，x为0.9以上1.6以下，并且，在设低氧不足度层522的组成为HfOy的情况下，在y大于x的值的情况下，使电阻变化层的电阻值稳定地高速变化。该情况下，优选低氧不足度层522的膜厚为3nm以上4nm以下。并且，在使用锆氧化物的情况下，能够确认到，在设高氧不足度层521的组成为ZrOx的情况下，x为0.9以上1.4以下，并且，在设低氧不足度层522的组成为ZrOy的情况下，在y大于x的值的情况下，使电阻变化层的电阻值稳定地高速变化。该情况下，优选低氧不足度层522的膜厚为1nm以上5nm以下。如上所述，通过利用电阻高且膜厚薄的低氧不足度层522和电阻低的高氧不足度层521的层叠构造构成电阻变化层，关于对电阻变化元件施加的电压，对电阻高的低氧不足度层522分配更多的电压，更容易引起在低氧不足度层522中产生的氧化还原反应。
进而，构成高氧不足度层521的第1过渡金属和构成低氧不足度层522的第2过渡金属也可以使用不同材料。该情况下，与高氧不足度层521相比，优选低氧不足度层522的氧不足度较小、即电阻较高。通过采用这种结构，关于在电阻变化时对电阻变化层施加的电压，对低氧不足度层522分配更多的电压，更容易引起在低氧不足度层522中产生的氧化还原反应。并且，在第1过渡金属和第2过渡金属使用相互不同的材料的情况下，优选第2过渡金属的标准电极电位小于第1过渡金属的标准电极电位。认为在电阻高的低氧不足度层522中形成的微小的单纤维（导电通路）中引起氧化还原反应，其电阻值变化，产生电阻变化现象。例如，高氧不足度层521使用氧不足型的钽氧化物，低氧不足度层522使用钛氧化物（TiO2），由此，得到稳定的电阻变化动作。钛（标准电极电位=-1.63eV）是标准电极电位低于钽（标准电极电位=-0.6eV）的材料。标准电极电位表示如下特性：其值越大，越难氧化。通过对低氧不足度层522配置标准电极电位小于高氧不足度层521的金属的氧化物，更容易在低氧不足度层522中产生氧化还原反应。设电阻变化层为上述层叠构造时，制造后的电阻变化元件的初始电阻值非常高。
半导体层530的材料使用氮不足型硅氮化物（SiNx）。另外，例如能够通过使用Si目标的氮气氛围气中的反应溅射来形成具有这种半导体特性的SiNx膜。例如，在室温条件下，设腔室的压力为0.1Pa～1Pa、设Ar/N2流量为18sccm/2sccm来制作即可。
在上述条件下、以16nm的厚度制作了具有半导体特性的SiNx的情况下，通过施加1.6V的电压而得到2.5×103A/cm2的电流密度，通过施加0.8V的电压而得到5×102A/cm2的电流密度。因此，能够确认到，在使用这些电压作为基准的情况下，电流的接通/断开比为5，能够充分用作非易失性半导体存储装置1000的二极管元件。
第1通路110和第2通路112的材料使用W。
层间绝缘膜501可以使用TEOS-SiO膜、氮化硅（SiN）膜、作为低介电常数材料的碳氮化硅（SiCN）膜或碳氧化硅（SiOC）膜、氟氧化硅（SiOF）膜等。进而，也可以使用这些材料的层叠构造。这里，使用TEOS-SiO膜。
字线2和位线3可以使用在一般的半导体中使用的Cu（铜）布线或Al-Cu（铝-铜合金）布线等。这里，使用Al-Cu布线。
在以上述结构制作的电阻变化元件570中，制造后的电阻值（初始电阻值）是比通常的电阻变化动作时的高电阻（HR）状态下的电阻值高的电阻值。为了使制造后的未动作状态（一次也没有进行存储动作的状态）的元件成为能够进行电阻变化动作（存储动作）的状态，需要进行初始断线动作（通过施加比通常的电阻变化动作时的施加电压高的电压而成为能够进行存储动作的状态（一般为低电阻化）的动作）。
作为用于存储数据的存储单元而使用的电阻变化元件的制造后的初始电阻值非常高，所以，为了引起电阻变化动作，需要实施电阻变化元件的初始断线动作，但是，这里，如果有意图地不对某个电阻变化元件实施初始断线动作，则包含该电阻变化元件的存储单元能够用作偏移检测单元。这样，在使用图4的电阻变化元件570的情况下，能够通过有无初始断线动作来区分制作存储单元4和偏移检测单元5。即，存储单元4可以是在制造后施加用于使存储元件进行存储动作的初始断线动作的单元，另一方面，偏移检测单元5可以具有与存储单元4相同的构造，是在制造后未施加初始断线动作的单元。由此，能够在制造后选择将哪个单元用作偏移检测单元5，所以，具有电路设计的自由度扩大的优点。进而，存储单元4和偏移检测单元5在制造上没有差别，所以，能够消除由于存储单元4和偏移检测单元5的设计差异而针对完成尺寸的影响。
另外，使用上述图4的电阻变化元件570的情况下的效果不限于本实施方式，在后述第2实施方式和第3实施方式中也是有效的。
[读出方法]
接着，使用图5和图6对本实施方式的非易失性半导体存储装置1000的读出方法进行说明。
下面，以读出读出对象单元（读出对象的存储单元）4a的数据的动作为例，示出其顺序。
首先，如图5所示，通过字线选择器10，仅使与偏移检测单元5连接的字线与电源线6连接，其他字线成为开放状态。接着，通过位线选择器11，仅使与偏移检测单元5连接的位线与电流读出电路21连接，其他位线成为开放状态。由此，对电流读出电路21输入流过由位线选择器11选择出的位线（选择位线）的靠位线选择器11侧的端部的电流IOFFSET，从电流读出电路21输出与电流IOFFSET的大小对应的电信号（偏移电信号）SOFFSET。从该电流读出电路21输出的电信号是根据输入到电流读出电路21的电流的大小而变化的电信号即可，能够根据偏移保持电路23和偏移去除电路24使用哪种方式的电路而自由选择。例如，可以使用电流或电压的振幅、脉冲状的电流或电压的脉冲宽度/脉冲密度等。
接着，通过读出信号选择器22将电信号（偏移电信号）SOFFSET输出到偏移保持电路23，由偏移保持电路23进行保持。此时，如图5所示，通过读出信号选择器22切断电流读出电路21与偏移去除电路24的连接。
接着，如图6所示，通过字线选择器10，仅使包含读出对象单元4a的字线与电源线6连接，其他字线成为开放状态。接着，通过位线选择器11，仅使包含读出对象单元4a的位线与电流读出电路21连接，其他位线成为开放状态。由此，对电流读出电路21输入流过由位线选择器11选择出的位线的靠位线选择器11侧的端部的电流ICELL，从电流读出电路21输出与电流ICELL的大小对应的电信号（存储单元电信号）SCELL。
接着，通过读出信号选择器22将电信号（存储单元电信号）SCELL输入到偏移去除电路24。此时，如图6所示，通过读出信号选择器22切断电流读出电路21与偏移保持电路23的连接。大致与此同时，从偏移保持电路23输出所保持的电信号（偏移电信号）SOFFSET，将其输入到偏移去除电路24。
偏移去除电路24输出与所输入的2个电信号的差相当的电信号（判别信号）SNET（=SCELL-SOFFSET）。该电信号（判别信号）SNET被输入到数据判别电路25。
数据判别电路25根据所输入的电信号（判别信号）SNET的大小，判别读出对象单元4a中包含的存储元件是处于高电阻（HR）状态还是处于低电阻（LR）状态（即，存储在读出对象单元4a中的数据），将与“1”或“0”相当的电信号SOUT作为读出电路20的输出信号而输出到外部。
这种读出方法的意义如下所述。
通过字线选择器10和位线选择器11选择了包含读出对象单元4a的字线和位线时输入到电流读出电路21的电流ICELL，成为流过读出对象单元4a的电流成分I0与流经除了读出对象单元4a以外的交叉点单元阵列1中包含的存储单元4和偏移检测单元5的潜行电流成分ISNEAK的合计（ICELL=I0+ISNEAK）。
流过读出对象单元4a的电流成分I0根据存储在读出对象单元4a中包含的存储元件中的数据、即高电阻（HR）状态或低电阻（LR）状态而变化，在存储元件为LR状态时较大。
潜行电流成分ISNEAK几乎不受存储在读出对象单元4a中包含的存储元件中的数据的影响，根据存储在交叉点单元阵列1内包含的除了读出对象单元4a以外的全部其他存储单元4中的数据而变化，在除了读出对象单元4a以外的全部其他存储单元4中包含的存储元件为LR状态时，潜行电流成分ISNEAK最大，相反，在除了读出对象单元4a以外的全部其他存储单元4中包含的存储元件为HR状态时，潜行电流成分ISNEAK最小。并且，如果交叉点单元阵列1的规模变大，则与此相伴，潜行电流成分ISNEAK也增加。
因此，电流ICELL的SN比小，并且，大幅受到潜行电流成分ISNEAK的影响。这里，电流ICELL的SN比如下定义。
SN比=（ILR-IHR）/（IHR+ISNEAK）
ILR：读出对象单元4a中包含的存储元件为LR状态时的ICELL
IHR：读出对象单元4a中包含的存储元件为HR状态时的ICELL
如上所述，潜行电流ISNEAK不仅由于交叉点单元阵列1的规模而变化，还根据存储在交叉点单元阵列1中的数据而动态变化。因此，SN比由潜行电流成分ISNEAK最大的情况决定。通过使存储元件采用串联连接电阻变化型存储元件和开关元件的构造，与存储元件仅由电阻变化型存储元件构成的情况相比，能够进一步减小潜行电流成分ISNEAK，但是，无法抑制伴随交叉点单元阵列的规模扩大而导致的潜行电流成分ISNEAK的增加。一般地，如果考虑实际的非易失性半导体存储装置中包含的元件（晶体管、电阻变化型存储元件、开关元件等）的特性偏差、信号噪声的影响等，则在使用电流ICELL作为判别信号的情况下，以使潜行电流成分ISNEAK的最大值与ILR相等或为ILR以下的方式决定交叉点单元阵列的规模。
另一方面，在通过字线选择器10和位线选择器11选择了包含偏移检测单元5的字线和位线时输入到电流读出电路21的电流（偏移电流）IOFFSET成为（I1+ISNEAK）。这里，I1是流过偏移检测单元5的电流成分，I1<IHR。特别地，在偏移检测单元采用图2和图3所示的构造的情况下，由于I1≈0，所以IOFFSET≈ISNEAK，偏移电流IOFFSET仅为潜行电流成分ISNEAK。由该偏移电流IOFFSET检测到的潜行电流成分ISNEAK与电流ICELL中包含的潜行电流成分ISNEAK不完全一致，但是，交叉点单元阵列1的规模越大，该差越小。即，偏移电流IOFFSET与动态变化的交叉点单元阵列1中的读出对象单元4a中包含的偏移电流成分大致相等。进而，关于偏移电流IOFFSET中包含的I1，如果I1<IHR，则得到本发明的效果，但是，I1越小，效果越大，所以，作为偏移检测单元的构造，更加优选使用图2和图3所示的构造。
本实施方式的数据判别用的判别信号SNET从存储单元电信号SCELL中去除了与动态变动的偏移成分相当的偏移电信号SOFFSET的成分，所以，与直接使用存储单元电信号SCELL作为判别信号的情况相比，能够大幅提高SN比，非易失性半导体存储装置1000的读出精度提高。
[流程图]
图7是示出本发明的第1实施方式的非易失性半导体存储装置1000的读出流程的流程图。
如上所述，为了读出读出对象单元4a的数据，需要预先选择偏移检测单元5并检测偏移电信号SOFFSET。该偏移电信号SOFFSET由于存储在交叉点单元阵列1中的数据而动态变化，但是，相反，如果存储在交叉点单元阵列1中的数据没有变化，则在读出下一个数据的情况下，可以继续使用保持在偏移保持电路23中的偏移电信号SOFFSET。该情况下，能够省略选择偏移检测单元5并检测偏移电信号SOFFSET的动作。
首先，当针对存储单元（读出对象单元）4a请求读出动作时，从在偏移保持电路23中保持了信号时起，判断交叉点单元阵列1中包含的存储单元所存储的数据是否产生变更（F1；判断顺序）。在判断为数据产生变更的情况下（F1：是），选择偏移检测单元5并检测偏移电信号SOFFSET（F2；偏移检测顺序的前半部分），将该信号保持在偏移保持电路23中（F3；偏移检测顺序的后半部分）。
在步骤F1中判断为数据未产生变更的情况下（F1：否），在步骤F1完成后，或者在判断为数据产生变更的情况下（F1：是），在步骤F3完成后，选择读出对象单元4a并读出存储单元电信号SCELL（F4；存储单元检测顺序），使用偏移去除电路24，计算所读出的存储单元电信号SCELL与偏移电信号SOFFSET的差分信号（判别信号）SNET（F5；偏移去除顺序）。
接着，使用数据判别电路25，使用差分信号（判别信号）SNET判别存储在读出对象单元4a中的数据（F6；数据判别顺序）。以上，数据的读出动作完成。
通过使用上述流程，在未伴有数据变更（针对存储单元的写入）的连续读出动作中，除了最初的第1次以外，能够省略选择偏移检测单元5并检测偏移电信号SOFFSET的动作，所以，有效提高读出速度。
以上，针对交叉点单元阵列1中包含的偏移检测单元5为1个的情况说明了读出方法，但是，本发明不限于偏移检测单元5为1个的情况。在交叉点单元阵列1的规模非常大、并且无法忽视由于字线2或位线3的布线电阻中的电压下降而产生的字线2和位线3中的电位分布对潜行电流造成的影响的情况下，进一步将交叉点单元阵列1分割成若干个子区域，在该子区域中分别各配置1个偏移检测单元5，检测每个子区域的偏移电信号SOFFSET，用于判别信号的生成。
（第2实施方式）
[装置的结构]
图8是示出本发明的第2实施方式的非易失性半导体存储装置1001的结构的一例的图。
本实施方式的非易失性半导体存储装置1001与第1实施方式的非易失性半导体存储装置1000的不同之处在于，以分别针对多个字线2和多个位线3各连接1个偏移检测单元5的方式，在交叉点单元阵列201内配置多个偏移检测单元5。即，在本实施方式中，以针对多个字线2中的每一个字线分别各设置1个偏移检测单元5、并且针对多个位线3中的每一个位线分别各设置1个偏移检测单元5的方式，在交叉点单元阵列201中配置偏移检测单元5。
存储单元4和偏移检测单元5的构造均可以使用与第1实施方式相同的构造。
通过这样配置偏移检测单元5，能够将读出对象单元的检测电流中包含的偏移电流成分视为由与和对象的存储单元4相同的位线3或字线2连接的偏移检测单元5检测到的电流而进行检测。由此，与第1实施方式所示的情况相比，得到能够高精度地检测读出对象的存储单元的偏移电流成分的效果。
如图8所示，本发明的第2实施方式的非易失性半导体存储装置1001具有以相互平行的方式形成的多个字线2、在与字线2交叉的方向上以相互平行的方式形成的多个位线3、以及在字线2和位线3的平面视图中的交点、且在字线2和位线3之间形成的交叉点单元阵列201。进而，交叉点单元阵列201包括多个存储单元4和多个偏移检测单元5。进而，偏移检测单元5以分别针对多个字线2和多个位线3各连接1个偏移检测单元5的方式配置在交叉点单元阵列201内。在图8的交叉点单元阵列201中，偏移检测单元5作为多个字线2与多个位线3的交点，这里，规则整齐地配置在交叉点单元阵列201的对角线上，但是，配置方法不限于此，如果以分别针对字线2和位线3各连接1个偏移检测单元的方式进行配置，则不一定配置在交叉点单元阵列201的对角线上。
本发明的第2实施方式的非易失性半导体存储装置1001中包含的字线选择器10、位线选择器11、电源线6和读出电路20均可以使用与第1实施方式相同的部件。
[读出方法]
本发明的第2实施方式的非易失性半导体存储装置1001的读出方法与本发明的第1实施方式的非易失性半导体存储装置1000的读出方法大致相同，所以，下面，仅对本发明的第2实施方式与第1实施方式的不同之处进行说明。
本发明的第2实施方式与第1实施方式的非易失性半导体存储装置的读出方法的不同之处在于，在检测偏移电信号SOFFSET时，使用字线选择器10和位线选择器11选择的字线和位线不同。
在本发明的第1实施方式的非易失性半导体存储装置1000中，与读出对象单元在交叉点单元阵列内的位置无关，在检测偏移电信号SOFFSET时，始终选择相同的字线和位线。与此相对，在本发明的第2实施方式的非易失性半导体存储装置1001中，关于检测偏移电信号SOFFSET时选择的字线，选择与读出对象单元相同的字线。进而，关于位线，选择与和所选择的字线连接的偏移检测单元连接的位线。另外，选择与读出对象单元相同的位线、进而选择与和所选择的位线连接的偏移检测单元连接字线，也得到同样的效果。
即，在本实施方式中，读出电路20通过以下任意的方法从存储单元进行读出。
即，第1读出方法是字线在存储单元4和偏移检测单元5中共通的读出方法。在该方法中，读出电路20根据与从存储单元电信号SCELL的值中减去偏移电信号SOFFSET的值而得到的值对应的判别信号SNET，判别存储在读出对象的存储单元中的存储数据，该偏移电信号SOFFSET基于通过对与读出对象的存储单元对应的第1选择字线和与针对第1选择字线设置的偏移检测单元对应的第2选择位线之间施加读出电压而在第2选择位线中流过的电流的大小。
并且，第2读出方法是位线在存储单元和偏移检测单元中共通的读出方法。在该方法中，读出电路20根据与从存储单元电信号SCELL的值中减去偏移电信号SOFFSET的值而得到的值对应的判别信号SNET，判别存储在读出对象的存储单元中的存储数据，该偏移电信号SOFFSET基于通过对与针对对应于读出对象的存储单元的第1选择位线设置的偏移检测单元对应的第2选择字线和与读出对象的存储单元对应的第1选择位线之间施加读出电压而在第1选择位线中流过的电流的大小。
选择了读出对象单元时检测到的电流ICELL中包含的潜行电流成分ISNEAK根据存储在交叉点单元阵列201中包含的存储单元4中的数据而变化，但是，在存储在与连接有读出对象单元的位线3和字线2连接的存储单元4中的数据、以及存储在不与连接有读出对象单元的位线3或字线2中的任意一方连接的存储单元4中的数据中，受前者的影响更大。
在本发明的第2实施方式的非易失性半导体存储装置1001中，在读出对象单元和偏移检测单元5中，字线2或位线3中的任意一方相同，所以，由偏移检测单元5检测到的偏移电流IOFFSET成为更接近选择了读出对象单元时检测到的电流ICELL中包含的潜行电流成分ISNEAK的值，所以，与第1实施方式相比，能够提高SN比，非易失性半导体存储装置1001的读出精度提高。
（第2实施方式的变形例）
[装置的结构]
图9是示出本发明的第2实施方式的变形例的非易失性半导体存储装置1001a的结构的一例的图。
本变形例的非易失性半导体存储装置1001a与第2实施方式的非易失性半导体存储装置1001的不同之处在于，参照2个电流、即，由与和对象的存储单元相同的字线连接的偏移检测单元检测到的电流、以及由与和对象的存储单元相同的位线连接的偏移检测单元检测到的电流，检测读出对象单元的检测电流中包含的偏移电流成分。由此，与第2实施方式所示的情况相比，得到能够以更高精度检测读出对象的存储单元的偏移电流成分的效果。
交叉点单元阵列201、字线选择器10、位线选择器11和电源线6均可以使用与第2实施方式的非易失性半导体存储装置1001相同的部件。
图9的非易失性半导体存储装置1001a还包括读出电路220。读出电路220是读出存储在通过字线选择器10和位线选择器11从交叉点单元阵列201中选择出的读出对象的存储单元中的数据的电路，包括电流读出电路21、读出信号选择器222、第1偏移保持电路223a、第2偏移保持电路223b、偏移去除电路224和数据判别电路25。
从电源31对电流读出电路21提供VSS的电位。由此，由于（VDD-VSS）的电位差，在字线2和位线3中流过电流。流过由位线选择器11选择出的位线的靠位线选择器11侧的端部的电流通过位线选择器11输入到电流读出电路21。电流读出电路21输出与该输入的电流的大小对应的电信号、即与流过选择位线的电流的大小对应的电信号。
读出信号选择器222具有如下功能：根据需要（即，根据来自读出电路220所具有的未图示的控制电路的指示），选择将从电流读出电路21输出的电信号送至第1偏移保持电路223a、第2偏移保持电路223b和偏移去除电路224中的哪一方（即电信号的输出目的地）。
第1偏移保持电路223a和第2偏移保持电路223b分别具有如下功能：保持从电流读出电路21经由读出信号选择器222输入的电信号（第1偏移电信号SOFFSET1和第2偏移电信号SOFFSET2）的值，在没有所输入的电信号后，根据需要，输出所保持的值的电信号。
偏移去除电路224具有如下功能：参照所输入的3个电信号（保持在第1偏移保持电路223a中的第1偏移电信号SOFFSET1、保持在第2偏移保持电路223b中的第2偏移电信号SOFFSET2、选择存储单元4时从电流读出电路21经由读出信号选择器222输入的存储单元电信号SCELL），根据以下的式子生成电信号（判别信号）SNET。
关于判别信号SNET，在设第1偏移电信号为SOFFSET1、第2偏移电信号为SOFFSET2、存储单元电信号为SCELL时，通过
SNET=SCELL-（SOFFSET1+SOFFSET2）/2
求出的SNET提高平均SN比，所以是优选的，但是，如果考虑写入交叉点单元阵列201的数据（“1”或“0”）的分布极端的情况下（例如，在大部分为“1”的数据中，仅在一部分区域中集中存在“0”的情况等）的SN比的确保，则也可以使用如下求出的SNET。
SNET=SCELL-MAX（SOFFSET1、SOFFSET2）：从SCELL中减去SOFFSET1与SOFFSET2中的较大的一方
或
SNET=SCELL-MIN（SOFFSET1、SOFFSET2）：从SCELL中减去SOFFSET1与SOFFSET2中的较小的一方
进而，还可以使用通过下式求出的从SCELL中减去SOFFSET1与SOFFSET2的加权平均而得到的值作为SNET。
SNET=SCELL-（α×SOFFSET1+β×SOFFSET2）/（α+β）：α和β是分别表示SOFFSET1和SOFFSET2的加权平均的权重的任意常数。
数据判别电路25具有如下功能：根据从偏移去除电路224输出的电信号（判别信号）SNET，输出与“1”或“0”相当的电信号SOUT作为存储在读出对象的存储单元中的存储数据。
[读出方法]
接着，使用图10～图12对本变形例的非易失性半导体存储装置1001a的读出方法进行说明。
下面，以读出读出对象单元（读出对象的存储单元）4a的数据的动作为例，示出其时序。
首先，如图10所示，通过字线选择器10，仅使与读出对象单元4a连接的字线与电源线6连接，其他字线成为开放状态。接着，通过位线选择器11，仅使与字线偏移检测单元5a（与和读出对象单元4a连接的字线连接的偏移检测单元）连接的位线与电流读出电路21连接，其他位线成为开放状态。由此，对电流读出电路21输入流过由位线选择器11选择出的位线（选择位线）的靠位线选择器11侧的端部的电流IOFFSET1，从电流读出电路21输出与电流IOFFSET1的大小对应的电信号（第1偏移电信号）SOFFSET1。从该电流读出电路21输出的电信号是根据输入到电流读出电路21的电流的大小而变化的电信号即可，能够根据第1偏移保持电路223a、第2偏移保持电路223b和偏移去除电路224使用哪种方式的电路而自由选择。例如，可以使用电流或电压的振幅、脉冲状的电流或电压的脉冲宽度/脉冲密度等。
接着，通过读出信号选择器222将电信号SOFFSET1输出到第1偏移保持电路223a，由第1偏移保持电路223a进行保持。此时，如图10所示，通过读出信号选择器222切断电流读出电路21与第2偏移保持电路223b和偏移去除电路224的连接。
接着，如图11所示，通过字线选择器10，仅使与位线偏移检测单元5b（与和读出对象单元4a连接的位线连接的偏移检测单元）连接的字线与电源线6连接，其他字线成为开放状态。接着，通过位线选择器11，仅使与位线偏移检测单元5b连接的位线与电流读出电路21连接，其他位线成为开放状态。由此，对电流读出电路21输入流过由位线选择器11选择出的位线（选择位线）的靠位线选择器11侧的端部的电流IOFFSET2，从电流读出电路21输出与电流IOFFSET2的大小对应的电信号（第2偏移电信号）SOFFSET2。接着，通过读出信号选择器222将电信号SOFFSET2输出到第2偏移保持电路223b，由第2偏移保持电路223b进行保持。此时，如图10所示，通过读出信号选择器222切断电流读出电路21与第1偏移保持电路223a和偏移去除电路224的连接。
接着，如图12所示，通过字线选择器10，仅使与读出对象单元4a连接的字线与电源线6连接，其他字线成为开放状态。接着，通过位线选择器11，仅使与读出对象单元4a连接的位线与电流读出电路21连接，其他位线成为开放状态。由此，对电流读出电路21输入流过由位线选择器11选择出的位线的靠位线选择器11侧的端部的电流ICELL，从电流读出电路21输出与电流ICELL的大小对应的电信号（存储单元电信号）SCELL。
接着，通过读出信号选择器222将电信号（存储单元电信号）SCELL输入到偏移去除电路224。此时，如图12所示，通过读出信号选择器222切断电流读出电路21与第1偏移保持电路223a和第2偏移保持电路223b的连接。大致与此同时，从第1偏移保持电路223a和第2偏移保持电路223b输出所保持的电信号（第1偏移电信号）SOFFSET1和电信号（第2偏移电信号）SOFFSET2，将其输入到偏移去除电路224。
偏移去除电路224输出与从电信号（存储单元电信号）SCELL中减去电信号（第1偏移电信号）SOFFSET1和电信号（第2偏移电信号）SOFFSET2的平均值而得到的值相当的电信号（判别信号）SNET（=SCELL-（SOFFSET1+SOFFSET2）/2）。该电信号被输入到数据判别电路25。
数据判别电路25根据所输入的电信号（判别信号）SNET的大小，判别读出对象单元4a中包含的电阻变化型存储元件的电阻状态是高电阻状态（HR）还是低电阻状态（LR）（即，存储在读出对象单元4a中的数据），将与“1”或“0”相当的电信号SOUT作为读出电路220的输出信号而输出到外部。
[流程图]
图13是示出图10的非易失性半导体存储装置1001a的读出流程的流程图。
当针对存储单元（读出对象单元）4a请求读出动作时，首先，选择字线偏移检测单元5a并检测第1偏移电信号SOFFSET1（F11；第1偏移检测顺序的前半部分），将该信号保持在第1偏移保持电路223a中（F12；第1偏移检测顺序的后半部分）。
接着，选择位线偏移检测单元5b并检测第2偏移电信号SOFFSET2（F13；第2偏移检测顺序的前半部分），将该信号保持在第2偏移保持电路223b中（F14；第2偏移检测顺序的后半部分）。
接着，选择读出对象单元4a并读出信号（F15；存储单元检测顺序），使用偏移去除电路224，计算从读出信号中减去第1偏移电信号SOFFSET1与第2偏移电信号SOFFSET2的平均值而得到的差分信号（判别信号）SNET（F16；偏移去除顺序）。
接着，使用数据判别电路25，使用差分信号SNET判别存储在读出对象单元4a中的数据（F17；数据判别顺序）。以上，数据的读出动作完成。
（第3实施方式）
[装置的结构]
图14是示出本发明的第3实施方式的非易失性半导体存储装置1002的结构的一例的图。
在本实施方式的非易失性半导体存储装置1002中，采用如下结构：设定特定的多个位线作为偏移检测位线303（即，在多个位线中包括多个偏移检测位线303），使偏移检测单元5仅与这些偏移检测位线303连接。以针对各个偏移检测位线303连接偏移检测单元5和存储单元4双方、但是针对各个字线连接1个偏移检测单元5的方式，配置与各个偏移检测位线303连接的偏移检测单元5和存储单元4。进而，与偏移检测位线303连接的偏移检测单元5的个数在全部偏移检测位线303的每一个偏移检测位线中相等。即，以分别针对多个字线2中的每一个字线各设置1个偏移检测单元5、并且针对多个偏移检测位线303中的任意一方设置全部偏移检测单元5的方式，在交叉点单元阵列301中配置偏移检测单元5。
存储单元4和偏移检测单元5的构造均可以使用与第1实施方式相同的构造。进而，偏移检测位线303的构造使用与其他位线3相同的构造。
通过这样使偏移检测单元5统一与所决定的偏移检测位线303连接，能够明确地得知用于检测电流ICELL的位线和用于检测偏移电流IOFFSET的位线，所以，在检测电流ICELL时和检测偏移电流IOFFSET时，也能够完全区分由位线选择器311选择的开关。
在本发明的第2实施方式所示的将偏移检测单元5配置在交叉点单元阵列201全体范围内的情况下，需要设计位线选择器311，以使得结合读出对象的单元而从全部位线中选择1条位线。
与此相对，在本实施方式的结构中，从很少条数的偏移检测位线303中选择1条位线即可，所以，得到能够容易地实现进行位线选择器311的开关选择的电路（未图示）的电路设计的效果。
如图14所示，本发明的第3实施方式的非易失性半导体存储装置1002具有以相互平行的方式形成的多个字线2、在与字线2交叉的方向上以相互平行的方式形成的多个位线3和多个偏移检测位线303、以及在字线2与位线3和偏移检测位线303的平面视图中的交点、且在字线2与位线3和偏移检测位线303之间形成的交叉点单元阵列301。
进而，交叉点单元阵列301包括多个存储单元4和多个偏移检测单元5。进而，偏移检测单元5以（i）全部偏移检测单元5与多个偏移检测位线303中的任意一方连接、并且（ii）针对各个字线2各连接1个偏移检测单元5的方式配置在交叉点单元阵列301内。
另外，在图14的非易失性半导体存储装置1002中，偏移检测位线303统一设置在位线3的旁边，但是，偏移检测位线303的设置方法不限于此，也可以在位线3和位线3之间分散配置各个偏移检测位线303。进而，偏移检测单元5沿着偏移检测位线303而与存储单元4交替地配置，但是，偏移检测单元5的配置方法不限于此，只要满足上述（i）和（ii）的条件即可。进而，图示了2条偏移检测位线303的情况，在存储单元在交叉点单元阵列301中占据的比率最大的方面，这是优选的，但是，如后所述，在希望进一步提高读出信号的SN比的情况下，偏移检测位线303的条数可以为3条以上。
图14的非易失性半导体存储装置1002还包括字线选择器10和位线选择器311。字线选择器10与字线2连接，从字线2中选择一个字线，仅使该选择出的字线（即选择字线）与电源线6连接，其他字线成为开放状态。从电源30对电源线6提供VDD的电位。位线选择器311与位线3和偏移检测位线303连接，从位线3和偏移检测位线303中选择一个，仅使该选择出的位线与电流读出电路21连接，其他位线和偏移检测位线303成为开放状态。
图14的非易失性半导体存储装置1002还包括读出电路320。该读出电路320是读出存储在通过字线选择器10和位线选择器311从交叉点单元阵列301中选择出的读出对象的存储单元中的数据的电路，包括电流读出电路21、读出信号选择器22、偏移保持电路23、偏移去除电路324和数据判别电路25。
从电源31对电流读出电路21提供VSS的电位。由此，由于（VDD-VSS）的电位差，在字线2和位线3或偏移检测位线303中流过电流。流过由位线选择器311选择出的位线或偏移检测位线的靠位线选择器11侧的端部的电流通过位线选择器311输入到电流读出电路21。电流读出电路21输出与该输入的电流的大小对应的电信号、即与流过选择位线的电流的大小对应的电信号。
读出信号选择器22具有如下功能：根据需要（即，根据来自读出电路320所具有的未图示的控制电路的指示），选择将从电流读出电路21输出的电信号送至偏移保持电路23和偏移去除电路324中的哪一方（即电信号的输出目的地）。
偏移保持电路23具有如下功能：保持从电流读出电路21经由读出信号选择器22输入的电信号（偏移电信号SOFFSET）的值，在没有所输入的电信号后，根据需要，输出所保持的值的电信号。
偏移去除电路324具有如下功能：生成与所输入的2个电信号（即，选择存储单元4时从电流读出电路21经由读出信号选择器22输入的存储单元电信号SCELL和保持在偏移保持电路23中的偏移电信号SOFFSET）中的、从存储单元电信号中减去偏移电信号的γ倍而得到的电信号的大小对应的电信号（判别信号）SNET。γ是通过以下式子计算的、按照每个偏移检测位线303而决定的常数。
γ=M/（M-Ni）
Ni：与第i个偏移检测位线连接的偏移检测单元数
M：与各偏移检测位线连接的单元数（与1条偏移检测位线连接的存储单元和偏移检测单元的总数）
数据判别电路25具有如下功能：根据从偏移去除电路324输出的电信号（判别信号）SNET，输出与“1”或“0”相当的电信号SOUT作为存储在读出对象的存储单元中的存储数据。
[读出方法]
接着，使用图15和图16对本实施方式的非易失性半导体存储装置1002的读出方法进行说明。另外，对如下情况进行说明：设偏移检测位线为2条，针对各个偏移检测位线连接沿着位线的方向的存储单元数的一半的字线偏移检测单元，其余连接与存储单元相同构造的单元。
下面，以读出读出对象单元（读出对象的存储单元）4a的数据的动作为例，示出其顺序。
首先，如图15所示，通过字线选择器10，仅使与读出对象单元4a连接的字线与电源线6连接，其他字线成为开放状态。这里，将针对与该读出对象单元4a连接的字线连接的偏移检测单元记为字线偏移检测单元5a。
接着，通过位线选择器311，仅使与字线偏移检测单元5a连接的偏移检测位线与电流读出电路21连接，其他偏移检测位线和位线成为开放状态。由此，对电流读出电路21输入流过由位线选择器311选择出的偏移检测位线的靠位线选择器311侧的端部的电流IOFFSET，从电流读出电路21输出与电流IOFFSET的大小对应的电信号（偏移电信号）SOFFSET。从该电流读出电路21输出的电信号是根据输入到电流读出电路21的电流的大小而变化的电信号即可，能够根据偏移保持电路23和偏移去除电路324使用哪种方式的电路而自由选择。例如，可以使用电流或电压的振幅、脉冲状的电流或电压的脉冲宽度/脉冲密度等。
接着，通过读出信号选择器22将电信号（偏移电信号）SOFFSET输出到偏移保持电路23，由偏移保持电路23进行保持。此时，如图15所示，通过读出信号选择器22切断电流读出电路21与偏移去除电路324的连接。
接着，如图16所示，通过字线选择器10，仅使与读出对象单元4a连接的字线与电源线6连接，其他字线成为开放状态。接着，通过位线选择器311，仅使与读出对象单元4a连接的位线与电流读出电路21连接，其他位线和偏移检测位线成为开放状态。由此，对电流读出电路21输入流过由位线选择器311选择出的位线的靠位线选择器311侧的端部的电流ICELL，从电流读出电路21输出与电流ICELL的大小对应的电信号（存储单元电信号）SCELL。
接着，通过读出信号选择器22将电信号（存储单元电信号）SCELL输入到偏移去除电路324。此时，如图16所示，通过读出信号选择器22切断电流读出电路21与偏移保持电路23的连接。大致与此同时，从偏移保持电路23输出所保持的电信号（偏移电信号）SOFFSET，将其输入到偏移去除电路324。
偏移去除电路324输出与所输入的2个电信号中的、从一个电信号（存储单元电信号SCELL）中减去另一个电信号（偏移电信号SOFFSET）的γ倍（这里为2倍）而得到的电信号的大小对应的电信号（判别信号）SNET（=SCELL-SOFFSET×2），该电信号被输入到数据判别电路25。
数据判别电路25根据所输入的电信号SNET的大小，判别读出对象单元4a中包含的存储元件是处于高电阻（HR）状态还是处于低电阻（LR）状态（即，存储在读出对象单元4a中的数据），将与“1”或“0”相当的电信号SOUT作为读出电路320的输出信号而输出到外部。
在本发明的第3实施方式的非易失性半导体存储装置1002中，针对偏移检测位线303连接沿着位线的方向的存储单元数的一半的字线偏移检测单元5a，其余连接与存储单元4相同构造的存储单元4。针对与该偏移检测位线303连接的存储单元4，不进行数据的写入，而写入“0”或“1”即可。即，在本实施方式中，选择了字线偏移检测单元5a时由电流读出电路21检测到的偏移电流IOFFSET成为选择了读出对象单元4a时由电流读出电路21检测到的电流ICELL中包含的潜行电流ISNEAK的大致一半（IOFFSET≈ISNEAK/2）。在偏移去除电路324中，输出从与电流ICELL的大小对应的存储单元电信号SCELL中减去与偏移电流IOFFSET的大小对应的偏移电信号SOFFSET的2倍的信号而得到的大小的判别信号SNET，所以，与直接使用存储单元电信号SCELL作为判别信号的情况相比，能够增大判别信号SNET的SN比，非易失性半导体存储装置1002的读出精度提高。
[流程图]
图17是示出本发明的第3实施方式的非易失性半导体存储装置1002的读出流程的流程图。
首先，当针对存储单元（读出对象单元）4a请求读出动作时，选择字线偏移检测单元5a并检测偏移电信号SOFFSET（F21；偏移检测顺序的前半部分），将该信号保持在偏移保持电路23中（F22；偏移检测顺序的后半部分）。
接着，选择读出对象单元4a并读出信号（存储单元电信号）（F23；存储单元检测顺序），使用偏移去除电路324计算电信号（判别信号）SNET（F24；偏移去除顺序）。
接着，使用数据判别电路25，使用电信号（判别信号）SNET判别存储在读出对象单元4a中的数据（F25；数据判别顺序）。以上，数据的读出动作完成。
以上，针对如下情况说明了其动作：非易失性半导体存储装置1002中包含的偏移检测位线303为2条，并且，针对各个偏移检测位线303连接沿着位线的方向的存储单元数的一半的字线偏移检测单元，但是，本发明不限于该情况。在进一步扩张的表现中，
IOFFSET≈ISNEAK×M/（M-Ni）
Ni：与第i个偏移检测位线连接的偏移检测单元数
M：与各偏移检测位线连接的单元数（与1条偏移检测位线连接的存储单元和偏移检测单元的总数）
所以，如果利用偏移去除电路324计算差分时的偏移电信号SOFFSET的倍数为M/（M-Ni），则得到同样的效果。偏移检测位线303的条数越增加，与1条偏移检测位线303连接的偏移检测单元数Ni越小，则IOFFSET与ISNEAK×M/（M-Ni）之差越小，所以，能够进一步增大SN比。
进而，在上述说明中，说明了以仅与特定的偏移检测位线303连接的方式配置偏移检测单元的例子，但是，在设定特定的多个字线作为偏移检测字线、偏移检测单元以（i）全部偏移检测单元与多个偏移检测字线中的任意一方连接、并且（ii）针对各个位线各连接1个偏移检测单元的方式配置在交叉点单元阵列内的情况下，也得到同样的效果。
以上，根据实施方式和变形例对本发明的非易失性半导体存储装置及其读出方法进行了说明，但是，本发明不限于这些实施方式和变形例。在不脱离本发明主旨的范围内对各实施方式和变形例实施本领域技术人员想到的各种变形而得到的方式、任意组合各实施方式和变形例中的结构要素而实现的方式也包含在本发明中。
例如，在第1实施方式的读出方法中，如图7的流程图所示，从最后在偏移保持电路中保持信号时起，判断交叉点单元阵列的存储数据是否产生变更（F1），但是，本发明不限于这种顺序，也可以从偏移检测单元中读出偏移电信号并保持在偏移保持电路中，而不用在每次从存储单元中读出数据时进行该判断。由此，不需要判断交叉点单元阵列的存储数据是否产生变更，所以，不需要进行针对交叉点单元阵列的写入管理。
并且，与此相反，在第2实施方式及其变形例和第3实施方式中，在从存储单元中读出数据时，不判断交叉点单元阵列的存储数据是否产生变更，但是，与第1实施方式同样，也可以进行该判断，仅在存储数据产生变更的情况下，对保持在偏移保持电路中的偏移电信号进行更新。
并且，本发明的非易失性半导体存储装置不是必须具有字线选择器、位线选择器和读出电路，至少具有交叉点单元阵列即可。该交叉点单元阵列包括：包含进行存储动作的存储元件的存储单元、以及具有比存储元件进行所述存储动作时的高电阻状态下的存储元件的电阻值高的电阻值的偏移检测单元，所以，与由构造上没有差别的存储单元和虚拟单元构成的现有的交叉点单元阵列不同，具有能够高精度地检测潜行电流的构造。
并且，在上述实施方式和变形例的非易失性半导体存储装置中，没有明示针对存储单元的写入电路和实施初始断线动作的电路，但是，当然可以具有这种电路。
产业上的可利用性
本发明作为非易失性半导体存储装置、特别是能够解决实现微细化和大容量化的交叉点构造的问题、即由于潜行电流而使读出信号的SN比低下的在现有装置结构中难以应对的问题的非易失性半导体存储装置、例如在数字家电、存储卡、便携型电话机和个人计算机等的各种电子设备中使用的非易失性半导体存储装置是有用的。
标号说明
1、201、301：交叉点单元阵列；2：字线；3：位线；4：存储单元；4a：读出对象单元；5、51、52、53、54：偏移检测单元；5a：字线偏移检测单元；5b：位线偏移检测单元；6：电源线；10：字线选择器；11、311：位线选择器；16、20、220、320：读出电路；21：电流读出电路；22、222：读出信号选择器；23：偏移保持电路；24、224、324：偏移去除电路；25：数据判别电路；30：电源VDD；31：电源VSS；100、501：层间绝缘膜；110：第1通路；111：存储元件；112：第2通路；223a：第1偏移保持电路；223b：第2偏移保持电路；303：偏移检测位线；511：第1电极；512：第2电极；513：第3电极；521：高氧不足度层；522：低氧不足度层；530：半导体层；570：电阻变化元件；571：二极管；572：存储元件；601：交叉点单元阵列；602：存储单元；602a：选择单元；608：虚拟单元；609：虚拟位线；617：减法电路；1000、1001、1001a、1002：非易失性半导体存储装置。

Claims (23)

1.一种非易失性半导体存储装置，具有：
多个字线，在第1平面内以相互平行的方式形成；
多个位线，在与所述第1平面平行的第2平面内以相互平行且与所述多个字线立体交差的方式形成；以及
交叉点单元阵列，由针对所述多个字线与所述多个位线的各个立体交差点设置的单元的集合体构成，
所述单元的集合体具有：
存储单元，包括存储元件，该存储元件进行根据在对应的字线和对应的位线之间施加的电信号以可逆的方式在2个以上的状态下使电阻值变化的存储动作；以及
偏移检测单元，与在对应的字线和对应的位线之间施加的电信号无关，具有比所述存储元件进行所述存储动作时的高电阻状态下的所述存储元件的电阻值高的电阻值。
2.如权利要求1所述的非易失性半导体存储装置，其中，
所述非易失性半导体存储装置还具有：
字线选择器，从所述多个字线中选择一个字线作为选择字线；
位线选择器，从所述多个位线中选择一个位线作为选择位线；以及
读出电路，根据与从存储单元电信号的值中减去偏移电信号的值而得到的值对应的判别信号，判别存储在读出对象的存储单元中的存储数据，该存储单元电信号是基于通过对由所述字线选择器和所述位线选择器从所述交叉点单元阵列中选择出的与所述读出对象的存储单元对应的第1选择字线和第1选择位线之间施加读出电压而在所述第1选择位线中流过的电流的大小的电信号，该偏移电信号是由通过对与至少一个所述偏移检测单元对应的第2选择字线和第2选择位线之间施加所述读出电压而在所述第2选择位线中流过的电流的大小确定的电信号。
3.如权利要求1所述的非易失性半导体存储装置，其中，
以针对所述多个字线中的每一个字线分别各设置一个所述偏移检测单元、并且针对所述多个位线中的每一个位线分别各设置一个所述偏移检测单元的方式，在所述交叉点单元阵列中配置所述偏移检测单元。
4.如权利要求3所述的非易失性半导体存储装置，其中，
所述非易失性半导体存储装置还具有：
字线选择器，从所述多个字线中选择一个字线作为选择字线；
位线选择器，从所述多个位线中选择一个位线作为选择位线；以及
读出电路，根据与从存储单元电信号的值中减去偏移电信号的值而得到的值对应的判别信号，判别存储在读出对象的存储单元中的存储数据，该存储单元电信号基于通过对从所述交叉点单元阵列中选择出的与所述读出对象的存储单元对应的第1选择字线和从所述交叉点单元阵列中选择出的与所述读出对象的存储单元对应的第1选择位线之间施加读出电压而在所述第1选择位线中流过的电流的大小，该偏移电信号基于通过对所述第1选择字线和与针对所述第1选择字线设置的所述偏移检测单元对应的第2选择位线之间施加所述读出电压而在所述第2选择位线中流过的电流的大小。
5.如权利要求3所述的非易失性半导体存储装置，其中，
所述非易失性半导体存储装置还具有：
字线选择器，从所述多个字线中选择一个字线作为选择字线；
位线选择器，从所述多个位线中选择一个位线作为选择位线；以及
读出电路，根据与从存储单元电信号的值中减去偏移电信号的值而得到的值对应的判别信号，判别存储在读出对象的存储单元中的存储数据，该存储单元电信号基于通过对从所述交叉点单元阵列中选择出的与所述读出对象的存储单元对应的第1选择字线和从所述交叉点单元阵列中选择出的与所述读出对象的存储单元对应的第1选择位线之间施加读出电压而在所述第1选择位线中流过的电流的大小，该偏移电信号基于通过对与针对所述第1选择位线设置的所述偏移检测单元对应的第2选择字线和所述第1选择位线之间施加所述读出电压而在所述第1选择位线中流过的电流的大小。
6.如权利要求3所述的非易失性半导体存储装置，其中，
所述非易失性半导体存储装置还具有：
字线选择器，从所述多个字线中选择一个字线作为选择字线；
位线选择器，从所述多个位线中选择一个位线作为选择位线；以及
读出电路，根据与从存储单元电信号的值中减去由第1偏移电信号的值和第2偏移电信号的值确定的偏移电信号的值而得到的值对应的判别信号，判别存储在读出对象的存储单元中的存储数据，该存储单元电信号基于通过对从所述交叉点单元阵列中选择出的与所述读出对象的存储单元对应的第1选择字线和从所述交叉点单元阵列中选择出的与所述读出对象的存储单元对应的第1选择位线之间施加读出电压而在所述第1选择位线中流过的电流的大小，该第1偏移电信号是基于通过对所述第1选择字线和与针对所述第1选择字线设置的第1偏移检测单元对应的第2选择位线之间施加所述读出电压而在所述第2选择位线中流过的电流的大小的电信号，该第2偏移电信号是基于通过对与针对所述第1选择位线设置的第2偏移检测单元对应的第2选择字线和所述第1选择位线之间施加所述读出电压而在所述第1选择位线中流过的电流的大小的电信号。
7.如权利要求1所述的非易失性半导体存储装置，其中，
在所述多个位线中包括多个偏移检测位线，
以针对所述多个字线中的每一个字线分别各设置一个所述偏移检测单元、并且针对所述多个偏移检测位线中的任意一方设置全部所述偏移检测单元的方式，在所述交叉点单元阵列中配置所述偏移检测单元。
8.如权利要求1所述的非易失性半导体存储装置，其中，
在所述多个字线中包括多个偏移检测字线，
以针对所述多个位线中的每一个位线分别各设置一个所述偏移检测单元、并且针对所述多个偏移检测字线中的任意一方设置全部所述偏移检测单元的方式，在所述交叉点单元阵列中配置所述偏移检测单元。
9.如权利要求6所述的非易失性半导体存储装置，其中，
在设所述存储单元电信号的值为SCELL、所述第1偏移电信号的值为SOFFSET1、所述第2偏移电信号的值为SOFFSET2时，所述读出电路计算满足以下任意一种关系的SNET作为所述判别信号，
SNET＝SCELL-(SOFFSET1+SOFFSET2)/2、
SNET＝SCELL-MAX(SOFFSET1、SOFFSET2)、
SNET＝SCELL-MIN(SOFFSET1、SOFFSET2)、以及
SNET＝SCELL-(α×SOFFSET1+β×SOFFSET2)/(α+β)，其中，α、β为任意常数。
10.如权利要求7所述的非易失性半导体存储装置，其中，
所述非易失性半导体存储装置还具有：
字线选择器，从所述多个字线中选择一个字线作为选择字线；
位线选择器，从所述多个位线中选择一个位线作为选择位线；以及
读出电路，根据与从存储单元电信号的值中减去偏移电信号的值而得到的值对应的判别信号，判别存储在读出对象的存储单元中的存储数据，该存储单元电信号是基于通过对由所述字线选择器和所述位线选择器从所述交叉点单元阵列中选择出的与所述读出对象的存储单元对应的第1选择字线和第1选择位线之间施加读出电压而在所述第1选择位线中流过的电流的大小的电信号，该偏移电信号是由通过对与至少一个所述偏移检测单元对应的作为所述第1选择字线的第2选择字线和第2选择位线之间施加所述读出电压而在所述第2选择位线中流过的电流的大小确定的电信号，
在设与所述多个偏移检测位线中的第i个偏移检测位线连接的所述偏移检测单元数为Ni、与所述多个偏移检测位线中的每一个偏移检测位线连接的所述存储单元和所述偏移检测单元的总数为M时，所述读出电路通过从所述存储单元电信号的值中减去使在所述第2选择位线中流过的电流的大小乘以M/(M-Ni)的常数而得到的值即所述偏移电信号的值，计算所述判别信号。
11.如权利要求2所述的非易失性半导体存储装置，其中，
所述读出电路由以下电路构成：
电流读出电路，输出与流过所述第1选择位线和所述第2选择位线的电流的大小对应的所述存储单元电信号和所述偏移电信号；
读出信号选择器，选择从所述电流读出电路输出的所述存储单元电信号和所述偏移电信号的输出目的地；
偏移保持电路，保持从所述电流读出电路经由所述读出信号选择器输入的所述偏移电信号的值；
偏移去除电路，根据从所述电流读出电路经由所述读出信号选择器输入的所述存储单元电信号的值和与保持在所述偏移保持电路中的所述偏移电信号的值相等的电信号的值，计算所述判别信号并输出；以及
数据判别电路，根据所述判别信号的大小，判别存储在所述读出对象的存储单元中的存储数据。
12.如权利要求6所述的非易失性半导体存储装置，其中，
所述读出电路由以下电路构成：
电流读出电路，输出与流过所述第1选择位线和所述第2选择位线的电流的大小对应的所述存储单元电信号、所述第1偏移电信号和所述第2偏移电信号；
读出信号选择器，选择从所述电流读出电路输出的所述存储单元电信号、所述第1偏移电信号和所述第2偏移电信号的输出目的地；
第1偏移保持电路，保持从所述电流读出电路经由所述读出信号选择器输入的所述第1偏移电信号的值；
第2偏移保持电路，保持从所述电流读出电路经由所述读出信号选择器输入的所述第2偏移电信号的值；
偏移去除电路，根据从所述电流读出电路经由所述读出信号选择器输入的所述存储单元电信号的值、保持在所述第1偏移保持电路中的所述第1偏移电信号的值和保持在所述第2偏移保持电路中的所述第2偏移电信号的值，计算所述判别信号并输出；以及
数据判别电路，根据所述判别信号的大小，判别存储在所述读出对象的存储单元中的存储数据。
13.如权利要求1～12中的任意一项所述的非易失性半导体存储装置，其中，
所述偏移检测单元具有从所述存储单元中去除使所述存储元件与所述字线和所述位线电连接的一个通路或两个通路的构造。
14.如权利要求1～12中的任意一项所述的非易失性半导体存储装置，其中，
所述偏移检测单元具有从所述存储单元中去除所述存储元件的构造，或者，
所述偏移检测单元具有从所述存储单元中去除使所述存储元件与所述字线和所述位线电连接的一个通路或两个通路、以及所述存储元件的构造。
15.如权利要求1～12中的任意一项所述的非易失性半导体存储装置，其中，
所述存储元件具有电阻变化型存储元件，该电阻变化型存储元件具有由第1电极、电阻变化层和第2电极构成的层叠构造。
16.如权利要求15所述的非易失性半导体存储装置，其中，
所述第1电极由TaN(氮化钽)、TiN(氮化钛)和W(钨)中的任意一方构成，
所述第2电极由Pt(白金)、Ir(铱)和Pd(钯)中的任意一方或它们的合金构成，
所述电阻变化层包括低氧不足度层和高氧不足度层，
所述低氧不足度层由氧不足型的钽氧化膜、氧不足型的铁氧化膜、氧不足型的铪氧化膜和氧不足型的锆氧化物中的至少一个构成，
所述高氧不足度层由氧不足型的钽氧化膜、氧不足型的铁氧化膜、氧不足型的铪氧化膜和氧不足型的锆氧化物中的至少一个构成，
所述低氧不足度层的氧不足度比所述高氧不足度层的氧不足度小。
17.如权利要求16所述的非易失性半导体存储装置，其中，
所述存储单元是在制造后施加用于使所述存储元件进行所述存储动作的初始断线动作的单元，
所述偏移检测单元具有与所述存储单元相同的构造，是在制造后未施加所述初始断线动作的单元。
18.如权利要求1～12中的任意一项所述的非易失性半导体存储装置，其中，
所述存储元件由电阻变化型存储元件和与所述电阻变化型存储元件串联连接的开关元件构成。
19.如权利要求18所述的非易失性半导体存储装置，其中，
所述开关元件是具有由第1金属电极、半导体层和第2金属电极构成的层叠构造的二极管。
20.如权利要求19所述的非易失性半导体存储装置，其中，
所述第1金属电极和所述第2金属电极由TaN(氮化钽)、TiN(氮化钛)和W(钨)中的任意一方构成，
所述半导体层由氮不足型硅氮化物构成。
21.一种读出方法，针对权利要求1所述的非易失性半导体存储装置中的存储单元进行读出，其中，所述读出方法包括以下顺序：
偏移检测顺序，选择设有偏移检测单元的字线和位线，检测与流过选择出的所述位线的电流的大小对应的偏移电信号的值，将该所述偏移电信号的值保持在偏移保持电路中；
存储单元检测顺序，选择设有读出对象的存储单元的字线和位线，检测与流过选择出的所述位线的电流的大小对应的存储单元电信号的值；
偏移去除顺序，使用偏移去除电路，根据所述存储单元电信号的值和保持在所述偏移保持电路中的所述偏移电信号的值，计算判别信号；以及
数据判别顺序，使用数据判别电路，根据所述判别信号的大小判别存储在所述读出对象的存储单元中的数据。
22.如权利要求21所述的读出方法，其中，
所述读出方法还包括判断顺序，在该判断顺序中，在所述偏移检测顺序之前，从检测到所述偏移电信号的值时起，判断所述交叉点单元阵列中包含的所述存储单元所存储的数据是否产生变更，
在所述偏移检测顺序中，在所述判断顺序中判断为所述数据产生变更的情况下，将所述偏移电信号保持在偏移保持电路中，
在所述存储单元检测顺序中，在所述判断顺序中判断为所述数据未产生变更的情况下，在所述判断顺序完成后检测所述存储单元电信号的值，或者，在所述判断顺序中判断为所述数据产生变更的情况下，在所述偏移检测顺序完成后检测所述存储单元电信号的值。
23.一种读出方法，针对权利要求6所述的非易失性半导体存储装置中的存储单元进行读出，其中，所述读出方法包括以下顺序：
第1偏移检测顺序，选择设有第1偏移检测单元的字线和位线，检测与流过选择出的所述位线的电流的大小对应的第1偏移电信号的值，将该所述第1偏移电信号的值保持在第1偏移保持电路中；
第2偏移检测顺序，选择设有第2偏移检测单元的字线和位线，检测与流过选择出的所述位线的电流的大小对应的第2偏移电信号的值，将该所述第2偏移电信号的值保持在第2偏移保持电路中；
存储单元检测顺序，选择设有读出对象的存储单元的字线和位线，检测与流过选择出的所述位线的电流的大小对应的所述存储单元电信号的值；
偏移去除顺序，使用偏移去除电路，根据所述存储单元电信号的值、保持在所述第1偏移保持电路中的所述第1偏移电信号的值和保持在所述第2偏移保持电路中的所述第2偏移电信号的值，计算所述判别信号；以及
数据判别顺序，使用数据判别电路，根据所述判别信号的大小判别存储在所述读出对象的存储单元中的数据。
CN201280001450.1A 2011-06-27 2012-06-18 非易失性半导体存储装置及其读出方法 Active CN102959636B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011-142373 2011-06-27
JP2011142373 2011-06-27
PCT/JP2012/003957 WO2013001741A1 (ja) 2011-06-27 2012-06-18 不揮発性半導体記憶装置およびその読み出し方法

Publications (2)

Publication Number Publication Date
CN102959636A CN102959636A (zh) 2013-03-06
CN102959636B true CN102959636B (zh) 2014-12-31

Family

ID=47423673

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280001450.1A Active CN102959636B (zh) 2011-06-27 2012-06-18 非易失性半导体存储装置及其读出方法

Country Status (4)

Country Link
US (1) US8837200B2 (zh)
JP (1) JP5118269B1 (zh)
CN (1) CN102959636B (zh)
WO (1) WO2013001741A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5580981B2 (ja) * 2008-11-21 2014-08-27 ラピスセミコンダクタ株式会社 半導体素子及び半導体装置
US9246100B2 (en) * 2013-07-24 2016-01-26 Micron Technology, Inc. Memory cell array structures and methods of forming the same
US10642255B2 (en) * 2013-08-30 2020-05-05 Taiwan Semiconductor Manufacturing Company, Ltd. Component control in semiconductor performance processing with stable product offsets
US9257175B2 (en) * 2013-09-26 2016-02-09 Intel Corporation Refresh of data stored in a cross-point non-volatile memory
US20160351802A1 (en) * 2014-01-30 2016-12-01 Hewlett Packard Enterprise Development Lp Nonlinear dielectric stack circuit element
US9224951B1 (en) * 2014-07-21 2015-12-29 Intermolecular, Inc. Current-limiting electrodes
US10049733B2 (en) * 2014-10-31 2018-08-14 Hewlett Packard Enterprise Development Lp Reusing sneak current in accessing memory cells
WO2016137437A1 (en) * 2015-02-24 2016-09-01 Hewlett Packard Enterprise Development Lp Determining a state of a memristor cell
WO2017026989A1 (en) * 2015-08-07 2017-02-16 Hewlett Packard Enterprise Development Lp Crossbar arrays for calculating matrix multiplication
US10340001B2 (en) 2015-08-27 2019-07-02 King Abdullah University Of Science And Technology Single-readout high-density memristor crossbar
US10290327B2 (en) * 2017-10-13 2019-05-14 Nantero, Inc. Devices and methods for accessing resistive change elements in resistive change element arrays
JP2019169207A (ja) * 2018-03-22 2019-10-03 東芝メモリ株式会社 半導体記憶装置
JP2019169219A (ja) * 2018-03-23 2019-10-03 東芝メモリ株式会社 半導体記憶装置
IT201900010155A1 (it) * 2019-06-26 2020-12-26 St Microelectronics Srl Dispositivo di memoria non volatile con circuito di lettura operante a bassa tensione
CN110515454B (zh) * 2019-07-24 2021-07-06 电子科技大学 一种基于内存计算的神经网络架构电子皮肤

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6259644B1 (en) * 1997-11-20 2001-07-10 Hewlett-Packard Co Equipotential sense methods for resistive cross point memory cell arrays
CN101111899A (zh) * 2005-02-02 2008-01-23 夏普株式会社 非易失性半导体存储装置及其动作方法
CN101256830A (zh) * 2007-02-28 2008-09-03 松下电器产业株式会社 不挥发性半导体存储装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10010457A1 (de) 2000-03-03 2001-09-20 Infineon Technologies Ag Integrierter Speicher mit Speicherzellen mit magnetoresistivem Speichereffekt
JP3812805B2 (ja) * 2001-01-16 2006-08-23 日本電気株式会社 トンネル磁気抵抗素子を利用した半導体記憶装置
DE10112281B4 (de) 2001-03-14 2006-06-29 Infineon Technologies Ag Leseverstärkeranordnungen für eine Halbleiterspeichereinrichtung
JP3821066B2 (ja) * 2002-07-04 2006-09-13 日本電気株式会社 磁気ランダムアクセスメモリ
US6954392B2 (en) * 2003-03-28 2005-10-11 Micron Technology, Inc. Method for reducing power consumption when sensing a resistive memory
KR100610014B1 (ko) 2004-09-06 2006-08-09 삼성전자주식회사 리키지 전류 보상 가능한 반도체 메모리 장치
KR100587694B1 (ko) 2005-02-16 2006-06-08 삼성전자주식회사 리키지 전류 보상 가능한 반도체 메모리 장치
JP4607257B2 (ja) * 2008-12-04 2011-01-05 パナソニック株式会社 不揮発性記憶素子及び不揮発性記憶装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6259644B1 (en) * 1997-11-20 2001-07-10 Hewlett-Packard Co Equipotential sense methods for resistive cross point memory cell arrays
CN101111899A (zh) * 2005-02-02 2008-01-23 夏普株式会社 非易失性半导体存储装置及其动作方法
CN101256830A (zh) * 2007-02-28 2008-09-03 松下电器产业株式会社 不挥发性半导体存储装置

Also Published As

Publication number Publication date
JPWO2013001741A1 (ja) 2015-02-23
JP5118269B1 (ja) 2013-01-16
CN102959636A (zh) 2013-03-06
US20130148407A1 (en) 2013-06-13
WO2013001741A1 (ja) 2013-01-03
US8837200B2 (en) 2014-09-16

Similar Documents

Publication Publication Date Title
CN102959636B (zh) 非易失性半导体存储装置及其读出方法
CN103003884B (zh) 非易失性半导体存储装置及其读出方法
US10770141B2 (en) Semiconductor memory devices including a memory array and related method incorporating different biasing schemes
CN102648522B (zh) 非易失性存储元件及其制造方法、以及非易失性存储装置
CN103238185B (zh) 非易失性半导体存储装置及其写入方法
US7786459B2 (en) Memory element and memory device comprising memory layer positioned between first and second electrodes
JP5197402B2 (ja) 抵抗変化型記憶装置
US6473332B1 (en) Electrically variable multi-state resistance computing
TWI434408B (zh) 電阻式記憶體及處理電阻式記憶體之方法
CN102047422B (zh) 电阻变化元件的驱动方法以及非易失性存储装置
US8957399B2 (en) Nonvolatile memory element and nonvolatile memory device
US8854864B2 (en) Nonvolatile memory element and nonvolatile memory device
US8692222B2 (en) Nonvolatile memory element and method of manufacturing the nonvolatile memory element
JP5655173B2 (ja) クロスポイント型不揮発性記憶装置とその駆動方法
WO2013016283A1 (en) Volatile/non-volatile floating electrode logic/memory cell
CN103370790A (zh) 非易失性存储装置及其制造方法
CN102612716B (zh) 非易失性存储装置
WO2017217119A1 (ja) 回路素子、記憶装置、電子機器、回路素子への情報の書き込み方法、および回路素子からの情報の読み出し方法
CN109791791A (zh) 非易失性存储装置、以及驱动方法
CN112306399A (zh) 存储器单元、存储器器件及其使用方法
TW202407704A (zh) 一次性可編程記憶體及其操作方法及半導體裝置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20200610

Address after: Kyoto Japan

Patentee after: Panasonic semiconductor solutions Co.,Ltd.

Address before: Osaka Japan

Patentee before: Panasonic Corp.

TR01 Transfer of patent right