CN110515454B - 一种基于内存计算的神经网络架构电子皮肤 - Google Patents

一种基于内存计算的神经网络架构电子皮肤 Download PDF

Info

Publication number
CN110515454B
CN110515454B CN201910670751.7A CN201910670751A CN110515454B CN 110515454 B CN110515454 B CN 110515454B CN 201910670751 A CN201910670751 A CN 201910670751A CN 110515454 B CN110515454 B CN 110515454B
Authority
CN
China
Prior art keywords
module
calculation
memory
analog
electronic skin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910670751.7A
Other languages
English (en)
Other versions
CN110515454A (zh
Inventor
刘洋
韦虹宇
胡绍刚
于奇
艾凯旋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201910670751.7A priority Critical patent/CN110515454B/zh
Publication of CN110515454A publication Critical patent/CN110515454A/zh
Application granted granted Critical
Publication of CN110515454B publication Critical patent/CN110515454B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1684—Details of memory controller using multiple buses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/011—Arrangements for interaction with the human body, e.g. for user immersion in virtual reality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/017—Gesture based interaction, e.g. based on a set of recognized hand gestures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G06N3/065—Analogue means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/01—Indexing scheme relating to G06F3/01
    • G06F2203/011—Emotion or mood input determined on the basis of sensed human body parameters such as pulse, heart rate or beat, temperature of skin, facial expressions, iris, voice pitch, brain activity patterns
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0016—Inter-integrated circuit (I2C)
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Biophysics (AREA)
  • Biomedical Technology (AREA)
  • Human Computer Interaction (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Data Mining & Analysis (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Computing Systems (AREA)
  • Evolutionary Computation (AREA)
  • Neurology (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Computational Linguistics (AREA)
  • Artificial Intelligence (AREA)
  • Image Analysis (AREA)

Abstract

本发明涉及神经网络技术领域，尤其涉及一种基于内存计算的神经网络架构电子皮肤。本发明利用1T1R结构的RAM的内存计算模块实现内存内计算，相比于传统的神经网络的计算过程，运用异或操作完成计算过程在保持高精度的同时，减少了大量的不必要的I/O操作，极大地提高了神经网络的处理速度、节约了神经网络参数存储空间、数据传输以及降低了运算功耗。

Description

一种基于内存计算的神经网络架构电子皮肤
技术领域
本发明涉及神经网络技术领域，尤其涉及一种基于内存计算的神经网络架构电子皮肤。
背景技术
人体皮肤在我们与周围世界的相互作用中起着至关重要的作用，它使我们能够感知和区分外部刺激，例如外部温度和湿度变化，以及表面粗糙度和物体柔软度。电子皮肤是一种由大面积的柔性基底和由大量传感器组成的阵列一起构成的集成触觉传感器，在近年来取得了重大的研究进展。相比与传统的用于测量施加到物体总力/扭矩传感器，配备有高密度传感器阵列的电子皮肤可以收集更多更精确的触觉信息，在后续的数据处理上有更大的优势。例如，装备了电子皮肤的机器人与目标物体接触后，能获得其接触的力的分布信息，相对运动情况等，从而实现对目标物体更全面的感知；又例如装备了电子皮肤的智能设备，能精准的识别人在其表面滑动的手势信息，从而得到更加精准的反馈。
随着神经网络的不断发展，现有的神经形态硬件需预先存储与需要计算的神经形态网络中的神经元个数相等个数的参数，一般也称为权重，才可以完成该网络的计算操作。一般地，处理复杂的实际问题至少需要5层的网络结构，要实现的功能越复杂其规模也越大，配置神经元所用的权值、阈值、突出延迟等参数的数据量也越来越大，用神经形态硬件构筑的复杂神经网络需消耗大量的片上存储空间来存储该网络的各种参数，所以如何在有限的硬件资源下高效的存储网络参数就成了限制神经网络速度的一个重要因素。
现有使用神经网络的电子皮肤，其计算的流程都是在传统的PC机上，其数据存储在磁盘中，进行运算时需要将数据提取到内存中，此过程需要大量的连接I/O，而I/O的速度往往是整个系统中最低的，所以I/O的速度限制有时成为了整个系统的运行瓶颈。
发明内容
针对上述存在问题或不足，为解决现有神经网络电子皮肤存在运行瓶颈的问题，本发明提供了一种基于内存计算的神经网络架构电子皮肤。该架构将内存计算与电子皮肤相结合，将原本处理数据的外部计算单元转移到了内存中进行，从而减少了大量的I/O流程，有效的节约了数据处理所需要的时间，极大的提高了整体设备的计算效率，同时也降低了运行功耗。
技术方案如下：
一种基于内存计算的神经网络架构电子皮肤，可以识别多种的点按、触摸、压感、滑动手势，包括柔性衬底、电子皮肤模块、模数转换模块和内存计算模块：
所述柔性衬底用于在其上集成电子皮肤模块、模数转换模块和内存计算模块。
所述电子皮肤模块由传感器阵列构成，与模数转换模块通过总线协议连接(如I2C总线协议)，根据不同的点按、触摸、滑动手势和/或压感输出对应的不同模拟信号至模数转换模块。
所述模数转换模块由AD转换器和mcu微处理器构成，与内存计算模块通过总线协议连接(如I2C总线协议)，根据电子皮肤模块传来的不同模拟信号进行处理，得出对应不同的 12位的数字信号，并输出至内存计算模块。
所述内存计算模块实现神经网络的计算，包括：内存内计算模块、移位寄存器模块、归一化模块、激活函模数块和控制器模块。
内存内计算模块由至少4个1T1R单元组成的RAM单元阵列(如RRAM)和双模式字线驱动模块构建而成；
1T1R结构的RAM单元阵列，用于缓冲从电子皮肤模块中得到的输出数据。1T1R结构，是由一个场效应晶体管(MOS)和一个阻变单元串联构成。MOS管的漏端连接阻变单元，阻变单元的另一端和MOS管的源端当作位线(BL)和选择线(SL)，MOS管的栅端作为字线 (WL)控制，起到选通作用。
双模式字线驱动模块用于在内存内计算模块运行阶段直接进行内存地址的选择，控制 1T1R单元的工作状态。当双模式字线驱动模块的位线选择端输出为0时，1T1R单元的输出电流Ic为0；当双模式字线驱动模块的位线选择端输出为1时，1T1R单元的输出电流Ic为高阻态电流IHRS或者低阻态电流ILRS，从而进行异或的计算操作。双模式字线驱动模块接收到模数转换模块传输来的信号后进而驱动1T1R单元，被激活的1T1R单元将进行内存计算，会输出多个不同的电流信号，然后传输到后续的归一化与激活函模数块中。
所述移位寄存器模块用于存储由模数转换模块传来的经过处理的电子皮肤模块输出的数据，并且移位输出相应输入数据用于进行内存内计算模块的计算操作。移位寄存器模块将需要进行处理的数据传输进内存内计算模块中的RAM单元阵列。
所述归一化模块，将内存内计算模块中的RAM单元阵列中的各个1T1R单元的输出结果按权相加，得到一个归一化的结果。如果控制器模块未发出结束信号，则表明整个计算过程还未结束，则会将输出结果传送给移位寄存器，进行下一轮的计算，直到控制器模块发出结束信号，整体的计算完成。
所述激活函模数块，用于处理归一化模块的输出结果，对归一化计算的结果加入非线性，解决归一化模块的分类能力不足的问题。
所述控制器模块通过数据通络连接至移位寄存器模块，内存内计算模块，归一化模块与激活函模数块，并对上述内存计算模块中的所有模块进行时序控制以及相应的使能控制。
内存内计算模块作为核心负责整体的计算部分，移位寄存器模块则通过数据通路连接至内存内计算模块之前，负责数据的预处理部分，归一化与激活函模数块则通过数据通路连接至内存内计算模块之后，其中激活函模数块通过数据通路连接在归一化模块之后，负责进行数据的后处理。
该基于内存计算的神经网络电子皮肤，其工作流程如下：
步骤1、得到电子皮肤手势识别的神经网络模型后，将其权重与网络信息存储到电子皮肤上的内存计算模块上。
步骤2、全局复位，将系统中所有模块状态初始化；
步骤3、电子皮肤模块的传感器阵列获取到外部的动作信息(如外部的点按、触摸、压感、滑动手势)，输出相应的模拟信号，然后再通过模数转换器模块将其转换为对应的数字信号。
步骤4、内存计算模块在接收到经步骤3模数转换器模块传来的信号后，控制器模块先控制移位寄存器模块进行缓存，然后再控制双模式字线驱动模块接收到同样的电信号，将被选中位线的RAM单元阵列中的1T1R单元的字线施加高电平，未被选中位线的RAM阵列中的1T1R单元的字线施加低电平；
步骤5、所述内存计算模块中的RAM单元阵列中的字线被施加高电平的1T1R单元导通，产生相应的位电流IBL，所有字线被施加高电平1T1R单元输出的电流相加，并发送到归一化与激活函模数块中，归一化与激活函模数块根据存储在上面的模型信息对输入数据进行归一化与激活处理。
步骤6，将步骤5激活函模数块的处理结果传输给移位寄存器模块进行存储，若计算操作还未结束，则跳转至步骤4，否则结束。
步骤7，等待步骤6计算完成后，系统会根据最终的计算结果得出不同的反馈结果，并清除所有的缓冲数据，结束整个流程的运行。
本发明利用1T1R结构的RAM的内存计算模块实现内存内计算，相比于传统的神经网络的计算过程，运用异或操作完成计算过程在保持高精度的同时，减少了大量的不必要的I/O 操作，极大地提高了神经网络的处理速度、节约了神经网络参数存储空间、数据传输以及降低了运算功耗。
附图说明
图1是实施例基于内存计算的神经网络电子皮肤结构示意图；
图2是实施例的电子皮肤的示意图；
图3是本发明的工作流程示意图；
图4是实施例内存计算单元中RRAM阵列的示意图；
图5是本发明中由内存计算模块单元构成神经网络架构的工作流程图。
具体实施方式
在对现有的电子皮肤的神经网络计算过程研究时，发现在计算的过程中，需要控制单元来全程控制内存向CPU或GPU传输数据，包括内存地址的选择、内存中已有数据读取等。外部控制单元在计算内存中读取的数据以及传输过程中会消耗多余的工作时间、占用大量外部控制单元的内部缓冲空间以及降低计算效率，同时也提高了系统整体的功耗。
本发明将原先在CPU或GPU上进行的神经网络计算过程转移到内存中直接进行，实现减少外部控制单元工作复杂度、节约外部控制单元读取数据的时间、降低外部控制单元功耗和提高电子皮肤系统整体计算效率的目的。
为了更清楚地说明本发明中的技术方案，下面将结合实施例和附图对本发明作进一步的详细地介绍。
图1为集成在柔性材料衬底PDSM上的整个基于内存计算的神经网络电子皮肤结构示意图。由两个大的大模块构成，电子皮肤模块与内存计算模块。两个模块都是集成在柔性PDMS 材料衬底上。电子皮肤模块负责对外界信号的采集与处理，然后由内部的AD转换模块将模拟信号转换为数字信号输出至内存计算模块中；内存计算模块负责数字信号的处理，通过内部的神经网络对输入信号进行计算，得出最终的计算结果。
图2为实施例采用的典型具有识别点按、触摸、滑动手势、压感功能的电子皮肤的示意图。典型的电子皮肤主要由大量传感器组成的阵列与AD模数转换器和MCU微处理器组成，传感器阵列主要获取外部的点按、触摸、压感、滑动手势等信息，通过内部的传感器处理，然后输出相应的模拟信号至AD模数转换器和MCU微处理器中。在接收到模拟信号后，AD模数转换器和MCU微处理器会将模拟信号转换为12位的数字信号，以便后续数据的存储与处理。不同的点按、触摸、压感、滑动手势最后得到的数字信号也会不同。
图3是该系统的整体工作流程图，主要是神经网络的检测过程。检测过程主要包含四个步骤：
首先是将电子皮肤手势识别的神经网络模型的权值存入到内存计算模块中，然后电子皮肤的传感器阵列获取外界的信息(如点按、触摸、滑动手势、压感)等，并通过AD转换模块输出数字信号送到内存计算模块中，准备进行用神经网络处理数据。然后基于内存计算的网络模块接受到数据后，通过之前存储在内部的权重信息进行神经网络的计算，最后得出最终的处理结果，系统根据最终的结果以做出不同的反馈动作(如显示，蜂鸣等)。
图4是实施例中使用的1T1R单元的RAM存储单元的交叉阵列示意图，
典型的单个1T1R的RAM存储单元结构由一个场效应晶体管(MOS管)和一个RAM 阻变单元串联在一起构成。MOS管除去衬底端，其漏端连接RAM阻变单元的一端，RAM阻变单元的另一端和MOS管的源当作位线(BL)和选择线(SL)，MOS管的栅端起到选通作用，称作字线。当MOS管的栅端处施加高电平时，MOS管被选通，在BL端和源端施加电压进行读写操作；当MOS管的栅端处施加低电平时，MOS管被关断，由于MOS管关断时的阻隔特性，可以很好的屏蔽掉后面信号的串扰。
在由多个1T1R结构组成的RAM阵列中，其中WL连接一整行1T1R单元，在存储器并行读写时可以通过选通一根WL，来读取多位数据，类似于计算机中1字节由8比特组成，可以一次性读出一个字节数量的数据。当RAM阵列中WL1端被选通时，以WL1为栅端的数据位被选通，当BL端的、BL2端……BLn端被选通时，RAM阻变单元被充电，存储单元所存二进制数据为1，当SL1端、SL2端……SLn端被选通时，RAM阻变单元被放电，存储单元所存二进制数据为0，从而实现异或的操作。
内存计算模块由RAM阵列以及双模式字线驱动模块组成。移位寄存器将需要进行处理的数据传输进RAM阵列，同时双模式字线驱动模块接收到信号后进而驱动RAM存储单元阵列，被激活的1T1R单元(RAM存储单元)将进行内存计算，会输出多个不同的电流信号，然后传输到后续的归一化与激活函模数块中。归一化与激活函模数块将RAM传输过来的电流进行处理，如果整个计算过程还未结束，则会将输出结果传送给移位寄存器，进行下一轮的计算，直到整体的计算完成。
图5是由内存计算模块构成的神经网络架构示意图，神经网络模型包含输入层，隐藏层，输出层，如图所示，输入神经元个数与输出神经元的个数都需要按照实际的使用情况来确定，中间的隐藏层的层数一般不宜过多，否则容易出现过拟合的现象，同时也可能存在参数过多导致内存不足的可能性，一般会把隐藏层控制在2至4层最佳。在本实施例中，主要由内存计算模块构成了神经网络的输入层，隐藏层，输出层。输入数据则是经过AD转换模块处理后的电子皮肤的输出数据，图中的预测结果代表整个系统根据最终的结果以做出不同的反馈动作(如显示，蜂鸣等) 。

Claims (2)

1.一种基于内存计算的神经网络架构电子皮肤，包括柔性衬底、电子皮肤模块、模数转换模块和内存计算模块，其特征在于：
所述柔性衬底用于在其上集成电子皮肤模块、模数转换模块和内存计算模块；
所述电子皮肤模块由传感器阵列构成，与模数转换模块通过总线协议连接，根据不同的点按、触摸、滑动手势和/或压感输出对应的不同模拟信号至模数转换模块；
所述模数转换模块由AD转换器和mcu微处理器构成，与内存计算模块通过总线协议连接，根据电子皮肤模块传来的不同模拟信号进行处理，得出对应不同的12位的数字信号，并输出至内存计算模块；
所述内存计算模块实现神经网络的计算，包括：内存内计算模块、移位寄存器模块、归一化模块、激活函数模块和控制器模块；内存内计算模块作为核心负责整体的计算部分，归一化与激活函数模块则通过数据通路连接至内存内计算模块之后，其中激活函数模块通过数据通路连接在归一化模块之后，负责进行数据的后处理；
内存内计算模块由至少4个1T1R单元组成的RAM单元阵列和双模式字线驱动模块构建而成；
1T1R结构的RAM单元阵列，用于缓冲从电子皮肤模块中得到的输出数据；1T1R结构，是由一个场效应晶体管MOS和一个阻变单元串联构成，MOS管的漏端连接阻变单元，阻变单元的另一端和MOS管的源端当作位线BL和选择线SL，MOS管的栅端作为字线WL控制，起到选通作用；
双模式字线驱动模块用于在内存内计算模块运行阶段直接进行内存地址的选择，控制1T1R单元的工作状态；当双模式字线驱动模块的位线选择端输出为0时，1T1R单元的输出电流Ic为0；当双模式字线驱动模块的位线选择端输出为1时，1T1R单元的输出电流Ic为高阻态电流IHRS或者低阻态电流ILRS，从而进行异或的计算操作；双模式字线驱动模块接收到模数转换模块传输来的信号后进而驱动1T1R单元，被激活的1T1R单元将进行内存计算，会输出多个不同的电流信号，然后传输到后续的归一化与激活函数模块中；
移位寄存器模块用于存储由模数转换模块传来的经过处理的电子皮肤模块输出的数据，并且移位输出相应输入数据用于进行内存内计算模块的计算操作；移位寄存器模块将需要进行处理的数据传输进内存内计算模块中的RAM单元阵列；
归一化模块，将内存内计算模块中的RAM单元阵列中的各个1T1R单元的输出结果按权相加，得到一个归一化的结果；如果控制器模块未发出结束信号，则表明整个计算过程还未结束，则会将输出结果传送给移位寄存器，进行下一轮的计算，直到控制器模块发出结束信号，整体的计算完成；
激活函数模块，用于处理归一化模块的输出结果，对归一化计算的结果加入非线性；
控制器模块通过数据通路连接至移位寄存器模块、内存内计算模块、归一化模块与激活函数模块，并对上述内存计算模块中的所有模块进行时序控制以及相应的使能控制。
2.如权利要求1所述基于内存计算的神经网络架构电子皮肤，其工作流程如下：
步骤1、得到电子皮肤手势识别的神经网络模型后，将其权重与网络信息存储到电子皮肤上的内存计算模块上；
步骤2、全局复位，将系统中所有模块状态初始化；
步骤3、电子皮肤模块的传感器阵列获取到外部的动作信息，输出相应的模拟信号，然后再通过模数转换器模块将其转换为对应的数字信号；
步骤4、内存计算模块在接收到经步骤3模数转换器模块传来的信号后，控制器模块先控制移位寄存器模块进行缓存，然后再控制双模式字线驱动模块接收到同样的电信号，将被选中位线的RAM单元阵列中的1T1R单元的字线施加高电平，未被选中位线的RAM阵列中的1T1R单元的字线施加低电平；
步骤5、所述内存计算模块中的RAM单元阵列中的字线被施加高电平的1T1R单元导通，产生相应的位电流IBL，所有字线被施加高电平1T1R单元输出的电流相加，并发送到归一化与激活函数模块中，归一化与激活函数模块根据存储在上面的模型信息对输入数据进行归一化与激活处理；
步骤6，将步骤5激活函数模块的处理结果传输给移位寄存器模块进行存储，若计算操作还未结束，则跳转至步骤4，否则结束；
步骤7，等待步骤6计算完成后，系统根据最终的计算结果得出不同的反馈结果，并清除所有的缓冲数据，结束整个流程的运行。
CN201910670751.7A 2019-07-24 2019-07-24 一种基于内存计算的神经网络架构电子皮肤 Active CN110515454B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910670751.7A CN110515454B (zh) 2019-07-24 2019-07-24 一种基于内存计算的神经网络架构电子皮肤

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910670751.7A CN110515454B (zh) 2019-07-24 2019-07-24 一种基于内存计算的神经网络架构电子皮肤

Publications (2)

Publication Number Publication Date
CN110515454A CN110515454A (zh) 2019-11-29
CN110515454B true CN110515454B (zh) 2021-07-06

Family

ID=68622944

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910670751.7A Active CN110515454B (zh) 2019-07-24 2019-07-24 一种基于内存计算的神经网络架构电子皮肤

Country Status (1)

Country Link
CN (1) CN110515454B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112153139B (zh) * 2020-09-23 2022-06-14 成都市深思创芯科技有限公司 基于传感器网络和存内计算神经网络的控制系统及方法
CN114505105B (zh) * 2022-01-13 2022-11-11 电子科技大学 一种基于内存计算的微流控芯片
CN114937470B (zh) * 2022-05-20 2023-04-07 电子科技大学 基于多比特sram单元的定点全精度存内计算电路

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105702856A (zh) * 2014-11-26 2016-06-22 华为技术有限公司 一种基于有机铁电薄膜材料的忆阻器器件及其制备方法
TW201824092A (zh) * 2016-12-16 2018-07-01 南韓商愛思開海力士有限公司 用於標準化神經網路設備的裝置和方法
CN109416760A (zh) * 2016-07-07 2019-03-01 阿姆有限公司 人工神经网络
CN109543827A (zh) * 2018-12-02 2019-03-29 清华大学 生成式对抗网络装置及训练方法
CN109657787A (zh) * 2018-12-19 2019-04-19 电子科技大学 一种二值忆阻器的神经网络芯片
CN109800870A (zh) * 2019-01-10 2019-05-24 华中科技大学 一种基于忆阻器的神经网络在线学习系统
CN110044525A (zh) * 2019-04-26 2019-07-23 西安建筑科技大学 一种柔性电阻式点阵式压力检测系统、方法和装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013001741A1 (ja) * 2011-06-27 2013-01-03 パナソニック株式会社 不揮発性半導体記憶装置およびその読み出し方法
US20150278682A1 (en) * 2014-04-01 2015-10-01 Boise State University Memory controlled circuit system and apparatus
CN109146073B (zh) * 2017-06-16 2022-05-24 华为技术有限公司 一种神经网络训练方法和装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105702856A (zh) * 2014-11-26 2016-06-22 华为技术有限公司 一种基于有机铁电薄膜材料的忆阻器器件及其制备方法
CN109416760A (zh) * 2016-07-07 2019-03-01 阿姆有限公司 人工神经网络
TW201824092A (zh) * 2016-12-16 2018-07-01 南韓商愛思開海力士有限公司 用於標準化神經網路設備的裝置和方法
CN109543827A (zh) * 2018-12-02 2019-03-29 清华大学 生成式对抗网络装置及训练方法
CN109657787A (zh) * 2018-12-19 2019-04-19 电子科技大学 一种二值忆阻器的神经网络芯片
CN109800870A (zh) * 2019-01-10 2019-05-24 华中科技大学 一种基于忆阻器的神经网络在线学习系统
CN110044525A (zh) * 2019-04-26 2019-07-23 西安建筑科技大学 一种柔性电阻式点阵式压力检测系统、方法和装置

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
Investigation of the potentialities of Vertical Resistive RAM (VRRAM) for neuromorphic applications;G. Piccolboni et al.;《2015 IEEE International Electron Devices Meeting (IEDM)》;20160218;全文 *
Smart electronic skin having gesture recognition function by LSTM neural;G. Y. Liu et al.;《American Institute of Physics》;20180822;全文 *
SNrram: an efficient sparse neural network computation architecture based on resistive random-access memory;Peiqi Wang et al.;《Proceedings of the 55th Annual Design Automation Conference》;20180630;全文 *
基于功能材料的非易失性存储器;韩素婷 等;《深圳大学学报理工版本》;20190531;第36卷(第3期);全文 *
基于阻变存储器的神经网络电路设计;陈子轩;《中国优秀硕士学位论文全文数据库》;20190215;全文 *

Also Published As

Publication number Publication date
CN110515454A (zh) 2019-11-29

Similar Documents

Publication Publication Date Title
CN110515454B (zh) 一种基于内存计算的神经网络架构电子皮肤
CN112183739B (zh) 基于忆阻器的低功耗脉冲卷积神经网络的硬件架构
Long et al. ReRAM-based processing-in-memory architecture for recurrent neural network acceleration
WO2021088248A1 (zh) 基于忆阻器的神经网络的并行加速方法及处理器、装置
CN109817267B (zh) 一种基于深度学习的闪存寿命预测方法、系统及计算机可读存取介质
CN111176564A (zh) 确定ssd内数据摆放策略的方法及装置
US20230168891A1 (en) In-memory computing processor, processing system, processing apparatus, deployment method of algorithm model
US11829730B2 (en) Elements for in-memory compute
US20230004804A1 (en) System on a Chip with Deep Learning Accelerator and Random Access Memory
KR102618546B1 (ko) 2차원 어레이 기반 뉴로모픽 프로세서 및 그 동작 방법
WO2020243922A1 (en) Automatic machine learning policy network for parametric binary neural networks
WO2023130725A1 (zh) 一种基于随机电阻阵列的储备池计算模型的硬件实现方法、装置及电子设备
CN115756815A (zh) 数据序列预测和资源分配
Reis et al. A fast and energy efficient computing-in-memory architecture for few-shot learning applications
US11574174B2 (en) Wearable electronic device with built-in intelligent monitoring implemented using deep learning accelerator and random access memory
US20230161936A1 (en) Integrated Sensor Device with Deep Learning Accelerator and Random Access Memory
US20240087306A1 (en) Balance Accuracy and Power Consumption in Integrated Circuit Devices having Analog Inference Capability
US20220328118A1 (en) Memory calibration device, system and method
US20220256077A1 (en) Intelligent Digital Camera having Deep Learning Accelerator and Random Access Memory
CN113315506A (zh) 一种相变存储器时序可重构布尔逻辑电路、方法及装置
Aghapour et al. PELSI: Power-Efficient Layer-Switched Inference
US20210064963A1 (en) Spiking neural unit
Han et al. CMN: a co-designed neural architecture search for efficient computing-in-memory-based mixture-of-experts
US20230069768A1 (en) Distributed Camera System
Krishnan et al. End-to-End Benchmarking of Chiplet-Based In-Memory Computing

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant