CN102917177A - 一种浮栅型图像传感器阵列结构及其读出方法 - Google Patents
一种浮栅型图像传感器阵列结构及其读出方法 Download PDFInfo
- Publication number
- CN102917177A CN102917177A CN2012104045290A CN201210404529A CN102917177A CN 102917177 A CN102917177 A CN 102917177A CN 2012104045290 A CN2012104045290 A CN 2012104045290A CN 201210404529 A CN201210404529 A CN 201210404529A CN 102917177 A CN102917177 A CN 102917177A
- Authority
- CN
- China
- Prior art keywords
- pixel cell
- bit line
- image sensor
- floating gate
- sensor array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 15
- 230000008901 benefit Effects 0.000 abstract description 6
- 238000003860 storage Methods 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000033228 biological regulation Effects 0.000 description 2
- 238000013500 data storage Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
Images
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
本发明提出一种浮栅型图像传感器阵列结构及其读出方法，其中该浮栅型图像传感器阵列结构包括：n行m列像素单元，其中所有像素单元的源端与源线连通，每一行像素单元与字线连通，每一列像素单元中，第1行至第k行的像素单元与第一类位线连通，其中第一类位线沿第一方向延伸，第k+1行至第n行的像素单元与第二类位线连通，其中第二类位线沿第二方向延伸，其中n、m和k均为正整数，且第一方向与第二方向相反。本发明具有信号读取速度快的优点。
Description
技术领域
本发明属于图像传感器设计技术领域，尤其涉及一种浮栅型图像传感器阵列结构及其读出方法。
背景技术
快闪存储器有着广泛的应用，比如照相机、MP3等便携式电子设备。快闪存储器是通过其浮栅结构来实现数据的存储，通过编程操作注入电子到浮栅以提高存储单元的阈值电压来实现数据1的存储，通过擦除操作拉出浮栅上的电子以降低存储单元的阈值电压来实现数据0的存储。为了提高快闪存储器的存储容量，一个常用的方法是采用多位存储的方式，即通过控制浮栅上电子的数量和分布来实现2位以上数据的存储。显然，通过无限细分浮栅上电子的数量和分布可以用快闪存储器来实现模拟值的存储。更进一步的，可以将快闪存储器作为图像传感器使用，即图像传感器每个像素单元由一个浮栅结构的像素单元构成，通过将每个像素单元感应到的光信号的强弱转换为注入到像素单元浮栅上电子数量的多少，可以实现对光信号的连续检测和成像。
图1是通用NOR构架快闪存储器的阵列结构图，所有存储单元的源端连接到一起构成源线SL，其中每一行存储单元的栅极连接到一起构成字线WL，每一列存储单元的漏端连接到一起构成位线BL，当存储容量不断增加时，位线BL的长度也随着增加，其寄生电容和寄生电阻也随着增加，导致信号读取速度不断降低。为了降低位线BL的长度，快闪存储器的设计者都会将存储阵列划分成若干个区块。而作为图像传感器，为了避免感光区不均匀，一般不能对整个感光阵列进行分块处理，必须采取其他措施来避免当像素单元增加，进而位线BL太长导致的信号读取速度降低的问题。
发明内容
本发明旨在至少在一定程度上解决上述技术问题之一或至少提供一种有用的商业选择。针对上述背景技术中提到的可以将现有快闪存储器作为图像传感器使用，为此，本发明的目的在于提出一种与现有读取电路兼容使用、位线电容低、读取速度高的浮栅型图像传感器阵列结构及其读出方法。
本发明一方面提出一种浮栅型图像传感器阵列结构，包括：n行m列像素单元，其中所有像素单元的源端与源线连通，每一行像素单元与字线连通，每一列像素单元中，第1行至第k行的像素单元与第一类位线连通，其中第一类位线沿第一方向延伸，第k+1行至第n行的像素单元与第二类位线连通，其中第二类位线沿第二方向延伸，其中n、m和k均为正整数，且第一方向与第二方向相反。
本发明另一方面提出一种浮栅型图像传感器阵列结构的读出方法，浮栅型图像传感器阵列结构为权利要求1的类型，读出方法包括：通过第一通用读出电路从第一类位线读取第1行至第k行像素单元的信息，并且同时通过第二通用读出电路从第二类位线读取第k+1行至第n行像素单元的信息。
本发明的技术方案的核心为：图像传感器中所有像素单元的源端连接到一起构成源线SL，其中每一行像素单元的栅极连接到一起构成字线WL，每一列像素单元分成上下两部分，其中下半部分像素单元的每一列的漏端连接一根向下延伸的第一类位线BLd，并采用第一通用读出电路从下面进行信号读取，上半部分像素单元的每一列的漏端连接到一根向上延伸的第二类位线BLu，并采用第二通用读出电路从上面进行信号读取。
本发明提出的浮栅结构的图像传感器阵列结构及其读出方法具有信号读取速度快的优点。
本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1为通用NOR构架快闪存储器的阵列结构图；
图2为本发明实施例的图像传感器阵列结构示意图；和
图3为本发明实施例的图像传感器信号读出电路布局示意图。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
本发明一方面提出一种浮栅型图像传感器阵列结构，包括：n行m列像素单元，其中所有像素单元的源端与源线连通，每一行像素单元与字线连通，每一列像素单元中，第1行至第k行的像素单元与第一类位线连通，其中第一类位线沿第一方向延伸，第k+1行至第n行的像素单元与第二类位线连通，其中第二类位线沿第二方向延伸，其中n、m和k均为正整数，
第一方向与第二方向相反。
本发明另一方面提出一种浮栅型图像传感器阵列结构的读出方法，浮栅型图像传感器阵列结构为权利要求1的类型，读出方法包括：通过第一通用读出电路从第一类位线读取第1行至第k行像素单元的信息，并且同时通过第二通用读出电路从第二类位线读取第k+1行至第n行像素单元的信息。
本发明提出的浮栅结构的图像传感器阵列结构及其读出方法具有信号读取速度快的优点。为使本领域技术人员更好地理解本发明，下面结合图2和图3进一步阐述本发明实施例。
如图2所示是本发明提出的图像传感器阵列结构示意图，整个阵列由n行和m列像素单元构成。所有像素单元的源端连接到一起构成源线SL，其中每一行像素单元的栅极连接到一起构成字线WL，每一列像素单元分成上下两部分，即在每一列中，第1个至第k个像素单元为本列的下半部分，第k+1个至第n个像素单元为本列的上半部分，其中该列的下半部分像素单元的漏端连接一根向下延伸的位线（例如图中的BLd<1>，BLd<2>，BLd<3>…BLd<m>，这m根位线整体构成沿第一方向延伸的第一类位线BLd，该列的上半部分像素单元的漏端连接一根向下延伸的位线（例如图中的BLu<1>，BLu<2>，BLu<3>…BLu<m>)，这m根位线构成沿第二方向延伸的第二位线BLu。这种阵列结构相对于图1所示的通用NOR构架快闪存储器的阵列结构，具有位线长度缩小一半的优点，位线的寄生电阻和寄生电容也大约减小一半，因此会提高信号在位线上的充放电速度，进而提高信号读取速度。同时，由于位线分成上下独立的两个部分，因此上下两个部分可以同时进行信号读取操作，即可以选中下部分的一个字线，选中的下部分像素单元信号通过下部分的第一类位线BLd连接到下部分的第一通用读出电路进行读取，同时还可以选中上部分的一个字线，选中的上部分像素单元信号通过上部分的第二位线BLu连接到上部分的第二通用读出电路进行读取。读出电路布局示意图如图3所示。由于上下两部分的通用读出电路可以同时操作，因此信号读取速度能够提高一倍。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在不脱离本发明的原理和宗旨的情况下在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。
Claims (2)
1.一种浮栅型图像传感器阵列结构，其特征在于，包括：n行m列像素单元，其中所有所述像素单元的源端与源线连通，每一行所述像素单元与字线连通，每一列所述像素单元中，第1行至第k行的所述像素单元与第一类位线连通，其中所述第一类位线沿第一方向延伸，第k+1行至第n行的所述像素单元与第二类位线连通，其中所述第二类位线沿第二方向延伸，其中n、m和k均为正整数，且所述第一方向与所述第二方向相反。
2.一种浮栅型图像传感器阵列结构的读出方法，其特征在于，其中，所述浮栅型图像传感器阵列结构为权利要求1所述的类型，所述读出方法包括：通过第一通用读出电路从所述第一类位线读取第1行至第k行所述像素单元的信息，并且同时通过第二通用读出电路从所述第二类位线读取第k+1行至第n行所述像素单元的信息。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210404529.0A CN102917177B (zh) | 2012-10-22 | 2012-10-22 | 一种浮栅型图像传感器阵列结构及其读出方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210404529.0A CN102917177B (zh) | 2012-10-22 | 2012-10-22 | 一种浮栅型图像传感器阵列结构及其读出方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102917177A true CN102917177A (zh) | 2013-02-06 |
| CN102917177B CN102917177B (zh) | 2015-05-20 |
Family
ID=47615395
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210404529.0A Active CN102917177B (zh) | 2012-10-22 | 2012-10-22 | 一种浮栅型图像传感器阵列结构及其读出方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102917177B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112601037A (zh) * | 2020-12-14 | 2021-04-02 | 电子科技大学 | 一种基于浮栅器件的图像感存算一体像素单元及像素阵列 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1347121A (zh) * | 2000-09-22 | 2002-05-01 | 三菱电机株式会社 | 高速且稳定地进行数据读出工作的薄膜磁性体存储器 |
| CN101013599A (zh) * | 2006-01-30 | 2007-08-08 | 株式会社瑞萨科技 | 具有多个存储块的半导体存储装置 |
| US20090003074A1 (en) * | 2006-03-30 | 2009-01-01 | Catalyst Semiconductor, Inc. | Scalable Electrically Eraseable And Programmable Memory (EEPROM) Cell Array |
| US20110292716A1 (en) * | 2008-08-08 | 2011-12-01 | Seagate Technology Llc | Asymmetric Write Current Compensation Using Gate Overdrive for Resistive Sense Memory Cells |
| CN102376717A (zh) * | 2010-08-05 | 2012-03-14 | 亿而得微电子股份有限公司 | 低电压操作的电可擦可编程只读存储器阵列 |
-
2012
- 2012-10-22 CN CN201210404529.0A patent/CN102917177B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1347121A (zh) * | 2000-09-22 | 2002-05-01 | 三菱电机株式会社 | 高速且稳定地进行数据读出工作的薄膜磁性体存储器 |
| CN101013599A (zh) * | 2006-01-30 | 2007-08-08 | 株式会社瑞萨科技 | 具有多个存储块的半导体存储装置 |
| US20090003074A1 (en) * | 2006-03-30 | 2009-01-01 | Catalyst Semiconductor, Inc. | Scalable Electrically Eraseable And Programmable Memory (EEPROM) Cell Array |
| US20110292716A1 (en) * | 2008-08-08 | 2011-12-01 | Seagate Technology Llc | Asymmetric Write Current Compensation Using Gate Overdrive for Resistive Sense Memory Cells |
| CN102376717A (zh) * | 2010-08-05 | 2012-03-14 | 亿而得微电子股份有限公司 | 低电压操作的电可擦可编程只读存储器阵列 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112601037A (zh) * | 2020-12-14 | 2021-04-02 | 电子科技大学 | 一种基于浮栅器件的图像感存算一体像素单元及像素阵列 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102917177B (zh) | 2015-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100749673B1 (ko) | 불휘발성 반도체 기억 장치 | |
| CN103377701B (zh) | 半导体存储器装置 | |
| CN101123115B (zh) | 半导体存储装置 | |
| CN103077742B (zh) | 行译码电路及存储器 | |
| CN102971796A (zh) | 用适应的字线激活电路进行偶/奇组合交织块解码的非易失性存储器和方法 | |
| CN102339644B (zh) | 存储器及其操作方法 | |
| CN101677020A (zh) | 闪速存储器件和系统及其读取方法 | |
| CN101419972B (zh) | 高效擦写的分栅闪存 | |
| US20160071598A1 (en) | Method for biasing an embedded source plane of a non-volatile memory having vertical select gates | |
| CN103366810B (zh) | Eeprom存储器阵列 | |
| CN103000218A (zh) | 存储器电路 | |
| CN102917178A (zh) | 一种浮栅型图像传感器的字线译码电路布局结构 | |
| CN103824593B (zh) | 闪存单元的操作方法 | |
| CN101986389B (zh) | 闪存单元、闪存装置及其编程方法 | |
| CN101702327A (zh) | 一种存储器阵列 | |
| CN1937078B (zh) | 多重操作模式的非易失性存储器 | |
| CN103035293A (zh) | 半导体存储装置 | |
| CN102917177A (zh) | 一种浮栅型图像传感器阵列结构及其读出方法 | |
| JP2007200512A (ja) | 半導体記憶装置 | |
| CN102768855A (zh) | 存储器阵列及电子设备 | |
| CN102932610B (zh) | 一种基于快闪存储器的图像传感器阵列结构 | |
| CN102932609B (zh) | 一种基于快闪存储器的图像传感器的数据读取方法 | |
| CN101667582B (zh) | 一种浮栅为sonos结构的闪存 | |
| JP4724564B2 (ja) | 不揮発性半導体記憶装置 | |
| CN1774769A (zh) | 编程双单元存储器件以在各单元中储存多个数据状态的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |