CN103824593B - 闪存单元的操作方法 - Google Patents

Abstract

一种闪存单元的操作方法。所述闪存单元的操作方法包括：对第一存储位进行读取操作时，施加第一读取电压至中间电极，施加第二读取电压至第一控制栅极，施加第三读取电压至第二控制栅极和第一位线电极，将第二位线电极与读取电路连接；对第二存储位进行读取操作时，施加第一读取电压至中间电极，施加第二读取电压至第二控制栅极，施加第三读取电压至第一控制栅极和第二位线电极，将第一位线电极与读取电路连接。本发明提供的闪存单元的操作方法，提高了所述闪存单元的耐久性。

Description

闪存单元的操作方法

技术领域

本发明涉及存储器技术领域，特别涉及一种闪存单元的操作方法。

背景技术

闪存（flash memory）作为一种集成电路存储器件，由于其具有电可擦写存储信息的功能，而且断电后存储的信息不会丢失，因而被广泛应用于如便携式电脑、手机、数码音乐播放器等电子产品中。通常，依据闪存单元栅极结构的不同，闪存分为堆叠栅极闪存和分离栅极闪存两种类型。这两种闪存都需要将闪存单元以适合本身操作的阵列进行排布，每一闪存单元都用来储存单一位的数据。其中，分裂栅极闪存单元因为有效地避免了过擦除效应以及具有更高的编程效率而得到了广泛应用。

图1是现有的一种闪存单元M0的剖面结构示意图，所述闪存单元M0为双分离栅晶体管结构，包括两个对称分布的存储位，每个存储位存储一位数据。具体地，所述闪存单元M0包括：衬底100；位于所述衬底100上方的中间电极103；对称分布于所述中间电极103两侧的第一存储位和第二存储位。其中，所述第一存储位包括第一位线电极101、第一控制栅极104以及第一浮栅105；第二存储位包括第二位线电极102、第二控制栅极106以及第二浮栅107。所述第一位线电极101和所述第二位线电极102位于所述衬底100内部，所述第一控制栅极104、所述第一浮栅105、所述第二控制栅极106以及所述第二浮栅107位于所述衬底100上方。

多个图1所示的闪存单元成阵列排布形成闪存阵列，每个闪存单元的控制栅极、中间电极和位线电极分别连接于控制栅线、字线和位线。通过所述控制栅线、字线和位线在闪存单元的各个电极上加载不同的驱动电压，实现对所述第一存储位和所述第二存储位的读、写以及擦除操作。图2是所述闪存单元M0的电路图，所述闪存单元M0包括第一存储位M01和第二存储位M02。结合图1和图2，所述闪存单元M0的第一位线电极101连接第一位线BL1，所述闪存单元M0的第一控制栅极104连接第一控制栅线CG1，所述闪存单元M0的中间电极103连接字线WL，所述闪存单元M0的第二位线电极102连接第二位线BL2，所述闪存单元M0的第二控制栅极106连接第二控制栅线CG2。

现有技术中，对所述第一存储位M01和所述第二存储位M02进行擦除操作时，通过所述字线WL对所述中间电极103施加第一擦除电压，通过所述第一控制栅线CG1对所述第一控制栅极104施加第二擦除电压，通过所述第二控制栅线CG2对所述第二控制栅极106施加所述第二擦除电压，通过所述第一位线BL1对所述第一位线电极101施加第三擦除电压，通过所述第二位线BL2对所述第二位线电极102施加所述第三擦除电压。

对所述第一存储位M01进行编程操作时，通过所述字线WL对所述中间电极103施加第一编程电压，通过所述第一控制栅线CG1对所述第一控制栅极104施加第二编程电压，通过所述第二控制栅线CG2对所述第二控制栅极106施加第三编程电压，通过所述第一位线BL1对所述第一位线电极101施加第四编程电压，通过所述第二位线BL2对所述第二位线电极102施加编程电流；

对所述第二存储位M02进行编程操作时，通过所述字线WL对所述中间电极103施加所述第一编程电压，通过所述第一控制栅线CG1对所述第一控制栅极104施加所述第三编程电压，通过所述第二控制栅线CG2对所述第二控制栅极106施加所述第二编程电压，通过所述第二位线BL2对所述第二位线电极102施加所述第四编程电压，通过所述第一位线BL1对所述第一位线电极101施加所述编程电流。

对所述第一存储位M01进行读取操作时，通过所述字线WL对所述中间电极103施加第一读取电压，通过所述第一控制栅线CG1对所述第一控制栅极104施加第二读取电压，通过所述第二控制栅线CG2对所述第二控制栅极106施加第三读取电压，通过将所述第二位线BL2接地对所述第二位线电极102施加0V电压，通过所述第一位线BL1将所述第一位线电极101与读取电路连接；

对所述第二存储位M02进行读取操作时，通过所述字线WL对所述中间电极103施加所述第一读取电压，通过所述第一控制栅线CG1对所述第一控制栅极104施加所述第三读取电压，通过所述第二控制栅线CG2对所述第二控制栅极106施加所述第二读取电压，通过将所述第一位线BL1接地对所述第一位线电极101施加0V电压，通过所述第二位线BL2将所述第二位线电极102与读取电路连接。

通常，为了擦除所述第一浮栅105和所述第二浮栅106中存储的电子，所述第一擦除电压、所述第二擦除电压以及所述第三擦除电压都较高。对所述闪存单元M0进行多次擦除操作后，在强电场作用下，所述闪存单元中的浮栅和位线电极之间会形成许多陷阱（trap）。对所述闪存单元M0进行读取操作时，形成的陷阱会俘获导电沟道中的电子，降低所述闪存单元M0的耐久性。

发明内容

本发明解决的是闪存单元内的陷阱造成闪存单元耐久性低的问题。

为解决上述问题，本发明提供一种闪存单元的操作方法，所述闪存单元包括中间电极、第一存储位以及第二存储位，所述第一存储位包括第一位线电极和第一控制栅极，所述第二存储位包括第二位线电极和第二控制栅极；所述闪存单元的操作方法包括：

对所述第一存储位进行读取操作时，施加第一读取电压至所述中间电极，施加第二读取电压至所述第一控制栅极，施加第三读取电压至所述第二控制栅极和所述第一位线电极，将所述第二位线电极与读取电路连接；

对所述第二存储位进行读取操作时，施加所述第一读取电压至所述中间电极，施加所述第二读取电压至所述第二控制栅极，施加所述第三读取电压至所述第一控制栅极和所述第二位线电极，将所述第一位线电极与读取电路连接。

可选的，所述第一读取电压为2.5V至3.5V，所述第二读取电压不大于0V，所述第三读取电压为闪存的电源电压。

可选的，所述第二读取电压为-0.4V至-1V。

可选的，所述第一读取电压为3V，所述第二读取电压为-0.6V。

可选的，所述闪存单元的操作方法还包括：

对所述第一存储位和所述第二存储位进行擦除操作时，施加第一擦除电压至所述中间电极，施加第二擦除电压至所述第一控制栅极和所述第二控制栅极，施加第三擦除电压至所述第一位线电极和所述第二位线电极；

所述第一擦除电压为-2V至-5V，所述第二擦除电压为-6V至-9V，所述第三擦除电压为5V至8V。

可选的，所述第一擦除电压为-4V，所述第二擦除电压为-8V，所述第三擦除电压为6V。

可选的，所述闪存单元的操作方法还包括：

对所述第一存储位进行编程操作时，施加第一编程电压至所述中间电极，施加第二编程电压至所述第一控制栅极，施加第三编程电压至所述第二控制栅极，施加第四编程电压至所述第一位线电极，施加编程电流至所述第二位线电极；

对所述第二存储位进行编程操作时，施加所述第一编程电压至所述中间电极，施加所述第二编程电压至所述第二控制栅极，施加所述第三编程电压至所述第一控制栅极，施加所述第四编程电压至所述第二位线电极，施加所述编程电流至所述第一位线电极；

所述第一编程电压为1.3V至1.8V，所述第二编程电压为6V至9V，所述第三编程电压为4V至6V，所述第四编程电压4V至6V，所述编程电流为0.5μA至4μA。

可选的，所述第一编程电压为1.5V，所述第二编程电压为8V，所述第三编程电压为5V，所述第四编程电压为5V。

与现有技术相比，本发明的技术方案具有以下优点：

本发明提供的闪存单元的操作方法，读取第一存储位时将第二存储位的第二位线电极与读取电路连接，读取第二存储位时将第一存储位的第一位线电极与读取电路连接，使读取电流绕过浮栅和位线电极之间的陷阱区域，从而使读取电流不受陷阱区域的影响，提高所述闪存单元的耐久性。

本发明的可选方案中，通过施加负电压值的第二读取电压至所述闪存单元的控制栅极，对第三读取电压耦合到浮栅上的正电压进行补偿。在所述闪存单元存储数据“0”时，控制导电沟道完全关闭，增大所述闪存单元的读取余量，进一步提高所述闪存单元的耐久性。

附图说明

图1是现有的一种闪存单元的剖面结构示意图；

图2是图1所示的闪存单元的电路图；

图3是采用现有的操作方法读取图1所示的闪存单元时导电沟道中电子运动的示意图；

图4是采用本发明实施方式的操作方法对闪存单元中的第一存储位进行读取的示意图；

图5是采用本发明实施方式的操作方法读取闪存单元时导电沟道中电子运动的示意图；

图6是采用本发明实施方式的操作方法对闪存单元中的第二存储位进行读取的示意图；

图7是采用本发明实施方式的操作方法对闪存单元进行擦除的示意图；

图8是采用本发明实施方式的操作方法对闪存单元中的第一存储位进行编程的示意图；

图9是采用本发明实施方式的操作方法对闪存单元中的第二存储位进行编程的示意图。

具体实施方式

对图1所示的闪存单元M0进行擦除操作时，通过所述第一浮栅105和所述第一位线电极101之间的隧道效应，将所述第一浮栅105中的电子吸引至所述第一位线电极101；通过所述第二浮栅107和所述第二位线电极102之间的隧道效应，将所述第二浮栅107中的电子吸引至所述第二位线电极102。为了擦除所述第一浮栅105和所述第二浮栅107中存储的电子，需要对所述闪存单元M0的各个电极施加高电压。在高压的作用下，所述第一浮栅105和所述第一位线电极101之间形成强电场，所述第二浮栅107和所述第二位线电极102之间形成强电场。所述强电场会造成浮栅和位线电极之间的晶格移位，例如，对所述第一存储位M01进行多次擦除操作后，参考图3，会在所述第一浮栅105和所述第一位线电极101之间产生许多陷阱，形成陷阱区域300。

现有技术中通过所述第一位线电极101读取所述第一存储位M01，即将所述第一位线电极101与读取电路连接，将所述第二位线电极102接地。施加读取电压后，在所述衬底100内形成导电沟道，导电沟道中电子由所述第二位线电极102向所述第一位线电极101运动，如图3中箭头所示方向。在电子运动过程中，所述陷阱区域300会俘获导电沟道中的部分电子，导致所述闪存单元M0的读取电流减小，降低所述闪存单元M0的耐久性。耐久性是衡量闪存可靠性的一个重要指标，是指经过多次擦除处理后闪存仍不会失效。现有技术中读取所述第二存储位M02的操作与原理与读取所述第一存储位M01的操作和原理类似，在此不再赘述。基于此，本发明实施方式提供一种闪存单元的操作方法，通过改变对所述闪存单元的读取方法，使所述闪存单元的读取电流绕过浮栅和位线电极之间的陷阱区域，从而使读取电流不受陷阱区域的影响，提高所述闪存单元的耐久性。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

本发明实施例提供一种闪存单元的操作方法，以对图4所示的闪存单元M1进行操作为例作详细说明。所述闪存单元M1为双分离栅晶体管结构，包括两个对称分布的存储位，每个存储位存储一位数据。具体地，所述闪存单元M1包括：衬底；位于所述衬底上方的中间电极；对称分布于所述中间电极两侧的第一存储位M11和第二存储位M12。其中，所述第一存储位M11包括第一位线电极、第一控制栅极以及第一浮栅；第二存储位M12包括第二位线电极、第二控制栅极以及第二浮栅。所述第一位线电极和所述第二位线电极位于所述衬底内部，所述第一控制栅极、所述第一浮栅、所述第二控制栅极以及所述第二浮栅位于所述衬底上方。所述闪存单元M1的剖面结构与图1所示的闪存单元M0的剖面结构类似，在此不作过多说明。

所述闪存单元M1通常应用于存储器中，与多个与其结构相同的闪存单元成阵列排布形成闪存阵列。每个闪存单元的控制栅极、中间电极和位线电极分别连接于控制栅线、字线和位线。通过所述控制栅线、字线和位线在闪存单元的各个电极上加载不同的驱动电压，实现对所述第一存储位和所述第二存储位的读、写以及擦除操作。在本实施例中，所述闪存单元M1的第一位线电极连接第一位线BL1，所述闪存单元M1的第一控制栅极连接第一控制栅线CG1，所述闪存单元M1的中间电极连接字线WL，所述闪存单元M1的第二位线电极连接第二位线BL2，所述闪存单元M1的第二控制栅极连接第二控制栅线CG2。

参考图4，对所述第一存储位M11进行读取操作时，通过所述字线WL施加第一读取电压至所述闪存单元M1的中间电极，通过所述第一控制栅线CG1施加第二读取电压至所述闪存单元M1的第一控制栅极，通过所述第二控制栅线CG2施加第三读取电压至所述闪存单元M1的第二控制栅极，通过所述第一位线BL1施加所述第三读取电压至所述闪存单元M1的第一位线电极，通过所述第二位线BL2将所述闪存单元M1的第二位线电极与读取电路SA连接。

与现有技术中不同，本发明技术方案对所述第一存储位M11进行读取时，通过远离所述第一存储位M11的第二位线电极读取所述第一存储位M11的电流。由于从所述第二位线电极读取所述第一存储位M11，为了使导电沟道中的电子由所述第二位线电极向所述第一位线电极运动，施加至所述第一位线电极的第三读取电压较高，所述第三读取电压使所述第一位线电极扩散。图5是采用本发明实施例的操作方法读取所述第一存储位M11时导电沟道中电子运动的示意图，通过从所述第二位线电极读取所述第一存储位M11，所述第三读取电压使所述第一位线电极扩散，将所述第一位线电极和所述第一浮栅之间的陷阱区域500与导电沟道中的电子隔离开，所述陷阱区域500无法再从导电沟道中俘获电子，即使读取电流绕过所述陷阱区域500，提高了所述闪存单元M1的耐久性。

所述第一读取电压、所述第二读取电压以及所述第三读取电压的电压值可以根据所述闪存单元M1的特性及实际设计需求进行设定，例如，通过调整所述第三读取电压的电压值可以调整所述第一位线电极扩散后的面积。在本实施例中，所述第一读取电压为2.5V至3.5V，所述第二读取电压不大于0V，所述第三读取电压为闪存的电源电压Vdd，通常，所述存储器的电源电压Vdd为1.2V、1.8V或2.5V。

由于所述第一位线电极和所述第一浮栅之间存在寄生电容，施加至所述第一位线电极上的第三读取电压较高，所述第三读取电压会通过所述寄生电容耦合到所述第一浮栅上。为了对耦合到所述第一浮栅上的电压进行补偿，所述第二读取电压可以为-0.4V至-1V。所述第二读取电压耦合到所述第一浮栅上，对所述第一浮栅上的电压进行补偿。当所述第一存储位M11存储数据“0”时，使导电沟道完全关断，增大读取数据“0”时的读取余量，进一步提高所述闪存单元M1的耐久性。作为一具体实施例，所述第一读取电压可以为3V，所述第二读取电压可以为-0.6V。

读取所述第二存储位M12的操作与读取所述第一存储位M11的操作类似。参考图6，对所述第二存储位M12进行读取操作时，通过所述字线WL施加所述第一读取电压至所述闪存单元M1的中间电极，通过所述第一控制栅线CG1施加所述第三读取电压至所述闪存单元M1的第一控制栅极，通过所述第二控制栅线CG2施加所述第二读取电压至所述闪存单元M1的第二控制栅极，通过所述第二位线BL2施加所述第三读取电压至所述闪存单元M1的第二位线电极，通过所述第一位线BL1将所述闪存单元M1的第一位线电极与读取电路SA连接。所述第一读取电压、所述第二读取电压以及所述第三读取电压的电压值与读取所述第一存储位M1时相同，在此不再赘述。

参考图7，对所述第一存储位M11和所述第二存储位M12进行擦除操作时，通过所述字线WL施加第一擦除电压至所述闪存单元M1的中间电极，通过所述第一控制栅线CG1施加第二擦除电压至所述闪存单元M1的第一控制栅极，通过所述第二控制栅线CG2施加所述第二擦除电压至所述闪存单元M1的第二控制栅极，通过所述第一位线BL1施加第三擦除电压至所述闪存单元M1的第一位线电极，通过所述第二位线BL2施加所述第三擦除电压至所述闪存单元M1的第二位线电极。

所述第一擦除电压、所述第二擦除电压以及所述第三擦除电压的电压值可以根据所述闪存单元M1的特性及实际设计需求进行设定。在本实施例中，所述第一擦除电压为-2V至-5V，所述第二擦除电压为-6V至-9V，所述第三擦除电压为5V至8V。进一步，所述第一擦除电压可以为-4V，所述第二擦除电压可以为-8V，所述第三擦除电压可以为6V。

参考图8，对所述第一存储位M11进行编程操作时，通过所述位线WL施加第一编程电压至所述闪存单元M1的中间电极，通过所述第一控制栅线CG1施加第二编程电压至所述闪存单元M1的第一控制栅极，通过所述第二控制栅线CG2施加第三编程电压至所述闪存单元M1的第二控制栅极，通过所述第一位线BL1施加第四编程电压至所述闪存单元M1的第一位线电极，通过所述第二位线BL2施加编程电流至所述闪存单元M1的第二位线电极。

所述第一编程电压、所述第二编程电压、所述第三编程电压以及所述第四编程电压的电压值、所述编程电流的电流值可以根据所述闪存单元M1的特性及实际设计需求进行设定。在本实施例中，所述第一编程电压为1.3V至1.8V，所述第二编程电压为6V至9V，所述第三编程电压为4V至6V，所述第四编程电压4V至6V，所述编程电流为0.5μA至4μA。进一步，所述第一编程电压可以为1.5V，所述第二编程电压可以为8V，所述第三编程电压可以为5V，所述第四编程电压可以为5V。

对所述第二存储位M12进行编程操作与对所述第一存储位M11进行编程操作类似。参考图9，对所述第二存储位M12进行编程操作时，通过所述位线WL施加所述第一编程电压至所述闪存单元M1的中间电极，通过所述第一控制栅线CG1施加所述第三编程电压至所述闪存单元M1的第一控制栅极，通过所述第二控制栅线CG2施加所述第二编程电压至所述闪存单元M1的第二控制栅极，通过所述第二位线BL2施加所述第四编程电压至所述闪存单元M1的第二位线电极，通过所述第一位线BL1施加所述编程电流至所述闪存单元M1的第一位线电极。所述第一编程电压、所述第二编程电压、所述第三编程电压以及所述第四编程电压的电压值、所述编程电流的电流值与对所述第一存储位M1进行编程时相同，在此不再赘述。

综上所述，本发明技术方案提供的闪存单元的操作方法，通过改变所述闪存单元的读取电流方向，使读取电流绕过所述闪存单元中浮栅和位线电极之间的陷阱区，提高所述闪存单元的耐久性。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (8)

1.一种闪存单元的操作方法，所述闪存单元包括中间电极、第一存储位以及第二存储位，所述第一存储位包括第一位线电极、第一浮栅和第一控制栅极，所述第二存储位包括第二位线电极、第二浮栅和第二控制栅极；其特征在于，所述闪存单元的操作方法包括：

对所述第一存储位进行读取操作时，施加第一读取电压至所述中间电极，施加第二读取电压至所述第一控制栅极，施加第三读取电压至所述第二控制栅极和所述第一位线电极，将所述第二位线电极与读取电路连接，所述第三读取电压使所述第一位线电极扩散，以使导电沟道隔开所述第一位线电极和所述第一浮栅之间的区域；

对所述第二存储位进行读取操作时，施加所述第一读取电压至所述中间电极，施加所述第二读取电压至所述第二控制栅极，施加所述第三读取电压至所述第一控制栅极和所述第二位线电极，将所述第一位线电极与读取电路连接，所述第三读取电压使所述第二位线电极扩散，以使导电沟道隔开所述第二位线电极和所述第二浮栅之间的区域。

2.如权利要求1所述的闪存单元的操作方法，其特征在于，所述第一读取电压为2.5V至3.5V，所述第二读取电压不大于0V，所述第三读取电压为闪存的电源电压。

3.如权利要求2所述的闪存单元的操作方法，其特征在于，所述第二读取电压为-0.4V至-1V。

4.如权利要求3所述的闪存单元的操作方法，其特征在于，所述第一读取电压为3V，所述第二读取电压为-0.6V。

5.如权利要求1所述的闪存单元的操作方法，其特征在于，还包括：

对所述第一存储位和所述第二存储位进行擦除操作时，施加第一擦除电压至所述中间电极，施加第二擦除电压至所述第一控制栅极和所述第二控制栅极，施加第三擦除电压至所述第一位线电极和所述第二位线电极；

所述第一擦除电压为-2V至-5V，所述第二擦除电压为-6V至-9V，所述第三擦除电压为5V至8V。

6.如权利要求5所述的闪存单元的操作方法，其特征在于，所述第一擦除电压为-4V，所述第二擦除电压为-8V，所述第三擦除电压为6V。

7.如权利要求1所述的闪存单元的操作方法，其特征在于，还包括：

对所述第一存储位进行编程操作时，施加第一编程电压至所述中间电极，施加第二编程电压至所述第一控制栅极，施加第三编程电压至所述第二控制栅极，施加第四编程电压至所述第一位线电极，施加编程电流至所述第二位线电极；

对所述第二存储位进行编程操作时，施加所述第一编程电压至所述中间电极，施加所述第二编程电压至所述第二控制栅极，施加所述第三编程电压至所述第一控制栅极，施加所述第四编程电压至所述第二位线电极，施加所述编程电流至所述第一位线电极；

所述第一编程电压为1.3V至1.8V，所述第二编程电压为6V至9V，所述第三编程电压为4V至6V，所述第四编程电压4V至6V，所述编程电流为0.5μA至4μA。

8.如权利要求7所述的闪存单元的操作方法，其特征在于，所述第一编程电压为1.5V，所述第二编程电压为8V，所述第三编程电压为5V，所述第四编程电压为5V。