CN101997001B - 快闪存储器单元以及快闪存储器单元的操作方法 - Google Patents
快闪存储器单元以及快闪存储器单元的操作方法 Download PDFInfo
- Publication number
- CN101997001B CN101997001B CN2009101802884A CN200910180288A CN101997001B CN 101997001 B CN101997001 B CN 101997001B CN 2009101802884 A CN2009101802884 A CN 2009101802884A CN 200910180288 A CN200910180288 A CN 200910180288A CN 101997001 B CN101997001 B CN 101997001B
- Authority
- CN
- China
- Prior art keywords
- electric charge
- district
- current potential
- flash memory
- seized
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 20
- 239000004020 conductor Substances 0.000 claims abstract description 50
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 239000004065 semiconductor Substances 0.000 claims abstract description 35
- 238000005516 engineering process Methods 0.000 claims description 11
- 239000002800 charge carrier Substances 0.000 claims description 4
- 238000002955 isolation Methods 0.000 claims description 4
- SJHPCNCNNSSLPL-CSKARUKUSA-N (4e)-4-(ethoxymethylidene)-2-phenyl-1,3-oxazol-5-one Chemical compound O1C(=O)C(=C/OCC)\N=C1C1=CC=CC=C1 SJHPCNCNNSSLPL-CSKARUKUSA-N 0.000 description 6
- 230000006399 behavior Effects 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000002784 hot electron Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- H01L29/7887—
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
- G11C16/0441—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing multiple floating gate devices, e.g. separate read-and-write FAMOS transistors with connected floating gates
- G11C16/0458—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing multiple floating gate devices, e.g. separate read-and-write FAMOS transistors with connected floating gates comprising two or more independent floating gates which store independent data
-
- H01L29/42336—
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
一种快闪存储器单元及快闪存储器单元的操作方法，该快闪存储器单元包含设置于一半导体基板中的一第一电荷攫取区及一第二电荷攫取区、设置于该第一电荷攫取区的一第一侧的该半导体基板中的一第一掺杂区、设置于该第一电荷攫取区的一第二侧的该半导体基板中的一第二掺杂区、隔离该半导体基板与该第一电荷攫取区及该第二电荷攫取区的一第一介电层、设置于该第一电荷攫取区上方的一第一导体、设置于该第二电荷攫取区上方的一第二导体、隔离该第一导体与该第一电荷攫取区且隔离该第二导体与该第二电荷攫取区的一第二介电层，其中该第二电荷攫取区被设置以影响一载流子沟道的导通性，且该载流子沟道设置于该第一电荷攫取区下方的该半导体基板中。
Description
技术领域
本发明涉及一种快闪存储器单元以及该快闪存储器单元的操作方法，特别涉及一种具有理论最小面积8F2的多位元快闪存储器单元以及该多位元快闪存储器单元的操作方法。
背景技术
快闪存储器是一种非易失性存储器，因此可容许将数据多次写入、读取、以及擦除。快闪存储器存储的数据即使在装置的电源移除后仍能保存。由于快闪存储器具有上述诸多优点，因此已被广泛地使用在个人计算机以及电子设备上。其中一种典型的快闪存储器单元为隧穿氧化物EPROM存储器单元(Tunnel Oxide EPROM Cell)，或称为ETOX型存储器单元(ETOX为英特尔Intel所注册的商标)。
图1为一公知的ETOX型存储器单元10的剖面图。该ETOX型存储器单元10包含一基板12(具有一导电型态，例如P型)、设置于该基板12内的一源极区14及一漏极区16(具有相反的导电型态，例如N型)、设置于该基板12上的一栅极绝缘膜18(或称隧穿绝缘膜)、设置于该源极区14与该漏极区16的栅极绝缘膜18上的一浮置栅极20(浮置栅极)、通过一隔层绝缘膜22而设置于该浮置栅极20上的一控制栅极24(控制栅极)。
在进行快闪存储器单元的写入操作时，一低电位(例如0V)可作为电位源VS，施加于基板12上，一高电位VPP(例如12V)则作为控制栅极电位VCG，以及一高电位作为漏极电位VD。因此，在源极区14及漏极区16之间流通一接通电流，在漏极区16附近产生成对的热电子及热空穴流。这些空穴(holes)流入基板12而形成基板电流。相对地，热电子则注入浮置栅极20以完成写入的操作，提高控制栅极24的临界值(threshold level)。
数据擦除则可由下述方法实施：施加高电位VPP至源极区14，施加低电位(例如0V)至控制栅极24，并将漏极区16设为浮置状态。如此，浮置栅极的潜在电位(VFG)取决于电位源VS及一电容比，其为控制栅极24与浮置栅极20的电容与浮置栅极20与源极区14的电容的比值。因此，Fowler-Nordheim隧穿电流得以通过介于源极区14及浮置栅极20间的隧穿绝缘薄膜18(约10纳米)，浮置栅极20的电子数减少而完成擦除操作(该临界值则恢复成写入操作前的状态)。
发明内容
本发明涉及一种具有理论最小面积8F2的多位元快闪存储器单元以及该多位元快闪存储器单元的操作方法。
本发明的一实施例提供一种快闪存储器单元，包含设置于一半导体基板中的一第一电荷攫取区(charge-trapping region)及一第二电荷攫取区、设置于该第一电荷攫取区的一第一侧的该半导体基板中的一第一掺杂区、设置于该第一电荷攫取区的一第二侧的该半导体基板中的一第二掺杂区、隔离该半导体基板与该第一电荷攫取区及该第二电荷攫取区的一第一介电层、设置于该第一电荷攫取区上方的一第一导体、设置于该第二电荷攫取区上方的一第二导体、隔离该第一导体与该第一电荷攫取区且隔离该第二导体与该第二电荷攫取区的一第二介电层，其中该第二电荷攫取区被设置以影响一载流子沟道的导通性，且该载流子沟道设置于该第一电荷攫取区下方的该半导体基板中。
本发明的另一实施例提供一种快闪存储器单元的操作方法，包含施加一第一电位于一第一导体，其设置于一半导体基板的一第一电荷攫取区上方、施加一第二电位于一第二导体，其设置于该半导体基板的一第二电荷攫取区上方、施加一第三电位于一第一掺杂区，其设置于该第一电荷攫取区的一第一侧的该半导体基板中、施加一第四电位于一第二掺杂区，其设置于该第一电荷攫取区的一第二侧的该半导体基板中。在一编程操作(programmingoperation)时，该第三电位为一接地电位，该第四电位为一正电位，该第一电位及该第二电位选自该第三电位及该第四电位之间。
本发明的快闪存储器单元具有一理论最小面积值8F2，其中F代表关键尺寸。
上文已相当广泛地概述本发明的技术特征，以使下文的本发明详细描述得以获得较佳了解。构成本发明的权利要求范围的其它技术特征将描述于下文。本发明所属技术领域中普通技术人员应了解，可相当容易地利用下文揭示的概念与特定实施例可作为修改或设计其它结构或工艺而实现与本发明相同的目的。本发明所属技术领域中普通技术人员也应了解，这类等效设置无法脱离所附的权利要求所界定的本发明的精神和范围。
附图说明
通过参照前述说明及下列附图，本发明的技术特征得以获得完全了解。
图1示出现有技术的ETOX型存储器单元的剖面图；
图2及图3示出本发明一实施例的快闪存储器单元；
图4示出本发明一实施例的快闪存储器单元的编程操作(programmingoperation)；
图5示出本发明一实施例的快闪存储器单元的擦除操作；以及
图6示出不同的编程操作后载流子沟道的导通行为。
上述附图中的附图标记说明如下：
10 ETOX型存储器单元
12 基板
14 源极区
16 漏极区
18 隧穿绝缘薄膜
20 浮置栅极
22 隔层绝缘膜
24 控制栅极
50 快闪存储器单元
52 半导体基板
62A 第一电荷攫取区
62B 第二电荷攫取区
64A 第一掺杂区
64B 第二掺杂区
66A 第一导体
66B 第二导体
68 第一介电层
70 第二介电层
72 位元线接触
74A 第一字元线
74B 第二字元线
76 位元线
78 完全耗尽区
80 载流子沟道
具体实施方式
图2及图3示出本发明一实施例的快闪存储器单元50，其中图3为沿着图2的剖面线1-1的剖面图。该快闪存储器单元50包括一半导体基板52、设置于该半导体基板52中的一第一电荷攫取区(charge-trapping region)62A以及一第二电荷攫取区62B、设置于该第一电荷攫取区62A的一第一侧的该半导体基板52中的一第一掺杂区64A、设置于该第一电荷攫取区62A的一第二侧的该半导体基板52内的一第二掺杂区64B、隔离该半导体基板52以及该第一电荷攫取区62A与该第二电荷攫取区62B的一第一介电层68、设置于该第一电荷攫取区62A上方的一第一导体66A、以及设置于该第二电荷攫取区62B上方的一第二导体66B。
该快闪存储器单元50还包括一第二介电层70，其隔离该第一电荷攫取区62A与该第一导体66A，且隔离该第二电荷攫取区62B与该第二导体66B。此外，位元线76通过位元线接触72电性连接同一列的该第二掺杂区64B，第一字元线74A电性连接同一行的该第一导体66A，第二字元线74B电性连接同一行的第二导体66B。该快闪存储器单元50具有一纵向宽度2F以及一横向宽度4F，也即该快闪存储器单元50具有一理论最小面积值8F2，其中F代表关键尺寸(critical dimension)。
该第一介电层68作为隧穿氧化层，其电性隔离该第二掺杂层64B及该第一电荷攫取区62A与该第二电荷攫取区62B，且该第二掺杂区64B夹置于该第一电荷攫取区62A以及该第二电荷攫取区62B之间。也即，该第一电荷攫取区62A以及该第二电荷攫取区62B形成一双栅极结构，使得位于该第二掺杂区64B下方的该半导体基板52于读取操作时形成一完全耗尽区78，且该完全耗尽区78介于该第一电荷攫取区62A以及该第二电荷攫取区62B之间。在本发明的一实施例中，该第一导体66A以及该第二导体66B相对于该第二掺杂区64B呈镜像对称。相同地，该第一电荷攫取区62A以及该第二电荷攫取区62B相对于该第二掺杂区64B呈镜像对称。因此，该第一导体66A、该第二导体66B、该第一电荷攫取区62A、以及该第二电荷攫取区62B可通过相同的工艺予以制造。
在本发明的一实施例中，该半导体基板52为硅晶片或是在硅晶片内的阱区，该第一导体66A以及该第二导体66B包含多晶硅，例如掺杂多晶硅，作为控制栅极(CG1及CG2)；该第一电荷攫取区62A以及该第二电荷攫取区62B包含多晶硅，例如掺杂多晶硅，作为浮置栅极(FG1及FG2)；该第一字元线74A以及该第二字元线74B包含金属硅化物；该第一介电层68为氧化硅层，作为栅极氧化层；该第二介电层70作为栅极间介电层，包含氧化硅、氮化硅或其组合物。
图4示出本发明一实施例的快闪存储器单元50的编程操作(programmingoperation)。该第一导体66A以及该第二导体66B作为控制栅极(CG1及CG2)且该第一电荷攫取区62A及该第二电荷攫取区62B作为浮置栅极(FG1及FG2)。所谓的编程操作是将电子注入于浮置栅极中的操作。该编程操作的具体实施方式如下：通过该第一字元线74A施加一第一电位于该第一导体66A；通过该第二字元线74B施加一第二电位于该第二导体66B；施加一第三电位(VG)于该第一掺杂区64A；通过该第二掺杂区64B上的该位元线接触72(CB)，施加一第四电位于该第二掺杂区64B。如此，电荷载流子(例如电子)即可通过热电子注入机制注入浮置栅极。在本发明一实施例中，该第三电位为一接地电位，该第四电位为一正电位，且该第一电位及该第二电位则可选自第三电位与第四电位间的电位。
通过调整施加于该第一导体66A或该第二导体66B的电位，注入浮置栅极的电子数量得以被控制。换言之，该第一导体66A可控制该第一电荷攫取区62A的充电程度(charging level)，而该第二导体66B可控制该第二电荷攫取区62B的充电程度。
由于该第一电荷攫取区62A以及该第二电荷攫取区62B形成一双栅极结构，该第二电荷攫取区62B可影响一载流子沟道80的导电行为，该载流子沟道80位于该第一电荷攫取区62A下方的半导体基板52内。换言之，开启该第一电荷攫取区62A下方的该半导体基板52内的该载流子沟道80的临界电位(threshold voltage)不仅取决于该第一电荷攫取区62A的充电程度，也受该第二电荷攫取区62B的充电程度所影响。因此，开启该载流子沟道80的临界电位(Vth)可调整成下表四个电位之一：
图5示出本发明一实施例的快闪存储器单元的擦除操作。所谓的擦除操作是指将电子从浮置栅极移除的操作。在擦除操作时，施加至该第一掺杂区62A的该第三电位为正电位，且该第一导体66A、该第二导体66B、以及该第二掺杂区64B处于浮置状态，也即该第一电位、该第二电位，以及该第四电位可选自该第三电位至该接地电位之间的电位。如此，通过Fowler-Nordheim隧穿机制，电子可自该第一电荷攫取区62A以及该第二电荷攫取区62B移至该第一掺杂区62A，如下表所示：
图6示出不同的编程操作后该载流子沟道80的导通行为。如前所述，开启该载流子沟道80的临界电位(threshold voltage)不仅取决于该第一电荷攫取区62A(FG1)的充电程度，也受该第二电荷攫取区62B(FG2)的充电程度所影响。如下表所示：
| 曲线 | FG1 | FG2 | Vth |
| A | 高 | 高 | +++ |
| B | 高 | 低 | ++ |
| C | 低 | 高 | + |
| D | 低 | 低 | 低 |
在该快闪存储器单元50的读取操作时，施加于该第一导体66A的第一电位以及施加于该第二掺杂区64B的第四电位实质上相同，而施加于该第一掺杂区64A的第三电位为接地电位，且该第二导体66B处于浮置状态，使得该第二电位为选自第一电位与第三电位间的一电位值。因此，适当的选定施加于该第一导体66A的一读取电位VCG1，自该第二掺杂区64B所输出的电流ICB，可通过一位元线接触(CB)并通过四个不同的强度A-D曲线表现出不同的编程操作后该载流子沟道80的导通行为。换言之，该快闪存储器单元50可存储4位元的数据，也即为多位元存储器单元(multi-level cell)。
本发明的技术内容及技术特点已揭示如上，然而本发明所属技术领域中普通技术人员应了解，在不背离所附权利要求所界定的本发明精神和范围内，本发明的教导及揭示可作种种的替换及修饰。例如，上文揭示的许多工艺可以不同的方法实施或以其它工艺予以取代，或者采用上述二种方式的组合。
此外，本案的权利范围并不局限于上文揭示的特定实施例的工艺、机台、制造、物质的成分、装置、方法或步骤。本发明所属技术领域中普通技术人员应了解，基于本发明教导及揭示工艺、机台、制造、物质的成分、装置、方法或步骤，无论现在已存在或日后开发的，其与本案实施例揭示以实质相同的方式执行实质相同的功能，而达到实质相同的结果，也可使用于本发明。因此，所附的权利要求用以涵盖用于此类工艺、机台、制造、物质的成份、装置、方法或步骤。
Claims (16)
1.一快闪存储器单元，包含：
一第一电荷攫取区及一第二电荷攫取区，设置于一半导体基板中；
一第一掺杂区，设置于该第一电荷攫取区的一第一侧的该半导体基板中；
一第二掺杂区，设置于该第一电荷攫取区的一第二侧的该半导体基板中；
一第一介电层，隔离该半导体基板与该第一电荷攫取区及该第二电荷攫取区；
一第一导体，设置于该第一电荷攫取区上方；
一第二导体，设置于该第二电荷攫取区上方；
一第二介电层，隔离该第一导体与该第一电荷攫取区，且隔离该第二导体与该第二电荷攫取区；
其特征在于该第二电荷攫取区被设置以影响一载流子沟道的导通性，且该载流子沟道设置于该第一电荷攫取区下方的该半导体基板中，该第一电荷攫取区及该第二电荷攫取区相对于该第二掺杂区呈镜像对称，使得该第一电荷攫取区及该第二电荷攫取区能够通过相同的工艺予以制造，该第一导体及该第二导体相对于该第二掺杂区呈镜像对称，使得该第一导体及该第二导体能够通过相同的工艺予以制造。
2.根据权利要求1所述的快闪存储器单元，其特征在于该第二导体被设置以控制该第二电荷攫取区的充电程度。
3.根据权利要求1所述的快闪存储器单元，其特征在于该第二掺杂区介于该第一电荷攫取区与该第二电荷攫取区之间。
4.根据权利要求1所述的快闪存储器单元，其特征还包含一位元线接触，设置于该第二掺杂区上方。
5.根据权利要求1所述的快闪存储器单元，其特征在于该第一电荷攫取区及该第二电荷攫取区形成一双栅极结构，使得介于该第一电荷攫取区以及该第二电荷攫取区的该半导体基板在读取过程处于完全耗尽状态。
6.根据权利要求5所述的快闪存储器单元，其特征在于该第二掺杂区夹置于该第一电荷攫取区以及该第二电荷攫取区之间，且该第二掺杂区下方的该半导体基板在读取过程处于完全耗尽状态。
7.根据权利要求5所述的快闪存储器单元，其特征在于该第一介电层作为一隧穿氧化层，且电气隔离该第二掺杂区与该第一电荷攫取区以及该第二电荷攫取区。
8.根据权利要求1所述的快闪存储器单元，其特征在于该快闪存储器单元的理论最小面积为8F2，F代表关键尺寸。
9.根据权利要求1所述的快闪存储器单元，其特征在于该快闪存储器单元被设置以存储4位元的数据。
10.一种快闪存储器单元的操作方法，包含下列步骤：
施加一第一电位于一第一导体，其设置于一半导体基板的一第一电荷攫取区上方；
施加一第二电位于一第二导体，其设置于该半导体基板的一第二电荷攫取区上方；
施加一第三电位于一第一掺杂区，其设置于该第一电荷攫取区的一第一侧的该半导体基板中；
施加一第四电位于一第二掺杂区，其设置于该第一电荷攫取区的一第二侧的该半导体基板中；
其特征在于在一编程操作时，该第三电位为一接地电位，该第四电位为一正电位，该第一电位及该第二电位选自该第三电位及该第四电位之间，该第一导体以及该第二导体相对于该第二掺杂区呈镜像对称，且该第一电荷攫取区以及该第二电荷攫取区相对于该第二掺杂区呈镜像对称。
11.根据权利要求10所述的快闪存储器单元的操作方法，其特征在于在该编程操作时，该第一电位、该第二电位、以及该第四电位实质上相同，以便将电荷载流子注入该第一电荷攫取区以及该第二电荷攫取区。
12.根据权利要求10所述的快闪存储器单元的操作方法，其特征在于在该编程操作时，该第一电位以及该第四电位实质上相同，且该第二电位小于该第一电位，以便将电荷载流子注入该第一电荷攫取区。
13.根据权利要求10所述的快闪存储器单元的操作方法，其特征在于在该编程操作时，该第二电位以及该第四电位实质上相同，且该第一电位小于该第二电位，以便将电荷载流子被注入该第二电荷攫取区。
14.根据权利要求10所述的快闪存储器单元的操作方法，其特征在于在该编程操作时，该第一电位及该第二电位小于该第四电位。
15.根据权利要求10所述的快闪存储器单元的操作方法，其特征在于在一擦除操作时，该第三电位为正电位，且该第一电位、该第二电位、以及该第四电位选自该第三电位与该接地电位之间。
16.根据权利要求10所述的快闪存储器单元的操作方法，其特征在于在一读取操作时，该第一电位以及该第四电位实质上相同，该第三电位为该接地电位且该第二电位选自该第三电位与该接地电位之间。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/543,234 US8077512B2 (en) | 2009-08-18 | 2009-08-18 | Flash memory cell and method for operating the same |
| US12/543,234 | 2009-08-18 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101997001A CN101997001A (zh) | 2011-03-30 |
| CN101997001B true CN101997001B (zh) | 2012-04-25 |
Family
ID=43605278
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009101802884A Active CN101997001B (zh) | 2009-08-18 | 2009-10-13 | 快闪存储器单元以及快闪存储器单元的操作方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8077512B2 (zh) |
| CN (1) | CN101997001B (zh) |
| TW (1) | TWI434283B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201508753A (zh) * | 2013-08-29 | 2015-03-01 | Chrong-Jung Lin | 記憶體元件、記憶體陣列與其操作方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1207204A (zh) * | 1996-01-05 | 1999-02-03 | 西门子公司 | 大规模集成半导体存储器和制造该半导体存储器的方法 |
| CN1371131A (zh) * | 2001-02-23 | 2002-09-25 | 联华电子股份有限公司 | 双位元非挥发性存储单元的结构及其读写方法 |
| US7112490B1 (en) * | 2005-07-25 | 2006-09-26 | Freescale Semiconductor, Inc. | Hot carrier injection programmable structure including discontinuous storage elements and spacer control gates in a trench |
| CN101068029A (zh) * | 2007-06-05 | 2007-11-07 | 北京大学 | 一种双鳍型沟道双栅多功能场效应晶体管及其制备方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI331394B (en) * | 2007-04-27 | 2010-10-01 | Nanya Technology Corp | Memory structure and fabricating method thereof |
-
2009
- 2009-08-18 US US12/543,234 patent/US8077512B2/en active Active
- 2009-10-09 TW TW098134237A patent/TWI434283B/zh active
- 2009-10-13 CN CN2009101802884A patent/CN101997001B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1207204A (zh) * | 1996-01-05 | 1999-02-03 | 西门子公司 | 大规模集成半导体存储器和制造该半导体存储器的方法 |
| CN1371131A (zh) * | 2001-02-23 | 2002-09-25 | 联华电子股份有限公司 | 双位元非挥发性存储单元的结构及其读写方法 |
| US7112490B1 (en) * | 2005-07-25 | 2006-09-26 | Freescale Semiconductor, Inc. | Hot carrier injection programmable structure including discontinuous storage elements and spacer control gates in a trench |
| CN101068029A (zh) * | 2007-06-05 | 2007-11-07 | 北京大学 | 一种双鳍型沟道双栅多功能场效应晶体管及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8077512B2 (en) | 2011-12-13 |
| CN101997001A (zh) | 2011-03-30 |
| US20110044100A1 (en) | 2011-02-24 |
| TWI434283B (zh) | 2014-04-11 |
| TW201108233A (en) | 2011-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5149539B2 (ja) | 半導体装置 | |
| US8780625B2 (en) | Memory array | |
| US8861273B2 (en) | Bandgap engineered charge trapping memory in two-transistor nor architecture | |
| US8705271B2 (en) | Semiconductor device | |
| US9847343B2 (en) | Charge trapping nonvolatile memory devices, methods of fabricating the same, and methods of operating the same | |
| US20040004863A1 (en) | Nonvolatile electrically alterable memory device and array made thereby | |
| TW200522079A (en) | Nonvolatile memory and method of making same | |
| JP2882392B2 (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| US7608882B2 (en) | Split-gate non-volatile memory | |
| KR20080069865A (ko) | 비휘발성 메모리 소자 및 그 동작 방법 | |
| US6914826B2 (en) | Flash memory structure and operating method thereof | |
| CN101997001B (zh) | 快闪存储器单元以及快闪存储器单元的操作方法 | |
| KR20060128567A (ko) | 낸드형 플래시 메모리 어레이 및 그 동작 방법 | |
| CN113437080B (zh) | 闪存单元及其制造方法 | |
| KR100241524B1 (ko) | 플래쉬 메모리 셀 | |
| CN113437084B (zh) | 闪存单元的擦除方法 | |
| TWI594247B (zh) | 非揮發性記憶體及其抹除方法 | |
| KR100731076B1 (ko) | 수직형 스플리트 게이트 구조의 플래시 메모리 소자 및 그제조 방법 | |
| US20080079055A1 (en) | Non-volatile memory device | |
| KR20170096934A (ko) | 반도체 장치 | |
| TW201635558A (zh) | 非揮發性記憶體 | |
| KR100521430B1 (ko) | 플래쉬 메모리 및 이를 이용한 프로그램 방법 | |
| TW201639125A (zh) | 非揮發性記憶體 | |
| CN106158872A (zh) | 非易失性存储器 | |
| KR20090070381A (ko) | 플래시 메모리 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |