CN102903388A - 存储器和用于对存储器单元编程的方法 - Google Patents

存储器和用于对存储器单元编程的方法 Download PDF

Info

Publication number
CN102903388A
CN102903388A CN2012102656266A CN201210265626A CN102903388A CN 102903388 A CN102903388 A CN 102903388A CN 2012102656266 A CN2012102656266 A CN 2012102656266A CN 201210265626 A CN201210265626 A CN 201210265626A CN 102903388 A CN102903388 A CN 102903388A
Authority
CN
China
Prior art keywords
memory cell
terminal
coupled
raceway groove
programming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012102656266A
Other languages
English (en)
Other versions
CN102903388B (zh
Inventor
渥尔夫·阿勒斯
托马斯·尼尔希
扬·奥特尔斯泰特
多米尼克·萨维纳克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN102903388A publication Critical patent/CN102903388A/zh
Application granted granted Critical
Publication of CN102903388B publication Critical patent/CN102903388B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42328—Gate electrodes for transistors with a floating gate with at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了存储器以及用于对存储器单元编程的方法，该存储器包括存储器单元，存储器单元包括第一端子、第二端子以及在第一端子和第二端子之间延伸的沟道。该存储器还包括电能存储元件，被配置为支持存储器单元的编程；电能存储元件耦接至第一端子；电源，耦接至电能存储元件；以及控制器。控制器被配置为激活电源并使存储器单元的沟道进入非导通状态，用于对电能存储元件供电，并且随后使存储器单元的沟道进入导通状态，用于根据存储在电能存储元件中的电能对该存储器单元编程。

Description

存储器和用于对存储器单元编程的方法
技术领域
本申请涉及一种存储器和对存储器单元编程的方法。
背景技术
当NVM（非易失性存储器）单元使用热载流子注入进行编程时，高于核心电压的电压需要相对较高的电流。该编程电流通常由电荷泵提供，该电荷泵根据系统的核心电压产生较高的电压。
由于电荷泵的有限电流驱动能力，可并行书写有限数量的NVM单元（例如，8个并行选定的存储器单元）。对更多的单元编程需要连续的写操作，这需要相对较长的时间来执行。
为获得较高的并行通量，电荷泵和进入存储器阵列的其关联路径将必须针对较高的电流进行设计，这将增加芯片面积和芯片电流消耗。
发明内容
本文描述的实施方式提供了一种存储器。该存储器包括存储器单元，存储器单元包括第一端子、第二端子以及在第一端子和第二端子之间延伸的沟道。存储器还包括电能存储元件，被配置为支持存储器单元的编程，电能存储元件耦接至第一端子。存储器还包括耦接至电能存储器单元和控制器的电源。控制器被配置为激活电源并使存储器的沟道进入非导通状态，以使电能存储元件电能化，并且随后使存储器的沟道进入导通状态，以基于存储在电能存储元件中的电能对存储器单元编程。
本文描述的实施方式还提供了一种存储器，包括多个存储器单元。每个存储器单元均包括第一端子、第二端子以及在第一端子和第二端子之间延伸的沟道。此外，存储器包括多个编程支持电容，耦接至多个存储器单元中的一个存储器单元的第一端子。此外，存储器包括耦接至多个支持电容的供电器（charge provider）；以及控制器，被配置为激活供电器并使多个存储器单元的沟道进入非导通状态，以对耦接至供电器的多个编程支持电容进行充电。控制器还被配置为随后使多个存储器单元的沟道进入导通状态，以基于存储在多个编程支持电容中的电荷对多个存储器单元进行编程。
本领域的技术人员在阅读了以下详细说明并参考附图之后，将理解本发明的其他特征和优点。
附图说明
附图中的元件彼此无需按比例绘制。相同的参考标号表示对应相似的部件可组合各种示出的实施方式的特征，除非它们相互排斥。在附图中描绘了实施方式并且随后对它们进行详细描述。
图1示出了根据实施方式的存储器的方框示意图。
图2示出了根据另一实施方式的存储器的方框示意图。
图3A至图3C示出了执行根据本文描述的实施方式的电能存储元件的各种可能性。
图4A示出了将根据一个实施方式的存储器的存储器单元在编程周期期间的电压形象化的两个示图。
图4B示出了将不同尺寸的晶体管的阈值电压分布形象化的示图。
图5示出了根据另一实施方式的存储器的方框示意图。
图6示出了根据一个实施方式的对存储器单元编程的方法的流程图。
图7示出了根据一个实施方式的对多个存储器单元编程的方法的流程图。
具体实施方式
在本申请中，术语“耦接”的意思是直接低阻耦接和与之间的一个或多个元件间接耦接，使得第二节点处的信号依赖于耦接至第二节点的第一节点处的信号。换句话说，其他的元件，尤其是开关元件（如晶体管）或驱动器可被放置在两个耦接元件之间。在两个耦接的元件之间可另外放置附加元件，但这并非一定需要，因而，可直接连接两个耦接元件（使用低阻连接，例如电线或迹线（trace）或导体路径）。
图1示出了根据一个实施方式的存储器100的方框示意图。存储器100包括存储器单元102、电能存储元件104、电源106和控制器108。存储器单元102具有第一端子110、第二端子112以及在第一端子110和第二端子112之间延伸的沟道114。
用于支持存储器单元102编程的电能存储元件104（固定地）耦接至存储器单元102的第一端子110。电源106耦接至电能存储元件104。如图1示出，电源106可通过开关116耦接至电能存储元件104。根据另一个实施方式，电源106可固定地耦接至电能存储器单元104。控制器108被配置为激活电源106，并且使存储器单元102的沟道114进入非导通状态，用于对电能存储元件104供电（即，将电能提供给电能存储元件104），并且随后（在电能存储元件104具有电能之后）使存储器单元102的沟道进入导通状态，用于根据存储在电能存储元件104的电能对存储器102进行编程（所谓的发射编程（shot programming））。
如本说明书的开头部分所描述的，已知的存储器的应用问题在于电荷泵的电流驱动能力有限，使得仅有限数量的存储器单元可并行写入，通过在存储器单元102的沟道114的非导通状态下对电能存储元件104供电以及在电能存储元件104被供电完之后使存储器单元102的沟道114进入导通状态，使得存储器单元102所需的编程电流（主要）由存储在电能存储元件104中的电能供给并且部分（如果有）由电源106供给，存储器100和本文描述的其他实施方式解决了该问题。通过在沟道114进入导通状态之前对电能存储元件104供电，可使大量的电能进入电能存储元件104，以足够用于对电能存储器单元102编程。
这对于包含多个存储器单元的存储器特别有利，其中，关于每个存储器单元，在存储器单元进入导通状态之前，相关的电能存储元件通电。电源106的激活能力不再受可并行编程的存储器单元数量的限制，因为所需的编程电流主要（或完全）由存储在存储器单元的电能存储元件的电能供给。
因而，可并行编程更多数量的存储器单元，这使得可更快地对包含多个存储器单元的存储器编程。
根据一些实施方式，存储器100可以为一次性可编程存储器（如保险丝）或可再编程存储器。此外，存储器100可以为非易失性存储器，即，存储器单元102为非易失性存储器单元。
根据一些实施方式，存储器100可包括耦接至第一端子110的位线。存储器100的位线可用于寻址存储器100的某个存储器单元（例如与字线一起）。这种位线通常耦接至存储器100的多个存储器单元（例如多个存储器单元102）并由此长度较长，由于每个导体具有一定的寄生电容，所以位线也具有一定的电容，也就是所谓的位线电容。在本文示出的实施方式中，电能存储元件104可至少部分（或全部）地由位线的该电容形成。电源106（例如，形成为电荷泵）可被配置为在沟道114的非导通状态期间对位线的电容充电，使得一定量的电荷被引至位线的电容，随后（位线的电容已被充电之后）在沟道114的导通状态期间可用于对存储器单元102编程。换句话说，编程存储器单元102所需的编程电流可主要（或完全）由耦接至存储器单元102的第一端子110的位线的电荷电容提供。
根据其他实施方式，控制器108可被配置为在电能存储元件104达到电能存储元件104的电能存储容量的至少80%之后使存储器单元102的沟道进入导通状态。该电能存储容量取决于电源106能提供的最大电能以及还取决于电能存储元件104的尺寸（例如，取决于电能存储元件104的电容率（inductivity）和/或容量）。换句话说，控制器108可被配置为在足够用于对存储器单元102编程的相当量的电能被存储在电能存储元件104上之前使沟道114进入导通状态。
如之前所提及的，电能存储元件104可由电容形成，例如，可由耦接至存储器单元102的第一端子110的位线的位线电容形成和/或由耦接至第一端子110的附加电容形成。该电容也就是所谓的编程支持电容。在该情况下，控制器108可被配置为在编程支持电容上的电压达到编程支持电容的最大电压的至少80%后使存储器单元102的沟道114进入导通状态。最大电压可由电源106产生的最大电压定义。换句话说，控制器108可被配置为保持电源106是激活的（并耦接至存储器单元102）并保持沟道114处于非导通状态，直到编程支持电容的电压达到或超过某个阈值电压，以对应于足以对存储器单元102编程的电荷量。
根据某些实施方式，控制器108可被配置为在对电能存储元件104供电之后，停用电源106，使得在存储器单元102的编程期间，电源106是不起作用的。此外（除了停用电源106或取代停用电源106）控制器108可被配置为在对电能存储元件104供电之后，将电源106与电能存储元件104断开（例如将开关116置于高阻抗状态），使得在存储器单元102的编程期间，电源106与电能存储元件104断开。通过停用和/或断开电源106，可以实现在存储器单元102的编程期间，沿沟道114所需的编程电流仅基于存储在电能存储元件104的电能供给。从而，根据这些实施方式，在存储器单元102编程期间从电源106没有供给附加电流。
因而，通过在沟道114的导通状态下断开和/或停用电源106，整个存储器100在编程期间的功率消耗将减少。因而，可容易地使编程期间的电流消耗独立于要在存储器单元102上编程的数据。
此外，电能存储元件104的供电时间（energizing time，加电时间）独立于要在存储器单元102上编程的数据是可恒定的。其实现可通过在当第一存储器单元的电能存储元件104（其在该编程周期中不进行编程）与其他存储器单元的其他电能存储元件104（其需在该编程周期中进行编程）一起充电时，并且在当使第一存储器单元和其他存储器单元的沟道114进入导通状态之前释放第一存储器单元的电能存储元件104时。这种恒定时间和恒定电流有利于确保关键的应用，因为没有关于编程数据的信息通过定时或电流泄漏至外侧。
根据其他实施方式，例如在电能存储元件104不能存储足够用于对存储器单元102完全编程的电能的情况下（例如，在仅带有较短位线并因而仅有较小位线电容的较小存储器的情况下），控制器108可被配置为在存储器单元102的编程期间保持电源106有效并耦接至电能存储元件104。在这些情况下，用于存储器单元102的编程电流可由电能存储元件104与从电源106一起提供。
根据其他实施方式，存储器100可被配置为在存储器单元102中存储多于两个的不同的信息状态。在这些实施方式中，控制器108可被配置改变供电参数（emergizing parameter，加电时间），用于在沟道114的非导通期间根据要存储在存储器单元102上的信息状态通过电源106对电能存储元件104供电。作为实例，控制器108可被配置为基于要存储至存储器单元102的信息状态来改变电能存储元件104的供电时间。控制器108可被配置为通过在沟道114的非导通状态期间使开关116进入高阻抗状态使电源106与电能存储元件104断开，从而使供电时间不同。
这使得能够进行存储器100的多个存储器单元的不同编程，如存储器100的多个存储器单元的每一个可通过多个开关116耦接至电源106，并且控制器108在不同的供电时间之后根据要存储在关联存储器单元上的信息状态可将不同的开关116置入高阻抗状态。
因而，电源106可保持是激活的，尽管与第一组存储器单元（其上将被对第一信息状态编程）相关联的一些电能存储元件104已与电源106断开，但与第二组存储器单元（其上将对第二信息状态编程）相关联的其他电能存储元件104仍耦接至电源106。
根据其他实施方式，控制器108可根据要存储在存储器单元102上的信息状态来改变从电源106产生的电压或电流作为供电参数。
图2示出了具有可以执行的存储器单元102的存储器100的另一方框示意图。在图2示出的实施方式，存储器单元102包括具有源区、漏区和沟道区的晶体管结构。存储器单元102的第一端子110由漏区形成，因而漏区的参考标号也为110。存储器单元102的第二端子112由源区形成，因而源区的参考标号也为112。存储器单元102的沟道114由沟道区形成，因而沟道区的参考标号也为114。从图2中可看出，电能存储元件104（例如，位线）可耦接至漏区110。在通常的应用中，源区112可耦接至存储器100的源线。此外，存储器单元102的晶体管结构包括选择元件202，其在图2的实施方式中被形成为选择栅202。根据其他实施方式，选择元件202可包括单个晶体结构或由单个晶体结构形成，甚至其也可以为双极晶体管结构。
此外，晶体管结构还包括控制端子，其在图2的实施方式中被形成为控制栅204。此外，晶体管结构还包括浮动栅206。因而，图2示出的存储器单元102就是所谓的三层多晶单元（triple poly cell）。
然而，根据其他实施方式，存储器单元102也可以是其他存储器单元，例如ETOX单元（ETOX–EPROM隧道氧化物），其中，省略了选择栅202。
漏区110和源区112可以为第一掺杂型的重掺杂区（例如n型掺杂或p型掺杂）。沟道区114可以为第二掺杂型的轻掺杂区（例如p型掺杂或n型掺杂）。因而，晶体管结构可以是n沟道晶体管或p沟道晶体管。根据其他实施方式，晶体管结构也可以为双极型晶体管。
选择栅202与沟道区114相邻布置，并且与沟道区114隔开。此外，浮动栅206与沟道区114相邻布置并且靠近选择栅202。此外，浮动栅206与选择栅202和沟道区114隔开。控制栅204与浮动栅206相邻布置并且并靠近选择栅202。在存储器单元102的层主要方向上，浮动栅206和选择栅202在沟道区114之后并且控制栅204在浮动栅206之后。
控制栅204与浮动栅206和选择栅202隔开。浮动栅206形成信息可以非易失性方式存储在其上的存储器单元102的电能存储元件。换句话说，漏区110和源区112之间的编程电流可用于对浮动栅206编程。控制器108可被配置为通过施加各自电压至选择栅202和控制栅204使存储器单元102进入导通状态。如果在沟道114的导通状态下，在电能存储元件104存有足够的电能，并且由此在漏区110和源区112之间生成了足够的编程电流，则就可对浮动栅206进行编程。
浮动栅206的编程原理也就是所谓的热载流子注入。当存储器单元102偏压至其子阈值区时，该热载流子注入的效果最好。由于技术和装置不同，每个存储器单元表现出不同的阈值电压。本文描述的实施方式通过选择栅202缓慢斜升偏压而另外解决了该问题。因而，存储器100的多个存储器单元中的每个存储器单元102可在电流流过存储器单元102开始时使电能存储元件104（例如，位线）放电之前，在短时间内被偏压至最佳偏压。换句话说，控制器108可被配置为将选择栅202上的信号208从第一信号电平斜升（ramp）至第二信号电平，以使沟道114进入导通状态。根据其他实施方式，控制器108可被配置为将选择栅202上的电压从第一电压斜升至第二电压。例如，在n沟道晶体管结构的情况下，控制器108可被配置为将选择栅202上的电压从第一最小选择栅电压斜升至最大选择栅电压。例如，在p沟道晶体管结构的情况下，控制器108可被配置为将选择栅202上的电压从最大选择栅电压斜升至最小选择栅电压。在本申请的情况下，术语“斜升”意指不同的（例如，至少三种）电压或信号电平施加至选择栅202。施加至选择栅202的斜坡可具有离散步骤或可以为模拟斜坡，且可以是单调的。
换句话说，控制器108可被配置为对电能存储元件104供电（例如对耦接至漏区110的位线的电容充电）至某一写入偏压（write bias），这足以对存储器单元102编程并随后（电能存储元件104被供电之后）使用斜坡对存储器单元102的选择栅202充电，以达到用于对存储器单元102的浮动栅206编程的最佳偏压点。
此外，控制器108还可被配置为同时在控制栅204上施加信号210（例如电压）并且斜升选择栅202上的信号208，用于使沟道114进入导通状态。
总之，每个单元在选择线偏压的缓慢斜升期间一次就被偏压至其最有利点（sweet spot），即，具有其自身最优的热载流子效率，该单元以最佳效率被写。随后，针对较高的选择线偏压，该单元已被写，并且使位线电容放电，但其他的单元在随后的斜升期间可达到该最有利点。
如以上提及的，存储器单元102可被配置为在存储器单元中存储多于两种不同的信息状态，这可通过将不同量的电荷引入至浮动栅206来实现。如以上说明的，控制器108可改变供电参数，用于基于要存储在存储器单元102上的信息状态对电能存储元件104供电。根据其他实施方式，控制器108也可被配置为改变斜坡参数（ramp parameter），用于基于要存储在存储器单元的信息状态斜升选择栅202上的信号208。换句话说，控制器108可针对要存储在存储器单元102上的不同信息状态而使用不同的斜坡。这使得能够对存储器100的耦接至接收同一信号208的同一选择线的所有存储器单元102编程。
换句话说，实施方式提供了多级编程，其中，使用多于两个的不同编程级，以在一个非易失性存储器单元102中存储多于一位的信息。这里，沟道114的非导通状态期间的电能存储元件104的充电水平（例如位线的充电水平）可根据不同的所期望的编程级而变化。此外（附加地或代替改变供电参数），控制器108可改变用于斜升选择栅202上的信号208的斜坡参数，以使存储器单元102的沟道114进入导通状态。
以下将参考图3A至图3C来示出用于实现电能存储元件104的不同实施方式。
图3A示出了电能存储元件104的第一可行实现方式。在图3A示出的实例中，电能存储元件104由位线104a形成。如之前提及的，位线104a可耦接至多个存储器单元102a至102n的第一端子110并且因而可能具有较长的长度和较大的（寄生）电容。位线104a的位线电容足以存储足够用于编程存储器的存储器单元102a至102n（例如，存储器100）的电能。存储器100的控制器108可通过施加足够大的电压至存储器100的字线而使存储器单元102a至102n的沟道114进入导通状态。换而言之，位线104a针对耦接至位线104a的所有存储器单元102a至102n而被充电。在位线104a充电之后，控制器108可使存储器单元102a至102n中的沟道114之一进入导通状态，用于对沟道114在导通状态下的存储器单元102a至102n中的该存储器单元编程。例如，控制器108可通过施加存储器的第一字线302上的电压，使存储器单元102a至102n中的第一存储器单元102a的沟道114进入导通状态，第一字线302耦接至第一存储器单元102a。
随着存储器100的位线的位线电容可能需要足够大以存储足够量的电荷来提供编程电流，需要最少数量的字线，这是因为位线电容的电容量与字线的数量成比例，即，存储器尺寸应不小于某一个限定值。否则存储在位线104a的电容的电荷可能不足以用于编程存储器单元102a至102n之一。在该情况下，发射编程可由附加的电容支持。
这在图3B的实施方式中示出，其中，附加的（面积消耗）电容104b耦接至位线104a。位线104a和附加电容104b可一起形成电能存储元件104，其也就是所谓的编程支持电容。位线104a和附加电容104b组合的作用与图3A中示出的实例的作用相同，其中，仅位线104a被用作电能存储元件。换句话说，在存储器单元102a至102n的沟道114处于非导通状态期间，位线104a的电容和附加电容104b由电源106进行充电，并且随后（在附加电容104b和位线104a的电容被充电之后），存储器单元102a至102n的第一存储器单元102a的沟道114被使得进入低阻抗状态（例如通过施加第一字线302上的电压），用于基于存储在附加电容104b和位线电容104a的电荷对存储器单元102a编程。
图3C示出了实现电能存储元件104的另一个实施方式。在图3B中，电能存储元件104由位线104a的电容和附加电容104b实现。在该情况下，在图3C中，在存储器单元102a至102n的沟道114的非导通状态期间，电感器104c被提供有来自电源106的电能，并且存储在电感器104c中的电能和存储在位线104a的电容的电荷可用于在一个或多个存储器单元的沟道114的导通状态期间对存储器单元102a至102n中的一个（或多个）编程。
图4A示出了可如何执行存储器100的存储器单元的编程的两个示图。顶示图示出了在分别耦接至存储器100的多个存储器单元（例如存储器单元102a至102n）的位线上的电压VBL。曲线403a、403b示出了在均耦接至不同的多个存储器单元的两条不同位线上的电压，这基于本文描述的编程概念而产生。作为对比例，曲线401表示用于已知编程技术的位线上的电压。
以下，使用图4A说明本编程概念。在第一时间段（从t0至t1），存储器100的存储器单元102的沟道114处于非导通状态。因而，在第一时间段中，电能存储元件104（例如，位线的电容）通过使用电源106被充电。这可通过增加位线电压VBL从曲线403a、403b看出。在该第一时间段中，该位线电压VBL可等于存储器100的所有位线上的电压，这是因为通常每条位线均具有相同的长度，因而具有相同的（至少大概）位线电容。
图4A的底部图示出了在存储器100的存储器单元102的控制栅和选择栅204上的电压。可以看出，在存储器100的存储器单元102的沟道114的非导通状态期间，没有信号施加至存储器单元102的控制栅204和选择栅202，使得存储器单元102的沟道114处于非导通状态。
在图4A中示出的图适用n沟道晶体管结构，当然，在其他情况下（例如，在存储器单元102的p沟道晶体管结构的情况下），足够高的电压被施加至存储器100的存储器单元102的控制栅204和选择栅202，以保持存储器单元102的沟道114处于非导通状态。
根据其他实施方式，当只要没有电压VSG施加至存储器单元102的选择栅202，沟道114将仍保持在非导通状态时，也可以在第一时间段施加存储器单元102的控制栅204上的电压VCG。
在第二时间段（t1至t2）中，在对位线电容充电之后（例如至电源106可提供的最大电压VMAX），控制器108使存储器100的选定数量的存储器单元（例如，耦接至相同的字线和选择线）的沟道114进入导通状态。这可通过施加适量的信号或电压VCG至存储器单元102的控制栅204，或通过将存储器单元102的选择栅202上的信号或电压VSG从第一信号电平斜升至第二信号电平。在图4a示出的实施方式中（n沟道晶体管结构），存储器100的选定的存储器单元102的选择栅202上的电压VSG从第一选择栅电压增加至第二选择栅电压。因而，耦接至选定的选择线的存储器100的每个存储器单元102被偏压至其最有利点，使得这些存储器单元102的每一个在其最优偏压下进行编程。
换句话说，不同存储器单元102的不同沟道114并不在同一时间导通，而是在不同时间导通，取决于在其选择栅202的电压VSG。这可在顶部图中通过存储器100的不同位（或位线）的曲线403a、403b的两个不同的下降看出。在该实施方式中，耦接至第一位线（位1）的存储器单元的最有利点电压高于耦接至第二位线（位2）的第二存储器单元的最有利点电压，因而，耦接至第二位线的存储器单元的沟道114比耦接至第一位线的存储器单元的沟道要先导通。因而，第二位线上的电压比第一位线上的电压先下降，并且耦接至第二位线的存储器单元先于耦接至第一位线的存储器单元被编程。
总之，顶部图中的曲线401示出了使用传统的编程方法的沿NVM单元的位线电压。曲线403a、403b示出了使用本文描述的编程方法（由控制器108控制）的沿两个单独的NVM单元的位线电压。本文描述的编程方法减少了电流消耗，因为根据NVM单元的各个特性确保了最优的写入情况。由于当单元被写入时单条位线电压下降，因而不会浪费电荷。
图4B示出了不同尺寸的晶体管的最有利点分布。在图4B中示出的图中，x轴表示阈值电压（或最有利点电压）并且y轴表示晶体管的数量（#）。第一曲线402对应于相对较大的晶体管尺寸（按面积）并且第二曲线404对应于相对较小的晶体管尺寸（按面积）。可以看出，当晶体管尺寸降低时，最有利点分布变大。因而，通过斜升选择栅电压，仍可实现即使针对较小的晶体管尺寸，每个存储器单元的每个晶体管结构也被偏压至最有利点，从而在最优情况下进行编程。
换句话说，最有利点分布的标准偏差σ与晶体管的尺寸成反比例，这是根据：
σ ~ 1 WL
其中，W为晶体管的沟道宽度，并且L为晶体管的沟道长度。
总之，使用技术收缩（technology shrink），由于根据如公式1所给出的Vth(σ)与单元尺寸（W和L）的标准偏差，单个NVM单元之间的差异变得更大（单个Vth的分布σ变宽）。由于如以上说明通过在选择栅202斜升信号208的自动优化，从而本文描述的编程方法变得更加重要。
图5示出了根据一个实施方式的存储器200的一个方框示意图。存储器200包括多个存储器单元102a-1至102n-m，每个存储器单元102a-1至102n-m均包括第一端子、第二端子和在第一端子和第二端子之间延伸的沟道。因而，存储器单元102a-1至102n-m等同于结合图1和图2说明的存储器单元102。此外，存储器200包括多个编程支持电容104-1至104-m（由位线104a-1至104a-m以及可选的附加电容104b-1至104b-m形成）。每个编程支持电容104-1至104-m耦接至多个存储器单元102a-1至102n-m的一个存储器单元的第一端子。此外，存储器200包括供电器106，耦接至多个编程支持电容104-1至104-m。
此外，存储器200包括控制器108，被配置为激活供电器106并且使多个存储器单元102a-1至102n-m的沟道进入非导通状态，用于对耦接至供电器106的编程支持电容进行充电，并且随后被配置为使多个存储器单元102a-m至102n-m的沟道进入导通状态，用于基于存储在多个编程支持电容中的电荷对多个存储器单元102a-1至102n-m编程。
图5示出的实施方式中，存储器200包括多条位线104a-1至104a-m，每条位线104a-1至104a-分别耦接至多个存储器单元。例如，第一位线104a-1耦接至多个存储器单元102a-1至102n-m的第一多个存储器单元102a-1至102n-1。因而，存储器单元102a-1至102n-1共用第一编程支持电容104-1。如图5中的实施方式，编程支持电容（至少部分）由位线104a-1至104a-m的电容形成。可选地，编程支持电容104-1至104a-m可包括附加电容104b-1至104b-m。此外，编程支持电容104-1至104-m可由多个开关116-1至116-m耦接至供电器106。
作为实例，控制器108可被配置为将第一编程支持电容104-1与供电器106断开，使得在存储器单元102a-1至102n-1的沟道114的非导通状态期间，第一编程支持电容104-1不充电，其中，第一编程支持电容耦接至在电流编程周期期间不被编程的存储器单元102a-1至102n-1。换句话说，控制器108可通过关闭或打开对应的开关116-1至116-m来选定多个存储器单元进行编程，使得在存储器单元102a-1至102n-m的沟道114的非导通状态期间，仅耦接至供电器106的这些编程支持电容被充电，并且因而仅这些存储器单元102a-1至102n-m被编程，这些存储器单元的位线耦接至供电器106。
根据另一实施方式，控制器108可被配置为在存储器单元102a-1至102n-1进入导通状态之前，使第一编程支持电容104-1放电，使得在存储器单元102a-1至102n-1的沟道的导通状态下，存储器单元102a-1至102n-1没有被编程。
换句话说，以下位线上的存储器单元不进行编程并且保持在它们各自的原始状态，即，这些位线在存储器单元102a-1至102n-m的沟道114的非导通状态期间未充电或者在存储器单元102a-1至102n-m被使得进入导通状态之前再一次放电。
此外，存储器200包括耦接至多个存储器单元102a-1至102n-m的多条字线302-1至302-n。每条字线302-1至302-n耦接至一存储器单元组，其中，每个组中的每个存储器单元耦接至不同的位线。作为实例，第一字线302-1可耦接至第一组的存储器单元102a-1至102a-m，并且每个存储器单元102a-1至102a-m可耦接至不同的位线104a-1至104a-m。利用图5示出的截面图，控制器108可使用开关116-1至116-m和用于将字线302-1至302-n耦接至控制器108的开关504-1至504-n寻址每个存储器单元102a-1至102n-m。控制器108被配置为施加电压至字线302-1至302-n，用于使多个存储器单元102a-1至102n-m的沟道114进入导通状态。作为实例，控制器108可从待编程的多条字线302-1至302-n中选择一条字线（例如，第一字线302-1）。沿一条字线的存储器单元（例如，存储器单元102a-1至102a-m）可以为所谓的一页存储器200。通过在存储器单元102a-1至102n-m的沟道114的非充电状态期间，对编程支持电容104-1至104-n（即，位线104a-1至104a-m的电容以及可选的附加电容104b-1至104b-m）进行充电，并且随后（在编程支持电容104-1至104-m）通过使存储器单元102a-1至102n-m的沟道114进入导通状态，可以实现整页的存储器的编程（例如，如果第一开关504-1处于低阻抗状态并且其他开关504-2和504-n处于高阻抗状态）。在传统的概念中，该编程仅可在每页少量的存储器单元的情况下实现，因为电荷泵的驱动能力通常受到限制。
总之，本发明的实施方式实现了存储器单元的较快编程，其使用热载流子注入作为编程机制。这可通过选定的存储器单元（例如NVM单元）的位线电容使用现有相当小的供电器的相当低的充电或通过以并行方式编程所有单元来实现，其中，所需的编程电流（主要）由充电的位线电容供给（所谓的发射编程）并且仅部分地（如果有）由供电器106（或电荷泵106）提供。
此外，存储器200可使多个位以并行方式（使用开关116-1至116-m）进行编程，一次性对全页编程（通过使用带电的电能存储元件或充电的编程支持电容）。此外，实施方式使得可一次编程一页的部分（当使用开关116-1至116-m）。此外，如已说明的存储器100，控制器108可被配置为在存储器单元102a-1至102n-m的编程期间从存储器单元102a-1至102n-m停用和/或断开电源106，使得编程存储器单元102a-1至102n-m的编程电流仅由编程支持电容104-1至104-m供给。根据其他实施方式，控制器108可使电源106处于激活状态并在编程期间耦接至存储器单元102a-1至102n-m，使得在编程期间，所需的编程电流由编程支持电容104-1至104-m以及由供电器106进行供给。
此外，附加电容104b-1至104b-m可针对位线电容自身不够大的情况执行，例如针对少量的字线302-1至302-n来执行。
存储器单元102a-1至102n-m例如可为ETOX单元或HS3P单元（热源三层多晶）。
在使用三层多晶单元的情况下，例如，如图2（带有附加的选择栅202）所示，存储器200可包括多条选择线502-1至502-n，其可与字线302-1至302-n并行。作为实例，第一选择线502-1可耦接至与第一字线302-1相同的存储器单元102a-1至102a-m。并且字线302-1至302-n可耦接至存储器单元102a-1至102n-m的控制栅204，选择线502-1至502-n可耦接至存储器单元102a-1至102n-m的选择栅202。此外，选择线502-1至502-n可通过开关506-1至506-n耦接至控制器108。控制器108可被配置为将选择线502-1至502-n上的电压从第一选择线电压斜升至第二选择线电压，用于将存储器单元102a-1至102n-m的沟道114连续地进入导通状态。
作为实例，关于对第一页的存储器200编程，控制器108可使选定数量的开关116-1至116-m进入低导通状态，而开关501-1至504-n和开关506-1至506-n处于高阻抗状态，使得存储器单元102a-1至102n-m的沟道114处于非导通状态。在非导通状态期间，耦接至电供电器106的位线104a-1至104a-m的位线电容（以及可选的附加电容104b-1至104b-m）可由供电器106进行充电，例如，直到达到或超过足以编程选定的存储器单元的某个阈值电压。
随后，控制器108可闭合开关504-1并施加电压至第一字线302-1，使得在第一页的存储器单元102a-1至102a-m的控制栅204处提供足够高的电压。此外，控制器108可闭合开关506-1并斜升第一选择线502-1上的电压，使得第一页的每个存储器单元102-1至102-m偏压至其最有利点并在其最有利点处被编程。在第一页的存储器单元104a-1至104a-m的编程期间，供电器106可被停用并与存储器单元104a-1至104a-m断开或保持激活和耦接。
说明的发射编程导致了整体较快的操作并独立于待编程的数据获得较恒定的编程。此外，也可容易地使编程期间的电流消耗独立于待编程的数据。恒定的时间以及恒定的电流有利于确保关键应用，这是因为没有关于编程数据的信息通过时间或电流泄漏至外侧。
实施方式实现了需要电流用于编程的所有NVM单元类型的可快速编程，尤其是所有热载流子编程的NVM，如HS3P或ETOX。
图6示出了对存储器单元编程的方法600的流程图的实施方式，存储器单元包括第一端子、第二端子以及在第一端子和第二端子之间延伸的沟道。方法600包括步骤602：激活耦接至用于支持存储器单元的编程的电能存储元件的电源，电能存储元件耦接至第一端子，并且用于使存储器单元的沟道进入非导通状态，用于对电能存储元件供电。
此外，方法600包括步骤604：随后（在电能存储元件已被供电完之后）使存储器单元的沟道进入导通状态，用于根据存储在电能存储元件的电能编程存储器单元。方法600例如可由存储器100执行。
图7示出了用于编程多个存储器单元方法700的流程图的实施方式，每个存储器单元包括第一端子、第二端子以及在第一端子和第二端子之间延伸的沟道。
方法700包括步骤702：激活供电器并使多个存储器单元的沟道进入非导通状态，用于对耦接至供电器的多个编程支持电容充电，其中，多个编程支持电容的一个编程支持电容耦接至多个存储器单元的一个存储器单元的第一端子。
此外，存储器700包括步骤704：随后（耦接至供电器的编程支持电容被充电之后）使多个存储器单元的沟道进入导通状态，用于根据存储在多个编程支持电容中的的电荷编程多个存储器单元。
总之，本文描述的实施方式使得能NVM单元（尤其是HS3P单元）能较快地编程，其使用热载流子注入作为编程机制。
尽管在本装置的上下文中说明了一些方面，应当理解这些方面也表示对应方法的说明，其中，方框或设备对应于方法步骤或方法步骤的特征。类似地，在方法步骤的上下文中说明的方面，也代表了对应方框或项或对应装置的特征的说明。部分或所有的方法步骤均可由（或使用）硬件设备（例如，微处理器、可编程计算机或电子电路）来执行。在一些实施方式中，某一个或多个重要的方法步骤可由这些设备执行。
根据某些执行要求，本发明的实施方式可在硬件或软件中执行。该执行可使用其上存储有电子可读控制信号的数码存储介质执行，例如软盘、DVD、蓝光、CD、ROM、PROM、EPROM、EEPROM或闪存，可读控制信号与可编程系统配合，使得可执行各个方法。因此，数码存储介质可以是计算机可读的。
根据本发明的一些实施方式包括具有电子可读控制信号的数据载流子，可读控制信号能够与可编程计算机系统配合，从而可执行本文所描述的方法之一。
一般地，本发明的实施方式可作为计算机编程使用程序代码执行，可操作程序代码用于当计算机程序在计算机上运行时执行一种方法。程序代码例如可存储在机器可读载体上。
其他实施方式包括存储在机器可读载体上的计算机程序，用于执行本文描述的方法之一。
换句话说，因而，本发明的方法的实施方式是一种具有程序代码的计算机程序，用于当计算机程序在计算机上运行时执行本文描述的方法之
因而，本发明方法的其他实施方式为数据载体（或数码存储介质、或计算机可读介质），包括记录在其上的计算机程序，用于执行本文描述的方法之一。数据载体、数据存储介质或记录介质通常是有形的和/或非过渡型的。
因而本发明方法的其他实施方式是表示计算机程序的信号的数据流或信号序列，用于执行本文描述的方法中的一种。该信号数据流或序列可，例如，配置为通过数据通信连接进行传输，例如，通过互联网。
其他实施方式包括处理装置，例如，计算机、可编程逻辑装置，配置为或适用于执行本文描述的方法中的一种。
其他实施方式包括计算机，其上安装有计算机程序，用于执行本文描述的方法中的一种。
根据本发明的其他实施方式包括设备或系统，配置为传输（例如，电传输或光传输）计算机程序，用于执行本文描述的方法中的一种。接收器可，例如，是计算机、移动装置、存储器装置等。该设备或系统可，例如，包括文件服务器，用于传送计算机程序至接收器。
在一些实施方式中，可编程逻辑装置（例如字段可编程栅阵列）可用于执行本文描述的方法的一些或所有功能。在一些实施方式中，字段可编程门阵列可与微处理器配合，以执行本文描述的方法中的一种。一般地，这些方法优选使用硬件设备来执行。
术语如“第一”、“第二”等，是用于说明各种元件、区域、截面等，并且不用于限制。本说明书中相同的术语指的是相同的元件。
如本文使用的，术语“具有（having）”、“含有（containing）”、“包含（including）”、“包括（comprising）”等为开放式术语，表示存在陈述的元件或特征，但不排除附加的元件或特征。冠词“一”、“一个”和“该”旨在包含单数和复数形式，除非上下文明确地说明。
应当理解，除非清楚地说明，本文描述的各种实施方式的特征可相互组合。
尽管本文对具体实施方式进行了图解和说明，但本领域的技术人员应当理解，在不违背本发明的范围的前提下，可由多种替换和/或等价实施方式替换本文具体讨论的实施方式。本申请旨在覆盖本文讨论的具体实施方式的任何修改和变体。因而，本发明旨在仅由权利要求和其等价物限制。

Claims (27)

1.一种存储器，包括：
存储器单元，包括第一端子、第二端子以及在所述第一端子和所述第二端子之间延伸的沟道；
电能存储元件，被配置为支持所述存储器单元的编程，所述电能存储元件耦接至所述第一端子；
电源，耦接至所述电能存储元件；以及
控制器，被配置为激活所述电源并使所述存储器单元的所述沟道进入非导通状态，以对所述电能存储元件供电，并随后使所述存储器单元的所述沟道进入导通状态，以基于存储在所述电能存储元件中的电能对所述存储器单元编程。
2.根据权利要求1所述的存储器，
其中，所述电能存储元件为耦接至所述第一端子的编程支持电容；
其中，所述电源为耦接至所述编程支持电容的供电器；以及
其中，所述控制器被配置为激活所述供电器并使所述存储器单元的所述沟道进入非导通状态，以对所述编程支持电容充电，并随后使所述存储器单元的所述沟道进入导通状态，用于基于存储在所述编程支持电容中的电荷对所述存储器单元编程。
3.根据权利要求1所述的存储器，还包括耦接至所述第一端子的位线，其中，所述电能存储元件至少部分地由所述位线的电容形成。
4.根据权利要求1所述的存储器，还包括：
位线，耦接至所述存储器单元的所述第一端子；以及
附加电容，耦接至所述第一端子；
其中，所述电能存储元件由所述位线的电容和所述附加电容形成。
5.根据权利要求1所述的存储器，其中，所述控制器被配置为在所述电能存储元件的电能达到所述电能存储元件的电能存储容量的至少80%之后，使所述存储器单元的所述沟道进入所述导通状态。
6.根据权利要求1所述的存储器，
其中，所述存储器单元包括选择元件；以及
其中，所述控制器被配置为将所述选择元件上的信号从第一信号电平斜升至第二信号电平信号，以使所述沟道进入所述导通状态。
7.根据权利要求6所述的存储器，
其中，所述存储器单元包括控制端子；以及
其中，所述控制器被配置为同时在所述控制端子上施加电压并将所述选择元件上的所述信号从所述第一信号电平斜升至所述第二信号电平，以使所述沟道进入所述导通状态。
8.根据权利要求1所述的存储器，其中，所述控制器被配置为在所述电能存储元件被供电完之后停用所述电源，使得所述电源在所述存储器单元的所述编程期间被停用。
9.根据权利要求1所述的存储器，
其中，所述电源通过开关耦接至所述电能存储元件；以及
其中，所述控制器被配置为在所述电能存储元件被供电完之后使所述电源与所述电能存储元件断开，使得在所述存储器单元的所述编程期间，所述电源与所述电能存储元件断开。
10.根据权利要求1所述的存储器，其中，所述控制器被配置为在所述存储器单元的所述编程期间保持所述电源是激活的并使其耦接至所述电能存储元件。
11.根据权利要求1所述的存储器，
其中，所述存储器被配置为在所述存储器单元中存储多于两种的不同信息状态；以及
其中，所述控制器被配置为根据要存储在所述存储器单元上的信息改变用于在所述沟道的所述非导通状态期间利用所述电源对所述电能存储元件供电的供电参数。
12.根据权利要求11所述的存储器，其中，所述控制器被配置为根据要存储在所述存储器单元上的所述信息改变用于对所述电能存储元件供电的供电时间。
13.根据权利要求6所述的存储器，
其中，所述存储器被配置为在所述存储器单元中存储多于两种的不同信息状态；以及
其中，所述控制器被配置为根据要存储在所述存储器单元上的信息状态改变用于斜升所述选择元件上的所述信号的斜坡参数。
14.根据权利要求1所述的存储器，其中，所述存储器为非易失性存储器。
15.根据权利要求1所述的存储器，还包括：
晶体管结构，具有源区、漏区和沟道区；
其中，所述存储器单元的所述第一端子由所述漏区形成，所述存储器单元的第二端子由所述源区形成，并且所述存储器单元的所述沟道由所述沟道区形成。
16.根据权利要求1所述的存储器，其中，所述存储器单元为三层多晶硅单元或ETOX单元。
17.一种存储器，包括：
多个存储器单元，均包括第一端子、第二端子以及在所述第一端子和所述第二端子之间延伸的沟道；
多个编程支持电容，所述多个编程支持电容中的一个编程支持电容耦接至所述多个存储器单元中的一个存储器单元的第一端子；
供电器，耦接至所述多个编程支持电容；以及
控制器，被配置为激活所述供电器并使所述多个存储器单元的所述沟道进入非导通状态，以对耦接至所述供电器的所述多个编程支持电容充电，并随后使所述多个存储器单元的所述沟道进入导通状态，以基于存储在所述多个编程支持电容中的电荷对所述多个存储器单元编程。
18.根据权利要求17所述的存储器单元，
其中，所述供电器通过多个开关耦接至所述多个编程支持电容；以及
其中，所述控制器被配置为将耦接至不进行编程的第一存储器单元的第一端子的第一编程支持电容与所述供电器断开，使得所述第一编程支持电容在所述第一存储器单元的沟道的非导通状态期间不被充电。
19.根据权利要求17所述的存储器，其中，所述控制器被配置为在使所述第一存储器单元的沟道进入所述导通状态之前，使耦接至不进行编程的所述第一存储器单元的第一端子的所述第一编程支持电容放电。
20.根据权利要求17所述的存储器，还包括
字线，耦接至所述多个存储器单元；以及
其中，所述控制器被配置为向所述字线施加电压，以使所述多个存储器单元的所述沟道进入所述导通状态。
21.根据权利要求17所述的存储器，
其中，所述多个存储器单元中的每一个均包括选择栅；
其中，所述存储器还包括耦接至所述多个存储器单元的所述选择栅的选择线；以及
其中，所述控制器被配置为将所述选择线上的电压从第一选择线电压斜升至第二选择线电压，以使所述多个存储器单元的所述沟道进入所述导通状态。
22.一种存储器，包括：
存储器单元，包括第一端子、第二端子以及在所述第一端子和所述第二端子之间延伸的沟道、控制栅、配置在所述沟道和所述控制栅之间的浮动栅以及与所述沟道相邻配置的选择栅；
编程支持电容，耦接至所述第一端子并至少部分地由所述存储器的耦接至所述第一端子的位线的位线电容形成；
电荷泵，耦接至所述编程支持电容；以及
控制器，被配置为激活所述电荷泵并使所述存储器单元的所述沟道进入非导通状态，以对所述编程支持电容充电，以及随后在所述编程支持电容的电压达到其最大电压的至少80%之后，通过所述存储器单元的所述控制栅上的电压并通过将所述存储器单元的所述选择栅上的电压从第一选择栅电压斜升至第二选择栅电压，使所述存储器单元的所述沟道进入导通状态，以基于存储在所述编程支持电容中的电荷利用载流子注入对所述存储器单元的所述浮动栅充电，来对所述存储器单元编程。
23.一种存储器，包括：
多条字线；
多条选择线；
多条位线；
多个编程支持电容，每个编程支持电容均至少部分地由所述多条位线中的一条位线的位线电容形成；
多个存储器单元，每个存储器单元均包括第一端子、第二端子、在所述第一端子和所述第二端子之间延伸的沟道、控制栅、配置在所述沟道和所述控制栅之间的浮动栅、以及与所述沟道相邻配置的选择栅；
其中，所述多个存储器单元中的一个存储器单元的控制栅耦接至所述多条字线的一条字线，所述存储器单元的选择栅耦接至所述多条选择线中的一条选择线，并且所述存储器单元的第一端子耦接至所述多条位线中的一条位线；
电荷泵，通过多个开关耦接至所述多个编程支持电容；以及
控制器，被配置为激活所述电荷泵，并被配置为使所述多个存储器单元的沟道进入所述非导通状态，用于对耦接至所述电荷泵的所述多个编程支持电容充电，并随后在耦接至所述电荷泵的所述多个编程支持电容上的电压达到其最大电压的至少80%之后，通过第一字线上的电压以及通过将第一选择线上的电压从第一选择线电压斜升至第二选择线电压，使耦接至所述第一字线和所述第一选择线的存储器单元的沟道进入导通状态，以基于存储在所述多个编程支持电容中的电荷利用载流子注入对耦接至所述第一字线和所述第一选择线的所述存储器单元的浮动栅充电，来对耦接至所述第一字线和所述第一选择线的所述存储器单元编程。
24.一种对存储器单元编程的方法，所述存储器单元包括第一端子、第二端子以及在所述第一端子和所述第二端子之间延伸的沟道，所述方法包括：
激活耦接至被配置为支持所述存储器单元的编程的电能存储元件的电源，并使所述存储器单元的所述沟道进入非导通状态，以对所述电能存储元件供电，所述电能存储元件耦接至所述第一端子；
以及
随后使所述存储器单元的所述沟道进入导通状态，以基于存储在所述电能存储元件中的电能对所述存储器单元编程。
25.一种用于对多个存储器单元编程的方法，所述多个存储器单元均包括第一端子、第二端子以及在所述第一端子和所述第二端子之间延伸的沟道，所述方法包括：
激活供电器并使所述多个存储器单元的沟道进入非导通状态，以对耦接至所述供电器的所述多个编程支持电容充电，其中，所述多个编程支持电容中的一个编程支持电容耦接至所述多个存储器单元中的一个存储器单元的第一端子；以及
随后使所述多个存储器单元的所述沟道进入导通状态，以基于存储在所述多个编程支持电容中的电荷对所述多个存储器单元编程。
26.一种计算机程序，用于执行根据权利要求24所述的方法。
27.一种计算机程序，用于执行根据权利要求25所述的方法。
CN201210265626.6A 2011-07-27 2012-07-27 存储器和用于对存储器单元编程的方法 Active CN102903388B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/192,227 2011-07-27
US13/192,227 US8670277B2 (en) 2011-07-27 2011-07-27 Memory and method for programming memory cells

Publications (2)

Publication Number Publication Date
CN102903388A true CN102903388A (zh) 2013-01-30
CN102903388B CN102903388B (zh) 2016-02-10

Family

ID=47503325

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210265626.6A Active CN102903388B (zh) 2011-07-27 2012-07-27 存储器和用于对存储器单元编程的方法

Country Status (4)

Country Link
US (1) US8670277B2 (zh)
CN (1) CN102903388B (zh)
DE (1) DE102012213101B4 (zh)
FR (1) FR2978591B1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105280226A (zh) * 2014-06-16 2016-01-27 菲德里克斯有限责任公司 用于闪存器件的高压开关电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1381895A (zh) * 2001-04-13 2002-11-27 华邦电子股份有限公司 非挥发性记忆装置及其制造方法
US20060274580A1 (en) * 2001-08-30 2006-12-07 Micron Technology, Inc. DRAM cells with repressed floating gate memory, low tunnel barrier interpoly insulators
US20070008781A1 (en) * 2005-07-07 2007-01-11 Renesas Technology Corp. Non-volatile semiconductor memory device
US20070136529A1 (en) * 2005-11-29 2007-06-14 Infineon Technologies Ag Device and method for non-volatile storage of a status value
CN101206922A (zh) * 2006-12-22 2008-06-25 三星电子株式会社 非易失性存储器及在非易失性存储器中编程的方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0762429B1 (en) 1995-08-11 2002-02-20 Interuniversitair Microelektronica Centrum Vzw Method of programming a flash EEPROM memory cell optimized for low power consumption and a method for erasing said cell
US5691939A (en) 1995-12-07 1997-11-25 Programmable Microelectronics Corporation Triple poly PMOS flash memory cell
TW480736B (en) 1999-06-24 2002-03-21 Taiwan Semiconductor Mfg Program and erase method of flash memory
US7057931B2 (en) 2003-11-07 2006-06-06 Sandisk Corporation Flash memory programming using gate induced junction leakage current
US7611941B1 (en) 2008-06-18 2009-11-03 Infineon Technologies Ag Method for manufacturing a memory cell arrangement

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1381895A (zh) * 2001-04-13 2002-11-27 华邦电子股份有限公司 非挥发性记忆装置及其制造方法
US20060274580A1 (en) * 2001-08-30 2006-12-07 Micron Technology, Inc. DRAM cells with repressed floating gate memory, low tunnel barrier interpoly insulators
US20070008781A1 (en) * 2005-07-07 2007-01-11 Renesas Technology Corp. Non-volatile semiconductor memory device
US20070136529A1 (en) * 2005-11-29 2007-06-14 Infineon Technologies Ag Device and method for non-volatile storage of a status value
CN101206922A (zh) * 2006-12-22 2008-06-25 三星电子株式会社 非易失性存储器及在非易失性存储器中编程的方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105280226A (zh) * 2014-06-16 2016-01-27 菲德里克斯有限责任公司 用于闪存器件的高压开关电路
CN105280226B (zh) * 2014-06-16 2019-01-08 菲德里克斯有限责任公司 用于闪存器件的高压开关电路

Also Published As

Publication number Publication date
US20130028026A1 (en) 2013-01-31
FR2978591B1 (fr) 2018-01-19
DE102012213101A1 (de) 2013-01-31
US8670277B2 (en) 2014-03-11
FR2978591A1 (fr) 2013-02-01
CN102903388B (zh) 2016-02-10
DE102012213101B4 (de) 2019-10-10

Similar Documents

Publication Publication Date Title
CN101393773B (zh) 非易失性存储器的热载流子注入编程的方法和结构
CN104704570B (zh) 非易失性存储器阵列以及使用非易失性存储器阵列来进行分段字编程的方法
CN101149965B (zh) 字线增强电路及其操作方法和具有该电路的存储器阵列
US20040251956A1 (en) High voltage ripple reduction and substrate protection
US20020001207A1 (en) Semiconductor integrated circuit and nonvolatile
CN102903384B (zh) 待机电荷升压器装置及其操作方法
US9214465B2 (en) Structures and operational methods of non-volatile dynamic random access memory devices
KR20080095785A (ko) 불휘발성 반도체 기억 장치
CN202565249U (zh) 配置为防止亚阈值直通门泄漏的装置
CN107735740A (zh) 用于具有隔离的电平移位器的偏置电路
CN108140408A (zh) 用于闪存存储器的动力驱动优化
CN100538902C (zh) 与非型闪存器件的擦除确认方法及其与非型闪存器件
KR101273336B1 (ko) 싱글 폴리 ｅｅｐｒｏｍ
JP3180662B2 (ja) 電源切り替え回路
CN100514496C (zh) 擦除快闪存储器单元的方法及应用此方法的快闪存储器装置
CN102903388A (zh) 存储器和用于对存储器单元编程的方法
CN104937666A (zh) 用于闪存存储器装置的混合电荷泵以及调节手段和方法
US20120243319A1 (en) Nonvolatile semicondcutor memory device, ic card and portable apparatus
CN108092501A (zh) 升压电路及具备该升压电路的非易失性存储器
US11817149B2 (en) Non volatile static random access memory device and corresponding control method
KR102565057B1 (ko) 가변 정전 용량형 가중치 메모리 소자와 가중치 메모리 시스템 및 그 동작 방법
CN101013703A (zh) 一种用于辅助电荷存储器器件的阵列结构
CN102915763B (zh) 闪存装置
CN113362876B (zh) 存储器件及其操作方法
CN101826366A (zh) 存储器阵列及存储器的操作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant