CN113362876B - 存储器件及其操作方法 - Google Patents

存储器件及其操作方法 Download PDF

Info

Publication number
CN113362876B
CN113362876B CN202110230606.4A CN202110230606A CN113362876B CN 113362876 B CN113362876 B CN 113362876B CN 202110230606 A CN202110230606 A CN 202110230606A CN 113362876 B CN113362876 B CN 113362876B
Authority
CN
China
Prior art keywords
source
memory device
terminal
memory cell
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110230606.4A
Other languages
English (en)
Other versions
CN113362876A (zh
Inventor
池育德
郭政雄
陈中杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN113362876A publication Critical patent/CN113362876A/zh
Application granted granted Critical
Publication of CN113362876B publication Critical patent/CN113362876B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/02—Structural aspects of erasable programmable read-only memories
    • G11C2216/04—Nonvolatile memory cell provided with a separate control gate for erasing the cells, i.e. erase gate, independent of the normal read control gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

一种存储器件，包括至少三个存储器单元的列和耦合到每个存储器单元的源极端子的源极线。源极线驱动器耦合到源极线、电压端子和编程电压源，并且可在编程操作、擦除操作和读取操作之间切换。本发明的实施例还涉及操作存储器件的方法。

Description

存储器件及其操作方法
技术领域
本发明的实施例涉及存储器件及其操作方法。
背景技术
存储器件分为易失性存储器件和非易失性存储器件。易失性存储器件通常被配置为通过对存储器单元中的电容器进行充电或放电来存储数据。非易失性存储器件即使在与电源断开连接的情况下也能维持存储的数据。浮置栅极存储器是一种使用电压来编程和擦除存储器单元中的数据的非易失性存储器。
发明内容
根据本发明实施例的一个方面，提供了一种存储器件，包括：第一存储器单元，包括第一源极端子和第一字线端子；第二存储器单元，包括第二源极端子和第二字线端子；第三存储器单元，包括第三源极端子和第三字线端子；第一字线驱动器；第一字线，耦合到第一字线驱动器和第一字线端子；第二字线驱动器；第二字线，耦合到第二字线驱动器和第二字线端子；第三字线驱动器；第三字线，耦合到第三字线驱动器和第三字线端子；第一源极线驱动器；以及源极线，耦合到第一源极端子、第二源极端子、第三源极端子和第一源极线驱动器。
根据本发明实施例的另一个方面，提供了一种存储器件，包括：第一超单元；第二超单元，在第一方向上与第一超单元间隔开；第三超单元，在与第一方向不同的第二方向上与第一超单元间隔开；第一源极线，耦合到第一超单元、第二超单元和第三超单元。
根据本发明实施例的又一个方面，提供了一种操作存储器件的方法，方法包括：在存储器件的编程操作中，闭合第一开关以将第一电压施加到存储器件的至少三行存储器单元的源极线接触件；以及
在存储器件的擦除操作中，闭合第二开关以将第二电压施加到存储器件的至少三行存储器单元的源极线接触件。
附图说明
当与附图一起阅读时，根据以下详细描述可最好地理解本发明的各方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的论述，各个部件的尺寸可任意地增大或减小。
图1是根据一些实施例的存储器件的示意图。
图2是根据一些实施例的存储器件驱动电路的示意图。
图3是根据一些实施例的存储器件的锁存器的示意图。
图4A是根据一些实施例的存储器件的示意图。
图4B示出了根据一些实施例的存储器件的截面图。
图5是根据一些实施例的存储器件的示意图。
图6示出了根据一些实施例的操作存储器件的方法。
图7示出了根据一些实施例的存储器件和存储器件控制电路。
图8是根据一些实施例的存储器件控制电路的示意图。
图9示出了根据一些实施例的存储器件控制系统和用于执行存储器件操作的信号电平。
图10是根据一些实施例的存储器件的示意图。
具体实施方式
以下公开内容提供了用于实现所提供主题的不同部件的若干个不同实施例或示例。以下将描述元件和布置的具体示例，以简化本发明。当然，这些仅仅是示例，而不旨在限制本发明。例如，在以下描述中，在第二部件上方或者上形成第一部件可包括第一部件和第二部件直接接触形成的实施例，并且也可包括在第一部件和第二部件之间可形成附加部件，从而使得第一部件和第二部件可不直接接触的实施例。此外，本发明可在各个示例中重复参考数字和/或字符。该重复是为了简明和清楚的目的，并且其本身不指示所论述的各个实施例和/或配置之间的关系。
而且，为了便于描述，在此可使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位之外，空间相对术语旨在涵盖器件正在使用或操作的不同方位。装置可以其他方式定向(旋转90度或在其他方位上)，并且在本文使用的空间相对描述符可类似地作出相应的解释。
存储器阵列的存储器单元组被布置为存储器单元的相应页面。例如，100,000个存储器单元的存储器阵列可被组织成10个页面。每个页面包括以行和列布置的多个存储器单元。存储器件还包括多个源极线驱动器。每个源极线驱动器耦合到页面内的存储器单元的子集。例如，第一源极线驱动器可耦合到第一列和第二列的存储器单元，并且第二源极线驱动器可耦合到第三列和第四列的存储器单元，等等。当发生存储器单元的操作时，来自选定存储器单元的电流通过源极线和连接到存储器单元的源极线驱动器放电。因为每个源极线驱动器均耦合到存储器单元的子集，所以源极线驱动器仅接收与源极线驱动器所连接的选定存储器单元的电流。因此，源极线驱动器的尺寸可根据耦合到源极线驱动器的可同时读取的存储器单元的数量以及从每个存储器单元流出的电流来控制。
作为非限制性示例，假设从单个页面中的1000个存储器单元同时读取1000位。如果在读取操作期间从每个存储器单元流出的电流为40μA，并且页面中所有存储器单元的源极线均连接到同一源极线驱动器，则源极线驱动器的尺寸必须能够接收40mA的电流(40μA*1000个存储器单元)，而不会持续损伤。如本文所述，如果这1000个存储器单元中的子集连接到第一源极线驱动器，并且这1000个存储器单元中的另一个子集连接到第二源极线驱动器，则流过每个源极线驱动器的总电流较小。因此，可将源极线驱动器减小到足以支持流过其中的电流的尺寸，其中，该尺寸是耦合到可同时读取的源极线驱动器的存储器单元的数量和从每个存储器单元流出的电流的函数。
图1是根据一些实施例的存储器件100的示意图。存储器件100包括存储器阵列101、第一源极线驱动器132、第二源极线驱动器134和锁存器136。存储器阵列101包括被布置成形成存储器阵列行102a-102c和存储器阵列列104a-104d的存储器单元106。存储器阵列101还包括位线(BL[0]-BL[3])140和字线(WL[0]-WL[2])120。在图1中，存储器单元106中每个存储器单元位置均由存储器阵列101内的符号“[行、列]”表示。根据一些实施例，存储器阵列101包括m×n个存储器单元，其中，“m”是存储器单元的行数，而“n”是存储器单元的列数。M和n均大于零。
每个存储器单元106包括晶体管108，该晶体管包括字线端子110、第一源极/漏极端子112和第二源极/漏极端子114。根据一些实施例，晶体管108还包括控制栅极116和浮置栅极118。根据一些实施例，存储器单元106是浮置栅极存储器单元或其他合适的存储器单元配置。
字线120耦合到一个或多个存储器阵列行102a-102c内的每个存储器单元106的字线端子110。在图1中，字线120由符号“WL[r]”表示，其中，“r”标识字线120的行号。根据一些实施例，在存储器阵列行102a-102c的每一行内，字线驱动器122耦合到字线120。例如，第一字线驱动器122耦合到第一字线120，该第一字线耦合到具有第一存储器阵列行102a的存储器单元106的字线端子110，第二字线驱动器122耦合到第二字线120，该第二字线耦合到具有第二存储器阵列行102b的存储器单元106的字线端子110，等等。
根据一些实施例，存储器阵列101包括第一源极线124，该第一源极线耦合到存储器阵列列104a-104b的两个相邻列中的每一个中的至少一个存储器单元106的第一源极/漏极端子112。第一源极/漏极端子112可为源极端子或漏极端子。在示例实施例中，第一源极线124耦合到第一存储器阵列列104a和第二存储器阵列列104b中的每个存储器单元106的第一源极/漏极端子112，并且第一源极线124被指定为“SL[0/1]”，以指示第一源极线124耦合到第一(“0”)存储器阵列列104a和第二(“1”)存储器阵列列104b中的每个存储器单元106的第一源极/漏极端子112。根据一些实施例，第一源极线124耦合到第一源极线驱动器132。根据一些实施例，第一源极线驱动器132通过导体138耦合到锁存器136。
根据一些实施例，存储器阵列101包括第二源极线126，该第二源极线耦合到存储器阵列列104c-104d的两个相邻列中的每一个中的至少一个存储器单元106的第一源极/漏极端子112。第一源极/漏极端子112可为源极端子或漏极端子。在示例实施例中，第二源极线126耦合到第三存储器阵列列104c和第四存储器阵列列104d中的每个存储器单元106的第一源极/漏极端子112，并且第二源极线126被指定为“SL[2/3]”，以指示第二源极线126耦合到第三(“2”)存储器阵列列104c和第四(“3”)存储器阵列列104d中的每个存储器单元106的第一源极/漏极端子112。根据一些实施例，第二源极线126耦合到第二源极线驱动器134。根据一些实施例，第二源极线驱动器134通过导体138耦合到锁存器136。
根据一些实施例，存储器阵列101在每个存储器阵列行102a-102c中包括一个或多个第三源极线128。第三源极线128耦合到存储器阵列行102a-102c中的每个存储器单元106的第一源极/漏极端子112。第三源极线128耦合到存储器阵列行102a-102c中的存储器单元106的第一源极/漏极端子112，并且耦合到同一存储器阵列行102a-102c中的另一存储器单元106的另一第一源极/漏极端子112。根据一些实施例，第三源极线128仅耦合到存储器阵列行102a-102c中的两个存储器单元106的第一源极/漏极端子112。根据一些实施例，第三源极线128耦合到存储器阵列行102a-102c中的多于两个存储器单元106的第一源极/漏极端子112。根据一些实施例，存储器阵列101在存储器阵列行102a-102c中包括多于一个的第三源极线128。根据一些实施例，存储器阵列行102a-102c中的存储器单元106的第一源极/漏极端子112与同一存储器阵列行102a-102c中的相邻存储器单元106的第一源极/漏极端子112电隔离，使得在相邻存储器单元之间存在开路区130。
第一源极线124耦合到存储器阵列列104a-104d的两个存储器阵列列104a-104b之间的两条或更多条第三源极线128。根据一些实施例，第二源极线126耦合到存储器阵列列104a-104d的两个列104c-104d之间的两条或更多条第三源极线128。第一源极/漏极端子112可为源极端子或漏极端子。
根据一些实施例，位线(BL[0]-BL[3])140耦合到一个或多个存储器阵列列104a-104d中的至少一个存储器单元106的第二源极/漏极端子114。第二源极/漏极端子114是源极端子或漏极端子。根据一些实施例，位线(BL[0]-BL[3])140的每个位线被指定为“BL[列#]”以指示位线的存储器阵列列号。
图2是根据一些实施例的存储器件100的第一源极线驱动器132和第二源极线驱动器134的示意图。第一源极线驱动器132和第二源极线驱动器134中的每一个均包括分别耦合到第一源极线124或第二源极线126以及导体138的第一开关200。第一源极线驱动器132和第二源极线驱动器134中的每一个还包括分别耦合到第一源极线124或第二源极线126以及诸如接地端子的电压端子204的第二开关202。第一开关200和第二开关202可为n型金属氧化物半导体(NMOS)晶体管、p型金属氧化物半导体(PMOS)晶体管、互补金属氧化物半导体(CMOS)晶体管或其他合适的开关元件。
根据一些实施例，在耦合到第一源极线124的存储器单元的编程操作期间，第一开关200闭合并且第二开关202断开，以将锁存器136耦合到第一源极线124。锁存器136经由导线138向第一源极线124供应源极线编程电压。
根据一些实施例，在耦合到第二源极线126的存储器单元的编程操作期间，第二源极线驱动器134在编程操作期间相对于第一源极线驱动器132如上所述地起作用。
根据一些实施例，在耦合到第一源极线124的存储器单元的擦除操作期间，第一开关200断开并且第二开关202闭合，以将电压端子204耦合到第一源极线124。电压端子204处的电压电平是存储器阵列101的接地电压或其他合适的电压。
根据一些实施例，在耦合到第二源极线126的存储器单元的擦除操作期间，第二源极线驱动器134在擦除操作期间相对于第一源极线驱动器132如上所述地起作用。
根据一些实施例，在耦合到第一源极线124的存储器单元的读取操作期间，第一开关200断开并且第二开关202闭合，以将电压端子204耦合到第一源极线124，并且要读取的存储器单元的单元电流和第一源极线124的电流通过第一源极线驱动器132放电。由于第一源极线124和第一源极线驱动器132没有耦合到不包括在第一存储器阵列列104a或第二存储器阵列列104b中的存储器单元，因此与通过耦合到不在第一存储器阵列列104a或第二存储器阵列列104b内的附加存储器单元的源极线和源极线驱动器的放电速率相比，电流有利地以提高的(更快的)速率放电。此外，提高的放电速率提高了存储器单元的读取裕量。
根据一些实施例，在耦合到第二源极线126的存储器单元的读取操作期间，第二源极线驱动器134在读取操作期间相对于第一源极线驱动器132如上所述地起作用。
图3是根据一些实施例的存储器件100的锁存器136的示意图。在一些实施例中，锁存器136经由导体138向第一源极线驱动器132和第二源极线驱动器134供应源极线编程电压。
根据一些实施例，锁存器136包括以环路配置耦合到第二反相器302的第一反相器300。第一反相器300耦合到供应第一电源电压V1的第一电源304，并且第二反相器302耦合到供应第二电源电压V2的第二电源306。第一供应电压V1的电压电平可与第二电源电压V2的电压电平相同或不同。根据一些实施例，锁存器136还包括复位开关308和编程开关310。在存储器件100的编程操作中，编程开关310闭合并且复位开关308断开，并且第二反相器302向导体138输出第二电源电压V2。在存储器件100的擦除或读取操作中，编程开关310打开并且复位开关308闭合，并且锁存器136向导体138输出存储器阵列101的指定电压，诸如接地或其他合适的电压。
再次参考图1，在存储器单元106，诸如存储器单元[0,0]的编程操作中，字线驱动器122向正被编程的存储器单元106的字线端子110供应第一电压，第一源极线驱动器132向正被编程的存储器单元106的第一源极/漏极端子112供应第二电压，并且位线驱动器(未示出)向正被编程的存储器单元106的第二源极/漏极端子114供应第三电压。根据一些实施例，第一电压大于第二电压，并且第二电压大于第三电压。例如，高电压可为11伏，中电压可为4.3伏，而低电压可为0.2伏。
根据一些实施例，在存储器单元106，诸如存储器单元[0,0]的擦除操作中，字线驱动器122向正被擦除的存储器单元106的字线端子110供应第一电压，第一源极线驱动器132向正被擦除的存储器单元106的第一源极/漏极端子112供应第二电压，并且位线驱动器(未示出)向正被擦除的存储器单元106的第二源极/漏极端子114供应第二电压。根据一些实施例，第一电压大于第二电压。例如，第一电压可为13伏，而第二电压可为0伏。
根据一些实施例，在存储器单元106，诸如存储器单元[0,0]的读取操作中，字线驱动器122向正被读取的存储器单元106的字线端子110供应阈值电压，第一源极线驱动器132向正被读取的存储器单元106的第一源极/漏极端子112供应第一电压，并且位线驱动器(未示出)向正被读取的存储器单元106的第二源极/漏极端子114供应读取电压。根据一些实施例，阈值电压大于第一电压和读取电压，并且读取电压大于第一电压。例如，阈值电压可为5伏，低电压可为0伏，并且读取电压可为0.6伏。
图4A是根据一些实施例的存储器件400的示意图。存储器件400包括超单元401、耦合到第一字线458(WL[0])的第一字线驱动器416、耦合到第二字线460(WL[1])的第二字线驱动器424、耦合到第一存储器单元位线428和第二存储器单元位线430的位线429、擦除栅极线414、第一控制栅极线410(CG[0])、第二控制栅极线422(CG[1])、在源极线结点426处耦合到公共源极线464的源极线462以及第一源极线驱动器132。根据一些实施例，超单元401包括第一存储器单元402和第二存储器单元404。根据一些实施例，第一存储器单元402和第二存储器单元404是多栅极晶体管，诸如浮置栅极晶体管。
根据一些实施例，存储器件400包括超单元401的第一字线端子406和超单元401的第一控制栅极端子408。超单元401的第一字线端子406耦合到第一选择栅极450和第一字线458。第一控制栅极端子408耦合到第一控制栅极454和第一控制栅极线410。
根据一些实施例，存储器件400包括第二字线端子418和第二控制栅极端子420。第二字线端子418耦合到第二选择栅极452和第二字线460。第二控制栅极端子420耦合到第二控制栅极456和第二控制栅极线422。
根据一些实施例，第一存储器单元402和第二存储器单元404共享耦合到擦除栅极线414的擦除栅极412。
根据一些实施例，超单元401包括与第一存储器单元402和第二存储器单元404共用的公共源极/漏极端子444。公共源极/漏极端子444耦合到公共源极线464。
根据一些实施例，第一存储器单元402包括耦合到第一存储器单元位线428的第一源极/漏极端子446，并且第二存储器单元404包括耦合到第二存储器单元位线430的第二源极/漏极端子448。
参考图4B，根据一些实施例，超单元401包括在第一绝缘体层466上方的第一浮置栅极432和在第二绝缘体层468上方的第二浮置栅极434。第一绝缘体层466和第二绝缘体层468在超单元401的沟道区上方。第一浮置栅极绝缘体层470在第一浮置栅极432上方，并且第二浮置栅极绝缘体层436在第二浮置栅极434上方。公共源极/漏极区442位于第一浮置栅极绝缘层470和第二浮置栅极绝缘层436之间，并且耦合到公共源极/漏极端子444。第一漏极/源极区438在第一绝缘体层466下方并耦合到第一源极/漏极端子446，并且第二源极/漏极区440在第二绝缘体层468下方并耦合到第二源极/漏极端子448。
参考图5，在一些实施例中，存储器件400包括“j”个输入/输出(I/O)列，其中，“j”是正整数。在一些实施例中，存储器件400包括列I/O[0]500至列I/O[j-1]501，每个列包括多个超单元540。一列或多列超单元540包括“m/2–1”个超单元，其中，“m”是大于3的正偶整数。
根据一些实施例，存储器件400包括第一超单元502、第二超单元503、第三超单元504、第四超单元524、第五超单元542、第六超单元544、第七超单元546和第八超单元548。参考列I/O[0]500，第一超单元502包括第一存储器单元402和第二存储器单元404，第二超单元503包括第三存储器单元506和第四存储器单元508，第三超单元504包括第五存储器单元532和第六存储器单元534，并且第六超单元544包括第七存储器单元510和第八存储器单元512。在一些实施例中，列I/O[j-1]501的超单元在结构上类似于列I/O[0]500的超单元。因此，在本文省略列I/O[j-1]501的详细说明，以免重复公开。
根据一些实施例，第一超单元502、第二超单元503、第三超单元504、第四超单元524、第五超单元542、第六超单元544、第七超单元546和第八超单元548在结构上类似于图4A和图4B的超单元401。因此，在本文省略图5的超单元的详细说明，以免重复公开。
根据一些实施例，第一字线458电耦合到第一字线端子406、第二超单元503的字线端子522和第四超单元524的字线端子528。根据一些实施例，擦除栅极线414电耦合到第一超单元502的擦除栅极412和第二超单元503的擦除栅极530。第三字线518电耦合到第三超单元504的字线端子516。
根据一些实施例，存储器件400包括电耦合到第一超单元502的公共源极/漏极端子444的源极线462、第二超单元503的公共源极/漏极端子520、第三超单元504的公共源极/漏极端子514和第六超单元544的公共源极/漏极端子554。公共源极线464电耦合到源极线462、第一超单元502的公共源极/漏极端子444和第二超单元503的公共源极/漏极端子520。公共源极线556电耦合到源极线462、第三超单元504的公共源极/漏极端子514和第六超单元544的公共源极/漏极端子554。
根据一些实施例，列I/O[j-1]501的源极线462电耦合到第四超单元524的公共源极/漏极端子526、第五超单元542的公共源极/漏极端子538、第七超单元546的公共源极/漏极端子550和第八超单元548的公共源极/漏极端子552。列I/O[j-1]501的第一公共源极线558电耦合到源极线462(SL[j/2])、第四超单元524的公共源极/漏极端子526和第二超单元503的公共源极/漏极端子520。列I/O[j-1]的第二公共源极线560电耦合到源极线462(SL[j/2])、第七超单元546的公共源极/漏极端子550和第八超单元548的公共源极/漏极端子552。
根据一些实施例，第二超单元503的公共源极/漏极端子520电耦合(耦合导体未示出)到第四超单元524的公共源极/漏极端子526。根据一些其他实施例，第二超单元503的公共源极/漏极端子520与第四超单元524的公共源极/漏极端子526电隔离。
根据一些实施例，第一源极线驱动器132被配置为将源极线462电耦合到电压端子204。第一源极线驱动器132被配置为将源极线462电耦合到锁存器136。在第二超单元503的公共源极/漏极端子520与第四超单元524的公共源极/漏极端子526电隔离的一些实施例中，在列I/O[0]500中的存储器单元的编程操作期间，源极线462(SL[j/2])耦合到电压端子204。在第二超单元503的公共源极/漏极端子520与第四超单元524的公共源极/漏极端子526电隔离的一些实施例中，在列I/O[0]500中的存储器单元的编程操作期间，源极线462(SL[j/2])耦合到导体138。在第二超单元503的公共源极/漏极端子520电耦合到第四超单元524的公共源极/漏极端子526的一些实施例中，在列I/O[0]500中的存储器单元的编程操作期间，源极线462(SL[j/2])耦合到导体138。
参考图6，根据一些实施例，操作存储器件400的方法600包括编程操作602、擦除操作604和读取操作606。在编程操作602中，第一开关闭合以将编程电压施加到存储器件的至少三行存储器单元的源极线接触件。在存储器件的擦除操作604中，第二开关闭合以向存储器件的至少三行存储器单元的源极端子施加擦除电压。在存储器件的读取操作606中，第一开关断开并且第二开关闭合。根据一些实施例，第一开关是图2的第一开关200，第二开关是图2的第二开关202，编程电压是图3的V2，擦除电压是0伏，并且至少三行存储器单元的存储器单元包括图5的第一存储器单元402、第二存储器单元404和第五存储器单元532。
图7示出了根据一些实施例的包括存储器件控制电路700的存储器件400。在一些实施例中，存储器件控制电路700包括电压锁存器和缓冲电路702、擦除栅极驱动器704和控制栅极驱动器706。电压锁存器和缓冲电路702耦合到擦除栅极驱动器704和控制栅极驱动器706。擦除栅极驱动器704耦合到存储器件400的一行存储器单元710的擦除栅极线708。控制栅极驱动器706耦合到存储器单元710的行的控制栅极线712。字线驱动器716耦合到存储器单元行的字线714。
图8是根据一些实施例的存储器件控制电路700的示意图。根据一些实施例，存储器件控制电路700的电压锁存器和缓冲电路702包括第一电压源VDD 800和第二电压源VPP1801。电压锁存器和缓冲电路702包括耦合到第一节点804的复位开关802。根据一些实施例，在闭合状态下，复位开关802将第一节点804耦合到电压端子806，从而将第一节点804处的电压设定为低。在一些实施例中，低电压对应于地电势。当第一节点804处的电压为低时，第一开关808闭合，从而将电压锁存器和缓冲电路702的输出节点810处的电压设定为VDD。
根据一些实施例，电压锁存器和缓冲电路702包括耦合到第二节点814的设定开关812。根据一些实施例，在闭合状态下，设定开关812将第二节点814耦合到电压端子806，从而将第二节点814处的电压设定为低。当第二节点814处的电压为低时，第一反相器816将第一节点804处的电压设定为VPP1，从而断开第一开关808。在一些实施例中，当第二节点814处的电压为低时，第二开关818闭合。当第二开关818闭合时，输出节点810处的电压为VPP1。根据一些实施例，电压锁存器和缓冲电路702包括第二反相器820，该第二反相器的输出端耦合到第一反相器816的输入端。第一反相器816和第二反相器820包括反相器回路。
根据一些实施例，复位开关802接收复位信号“R”，并且设定开关812接收设定信号“S”。当“R”为高而“S”为低时，输出节点810处的电压为VDD。在一些实施例中，当“R”为低而“S”为高时，输出节点810处的电压为VPP1。
根据一些实施例，擦除栅极驱动器704包括耦合到电压锁存器和缓冲电路702的输出节点810的输入节点822。擦除栅极驱动器704包括耦合到第一擦除栅极开关826的第三电压源VPP3824。第一擦除栅极开关826是n沟道金属氧化物半导体场效应晶体管(MOSFET)、p沟道MOSFET或其他合适的开关元件之一。根据一些实施例，第一擦除栅极开关826和第二擦除栅极开关830耦合到擦除栅极驱动器704的输出节点828。第二擦除栅极开关830是n沟道MOSFET、p沟道MOSFET或其他合适的开关元件之一。根据一些实施例，如果第一擦除栅极开关826是n沟道MOSFET，则第二擦除栅极开关830是p沟道MOSFET。如果第一擦除栅极开关826是p沟道MOSFET，则第二擦除栅极开关830是n沟道MOSFET。当第一擦除栅极开关826和第二擦除栅极开关830的栅极端子接收到高电压时(当EGCNTLN和EGCNTLP为高信号时)，第一擦除栅极开关826闭合并且第二擦除栅极开关830断开。当第一擦除栅极开关826闭合并且第二擦除栅极开关830断开时，擦除栅极驱动器704的输出节点828处于VPP3。当第一擦除栅极开关826和第二擦除栅极开关830的栅极端子接收到低电压时(当EGCNTLN和EGCNTLP为低信号时)，第一擦除栅极开关826断开并且第二擦除栅极开关830闭合。当第一擦除栅极开关826断开并且第二擦除栅极开关830闭合时，擦除栅极驱动器704的输出节点828处的电压是擦除栅极驱动器704的输入节点822处的电压。
根据一些实施例，控制栅极驱动器706包括耦合到电压锁存器和缓冲电路702的输出节点810的输入节点822。控制栅极驱动器706包括耦合到第一控制栅极开关834的第四电压源VPP4832。第一控制栅极开关834是n沟道MOSFET、p沟道MOSFET或其他合适的开关元件之一。第一控制栅极开关834和第二控制栅极开关838耦合到控制栅极驱动器706的输出节点836。第二控制栅极开关838是n沟道MOSFET、p沟道MOSFET或其他合适的开关元件之一。根据一些实施例，如果第一控制栅极开关834是n沟道MOSFET，则第二控制栅极开关838是p沟道MOSFET。如果第一控制栅极开关834是p沟道MOSFET，则第二控制栅极开关838是n沟道MOSFET。根据一些实施例，当第一控制栅极开关834和第二控制栅极开关838的栅极端子接收到高压信号时(当CGCNTLN和CGCNTLP为高信号时)，第一控制栅极开关834闭合并且第二控制栅极开关838断开。当第一控制栅极开关834闭合并且第二控制栅极开关838断开时，控制栅极驱动器706的输出节点836为VPP4。当第一控制栅极开关834和第二控制栅极开关838的栅极端子接收低电压时(当CGCNTLN和CGCNTLP为低信号时)，第一控制栅极开关834断开并且第二控制栅极开关838闭合。当第一控制栅极开关834断开并且第二控制栅极开关838闭合时，控制栅极驱动器706的输出节点836处的电压是控制栅极驱动器706的输入节点822处的电压。
图9示出了根据一些实施例的存储器件控制系统900以及用于执行存储器件操作的信号和电源电平。存储器件控制系统900包括控制器902。控制器902是处理器、控制信号电路块或其他合适的控制信号发生器中的一个或多个以及被配置为接收存储器件命令904的输入端子906。根据一些实施例，存储器件命令是编程、擦除、读取或其他合适的命令中的一个或多个。根据一些实施例，控制器902还包括被配置为输出控制信号或其他合适的信号或电压中的至少一个的输出端子908。控制信号由存储器件控制电路700和锁存器136接收。存储器件控制电路700包括向存储器件控制电路700的元件供应电压的电源端子910。存储器件控制电路700包括擦除栅极输出端子914、控制栅极输出端子916或其他合适的输出端子中的一个或多个。根据一些实施例，锁存器136在导体138处输出源极线编程电压(SLP)。
根据一些实施例，表912示出了存储器件控制系统900的操作模式。操作模式对应于存储器件命令904或其他合适的信号。表912示出了每个操作模式的存储器件控制系统900的控制信号电平、电源电压电平以及每个操作模式的擦除栅极和控制栅极信号电平。根据一些实施例，
HV2≥HV1≥MV≥VDD>0
例如，HV2可等于13V，HV1可等于11V，MV可等于4.3V，并且1.8V<VDD<2.3V。
根据一些实施例，在选定存储器单元的编程操作期间，耦合到选定存储器单元的位线被预充电到位线编程电压(VPBL)。例如，VPBL可为0.2V。同样在选定存储器单元的编程操作期间，耦合到一个或多个未选定存储器单元的位线被充电到未选定位线电压。例如，未选定位线电压可为1.3V。
图10是根据一些实施例的存储器件1000的示意图。存储器件1000类似于图1的存储器件100，在每个存储器阵列行102a-102c中增加了第四源极线131。第四源极线131耦合到每个存储器阵列行102a-102c中的相邻的第三源极线128。因为第四源极线131建立了通过存储器阵列行102a-102c中的每个存储器单元106的源极端子的连续导电路径，所以电流可通过不止一条导电路径放电到第一源极线驱动器132和第二源极线驱动器134。例如，来自存储器单元[0,1]的源极电流的第一部分可通过第三源极线128放电到第一源极线124(SL[0/1])和第一源极线驱动器132，并且来自存储器单元[0,1]的源极电流的第二部分可通过第四源极线131放电到第三源极线128、第二源极线126(SL[2/3])和第二源极线驱动器134。
根据一些实施例，在准备一页存储器单元的存储器单元的读取操作时，单元电流通过耦合到至少三个存储器单元的源极线从要读取的存储器单元的源极端放电，并且放电到源极线驱动器。因为源极线驱动器仅从要读取的存储器单元接收电流，所以在页面方向上不需要M倍大的源极线驱动器，其中，M是页面的单元数。另外，由于仅来自要读取的存储器单元的单元电流被放电源极线驱动器，因此与来自页面的每个存储器单元的单元电流在页面方向上被放电到源极线驱动器的配置的读取裕量和电流下降相比，提高了存储器单元的读取裕量，并且减小了沿源极线的电流下降。
根据一些实施例，存储器件包括第一存储器单元、第二存储器单元和第三存储器单元。根据一些实施例，第一存储器单元包括第一源极端子和第一字线端子，第二存储器单元包括第二源极端子和第二字线端子，并且第三存储器单元包括第三源极端子和第三字线端子。根据一些实施例，存储器单元包括第一字线驱动器、耦合到第一字线驱动器和第一字线端子的第一字线、第二字线驱动器、耦合到第二字线驱动器和第二字线端子的第二字线、第三字线驱动器、耦合到第三字线驱动器和第三字线端子的第三字线、第一源极线驱动器，以及耦合到第一源极端子、第二源极端子、第三源极端子和第一源极线驱动器的源极线。
根据一些实施例，第一源极端子和第二源极端子是同一源极端子。
根据一些实施例，存储器件包括第四存储器单元，该第四存储器单元包括第四源极端子和第四字线端子，并且第五存储器单元包括第五源极端子和第五字线端子。根据一些实施例，第一源极端子电耦合到第四源极端子，第五源极端子与第四源极端子电隔离，并且第五字线端子电耦合到第四字线端子。
根据一些实施例，存储器件包括电耦合到第五源极端子的第二源极线驱动器。
根据一些实施例，存储器件包括电耦合到第一源极线驱动器和第二源极线驱动器的锁存器。
根据一些实施例，第一存储器单元和第二存储器单元包括超单元。
根据一些实施例，存储器件包括电压锁存器和缓冲电路、耦合到电压锁存器和缓冲电路、第一存储器单元和第二存储器单元的擦除栅极驱动器，以及耦合到电压锁存器和缓冲电路和第一存储器单元的控制栅极驱动器。
根据一些实施例，第一存储器单元包括第一控制栅极端子和第一擦除栅极，并且第二存储器单元包括第二控制栅极端子和第二擦除栅极。
根据一些实施例，第一擦除栅极和第二擦除栅极是同一擦除栅极。
根据一些实施例，存储器件包括第一超单元、在第一方向上与第一超单元间隔开的第二超单元、在不同于第一方向的第二方向上与第一超单元间隔开的第三超单元，以及耦合到第一超单元、第二超单元和第三超单元的第一源极线。
根据一些实施例，第一超单元包括第一存储器单元和第二存储器单元，第一存储器单元和第二存储器单元共享公共源极/漏极区，并且源极线耦合到公共源极/漏极区。
根据一些实施例，第二方向垂直于第一方向。
根据一些实施例，存储器件包括锁存器和电耦合到第一源极线的第一源极线驱动器。根据一些实施例，第一源极线驱动器包括电耦合到第一源极线和锁存器的第一开关，以及电耦合到第一源极线和电压端子的第二开关。
根据一些实施例，存储器件包括在第一方向上与第一超单元间隔开的第四超单元、电耦合到第四超单元的第二源极线，以及电耦合到锁存器和第二源极线的第二源极线驱动器。
根据一些实施例，存储器件包括电耦合到第一超单元的第一存储器单元、第一超单元的第二存储器单元和第三超单元的第一位线，以及电耦合到第二超单元的第二位线。
根据一些实施例，存储器件包括第一超单元的第一存储器单元、第一超单元的第二存储器单元以及由第一存储器单元和第二存储器单元共享的擦除栅极。
根据一些实施例，存储器件包括第一超单元的第一擦除栅极和第二超单元的第二擦除栅极，并且电耦合到第一擦除栅极。
根据一些实施例，操作存储器件的方法包括在存储器件的编程操作中，闭合第一开关以将第一电压施加到存储器件的至少三行存储器单元的源极线接触件，并且在存储器件的擦除操作中，闭合第二开关以将第二电压施加到存储器件的至少三行存储器单元的源极线接触件。
根据一些实施例，在存储器件的读取操作中，该方法包括将第一开关设定为断开状态并且将第二开关设定为闭合状态。
根据一些实施例，擦除操作包括通过第二开关将电流放电到指定电压。
前述概述了若干个实施例的部件，使得本领域技术人员可更好地理解本发明的方面。本领域技术人员应理解，他们可容易地使用本发明作为基础来设计或修改用于实施与本文所介绍实施例的相同目的和/或实现相同的优点的其他工艺和结构。本领域技术人员也应该意识到，此类等效构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，他们可在本文做出各种更改、替换和变更。
尽管已用特定于结构部件或方法动作的语言描述了主题，但可以理解，所附权利要求的主题不必限于上述特定部件或动作。相反，上述特定部件和动作被公开为实施权利要求中的至少一些的示例形式。
在本文提供实施例的各种操作。描述操作中的一些或所有的顺序不应被解释为暗示这些操作必定与顺序有关。受益于该描述，将会理解替代排序。此外，应该理解，并非所有操作均必须存在于本文提供的每个实施例中。而且，应该理解，在一些实施例中，并非所有操作均是必需的。
应该理解，在一些实施例中，出于简明和易于理解的目的，本文所描绘的层、部件、元件等以相对于彼此的特定尺寸(诸如结构尺寸或取向)示出，并且它们的实际尺寸与本文示出的尺寸基本不同。
而且，“示例性的”在本文中用来意指用作示例、实例、说明等，并且不一定是有利的。如在本申请中所用，“或”旨在意指包含性的“或”而不是排他性的“或”。另外，在本申请和所附权利要求书中使用的“一个”和“一种”通常应被解释为意指“一个或多个”，除非另有说明或从上下文中清楚地针对单数形式。而且，A和B等中的至少一个通常意指A或B或A和B两者。此外，在使用“包括(includes)”、“具有(having)”、“具有(has)”，“具有(with)”或其变型的程度上，这些术语旨在以类似于术语“包括(comprising)”的方式包含在内。另外，除非另有说明，否则“第一”、“第二”等不旨在暗示时间方面、空间方面、顺序等。相反，此类术语仅用作标识符、名称等。例如，第一元件和第二元件通常对应于元件A和元件B或两个不同或两个相同的元件或同一元件。
而且，尽管已相对于一个或多个实施方式示出和描述了本发明，但基于对本说明书和附图的阅读和理解，本领域的其他普通技术人员将想到等效的变更和修改。本发明包括所有此类修改和变更，并且仅由所附权利要求的范围限制。特别是关于上述元件(例如，元件、资源等)执行的各种功能，除非另有说明，否则用于描述此类元件的术语旨在对应于执行所述元件的特定功能的任何元件(例如，功能上等效)，即使在结构上不等效于所公开的结构。另外，尽管本发明的特定部件可能已相对于若干个实施方式中的仅一个实施方式被公开，但此类部件可与其他实施方式的一个或多个其他部件相结合，这对于任何给定的或特定的应用来说可能是期望的和有利的。

Claims (20)

1.一种存储器件，包括：
第一存储器单元，包括第一源极/漏极端子，第一字线端子和第二源极/漏极端子；
第二存储器单元，包括第三源极/漏极端子，第二字线端子和第四源极/漏极端子；
第三存储器单元，包括第五源极/漏极端子端子，第三字线端子和和第六源极/漏极端子；
第一字线驱动器；
第一字线，耦合到所述第一字线驱动器和所述第一字线端子；
第二字线驱动器；
第二字线，耦合到所述第二字线驱动器和所述第二字线端子；
第三字线驱动器；
第三字线，耦合到所述第三字线驱动器和所述第三字线端子；
第一源极线驱动器；以及
第一源极线，耦合到所述第一源极/漏极端子、所述第三源极/漏极端子、所述第五源极/漏极端子和所述第一源极线驱动器，
存储器件控制电路，被配置为：
在所述存储器件的编程操作中，闭合所述第一源极线的第一开关以将第一电压施加到所述第一源极线，使得所述第一电压施加至所述第一源极/漏极端子、所述第三源极/漏极端子和所述第五源极/漏极端子；和
在所述存储器件的擦除操作中，闭合所述第一源极线的第二开关以将第二电压施加到所述第一源极线，使得所述第二电压施加至所述第一源极/漏极端子、所述第三源极/漏极端子和所述第五源极/漏极端子。
2.根据权利要求1所述的存储器件，其中：
所述第一源极/漏极端子和所述第三源极/漏极端子是相同的源极/漏极端子。
3.根据权利要求1所述的存储器件，包括：
第四存储器单元，包括第七源极/漏极端子和第四字线端子；以及
第五存储器单元，包括第八源极/漏极端子和第五字线端子，其中：
所述第一源极/漏极端子电耦合到所述第八源极/漏极端子，
所述第八源极/漏极端子与所述第七源极/漏极端子电隔离，并且
所述第五字线端子电耦合到所述第四字线端子。
4.根据权利要求3所述的存储器件，包括：
第二源极线驱动器，电耦合到所述第五源极端子。
5.根据权利要求4所述的存储器件，包括：
锁存器，电耦合到所述第一源极线驱动器和所述第二源极线驱动器。
6.根据权利要求1所述的存储器件，其中：
所述第一存储器单元和所述第二存储器单元包括超单元。
7.根据权利要求1所述的存储器件，包括：
电压锁存器和缓冲电路；
擦除栅极驱动器，耦合到所述电压锁存器和缓冲电路、所述第一存储器单元和所述第二存储器单元；以及
控制栅极驱动器，耦合到所述电压锁存器和缓冲电路以及所述第一存储器单元。
8.根据权利要求1所述的存储器件，其中：
所述第一存储器单元包括第一控制栅极端子和第一擦除栅极，并且
所述第二存储器单元包括第二控制栅极端子和第二擦除栅极。
9.根据权利要求8所述的存储器件，其中：
所述第一擦除栅极和所述第二擦除栅极是相同的擦除栅极。
10.一种存储器件，包括：
第一超单元，包括第一存储器单元和第二存储器单元；
第二超单元，在第一方向上与所述第一超单元间隔开，并且包括第三存储器单元和第四存储器单元；
第三超单元，在与所述第一方向不同的第二方向上与所述第一超单元间隔开；
第一源极线，耦合到所述第一超单元、所述第二超单元和所述第三超单元；以及
存储器件控制电路，被配置为：
在所述存储器件的编程操作中，闭合第一开关以将第一电压施加到所述第一源极线，使得所述第一电压施加至所述第一存储器单元、所述第二存储器单元、所述第三存储器单元和所述第四存储器单元；和
在所述存储器件的擦除操作中，闭合第二开关以将第二电压施加到所述第一源极线，使得所述第二电压施加至所述第一存储器单元、所述第二存储器单元、所述第三存储器单元和所述第四存储器单元。
11.根据权利要求10所述的存储器件，其中：
所述第一存储器单元和所述第二存储器单元共享公共源极/漏极区，并且
所述第一源极线耦合到公共源极/漏极区。
12.根据权利要求10所述的存储器件，其中，所述第二方向垂直于所述第一方向。
13.根据权利要求10所述的存储器件，包括：
锁存器；以及
第一源极线驱动器，电耦合到所述第一源极线并且包括：
所述第一开关，电耦合到所述第一源极线和所述锁存器；以及
所述第二开关，电耦合到所述第一源极线和电压端子。
14.根据权利要求13所述的存储器件，包括：
第四超单元，在所述第一方向上与所述第一超单元间隔开；
第二源极线，电耦合到所述第四超单元；以及
第二源极线驱动器，电耦合到所述锁存器和所述第二源极线。
15.根据权利要求10所述的存储器件，包括：
第一位线，电耦合到所述第一超单元的第一存储器单元、所述第一超单元的第二存储器单元和所述第三超单元；以及
第二位线，电耦合到所述第二超单元。
16.根据权利要求10所述的存储器件，包括：
擦除栅极，耦合到所述第一存储器单元和所述第二存储器单元。
17.根据权利要求10所述的存储器件，包括：
所述第一超单元的第一擦除栅极；以及
所述第二超单元的第二擦除栅极，电耦合到所述第一擦除栅极。
18.一种操作权利要求1所述的存储器件的方法，所述方法包括：
在所述存储器件的编程操作中，闭合第一开关以将第一电压施加到所述存储器件的至少三行存储器单元的源极线接触件；以及
在所述存储器件的擦除操作中，闭合第二开关以将第二电压施加到所述存储器件的所述至少三行存储器单元的所述源极线接触件。
19.根据权利要求18所述的方法，包括：
在所述存储器件的读取操作中，将所述第一开关设定为断开状态，并且将所述第二开关设定为闭合状态。
20.根据权利要求18所述的方法，其中，所述擦除操作包括通过所述第二开关将电流放电到指定电压。
CN202110230606.4A 2020-05-27 2021-03-02 存储器件及其操作方法 Active CN113362876B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/884,137 US11742024B2 (en) 2020-05-27 2020-05-27 Memory device comprising source line coupled to multiple memory cells and method of operation
US16/884,137 2020-05-27

Publications (2)

Publication Number Publication Date
CN113362876A CN113362876A (zh) 2021-09-07
CN113362876B true CN113362876B (zh) 2024-04-09

Family

ID=77524792

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110230606.4A Active CN113362876B (zh) 2020-05-27 2021-03-02 存储器件及其操作方法

Country Status (5)

Country Link
US (2) US11742024B2 (zh)
KR (1) KR102373736B1 (zh)
CN (1) CN113362876B (zh)
DE (1) DE102020116322A1 (zh)
TW (1) TWI755829B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021085316A1 (ja) * 2019-10-31 2021-05-06 パナソニックＩｐマネジメント株式会社 スイッチシステム

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5748538A (en) * 1996-06-17 1998-05-05 Aplus Integrated Circuits, Inc. OR-plane memory cell array for flash memory with bit-based write capability, and methods for programming and erasing the memory cell array
US5986934A (en) * 1997-11-24 1999-11-16 Winbond Electronics Corp.I Semiconductor memory array with buried drain lines and methods therefor
US6765825B1 (en) * 2003-03-12 2004-07-20 Ami Semiconductor, Inc. Differential nor memory cell having two floating gate transistors
CN101373635A (zh) * 2001-07-27 2009-02-25 株式会社瑞萨科技 非易失存储器件
CN110050306A (zh) * 2016-12-08 2019-07-23 赛普拉斯半导体公司 具有存储器栅极和源极线加扰的非易失性存储器阵列

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5898637A (en) * 1997-01-06 1999-04-27 Micron Technology, Inc. System and method for selecting shorted wordlines of an array having dual wordline drivers
JP2004326864A (ja) 2003-04-22 2004-11-18 Toshiba Corp 不揮発性半導体メモリ
US8369148B2 (en) * 2007-11-06 2013-02-05 Macronix International Co., Ltd. Operation methods for memory cell and array thereof immune to punchthrough leakage
US8432727B2 (en) 2010-04-29 2013-04-30 Qualcomm Incorporated Invalid write prevention for STT-MRAM array
US9123401B2 (en) 2012-10-15 2015-09-01 Silicon Storage Technology, Inc. Non-volatile memory array and method of using same for fractional word programming
US9508396B2 (en) * 2014-04-02 2016-11-29 Ememory Technology Inc. Array structure of single-ploy nonvolatile memory
KR20170069207A (ko) * 2014-10-10 2017-06-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 회로 기판, 및 전자 기기
US20160148686A1 (en) * 2014-11-26 2016-05-26 Ememory Technology Inc. Memory cell array of resistive random-access memories
TWI539457B (zh) 2014-11-26 2016-06-21 華邦電子股份有限公司 電阻式隨機存取記憶體以及其製作方法
US9502122B2 (en) 2015-02-12 2016-11-22 Taiwan Semiconductor Manufacturing Company Limited Systems, devices and methods for memory operations
CN106531212B (zh) 2015-09-11 2020-02-07 硅存储技术公司 将存储器单元用作源极线下拉电路的闪速存储器系统
US10535409B2 (en) 2015-12-30 2020-01-14 Texas Instruments Incorporated Method for suppressing gate oxide tunnel current in non-volatile memory to reduce disturbs
KR102384654B1 (ko) 2016-05-17 2022-04-11 실리콘 스토리지 테크놀로지 인크 개별 메모리 셀 판독, 프로그래밍, 및 소거를 갖는 3-게이트 플래시 메모리 셀들의 어레이
US9953719B2 (en) 2016-05-18 2018-04-24 Silicon Storage Technology, Inc. Flash memory cell and associated decoders
US10586598B2 (en) 2017-09-14 2020-03-10 Silicon Storage Technology, Inc. System and method for implementing inference engine by optimizing programming operation
US11315636B2 (en) * 2019-10-14 2022-04-26 Silicon Storage Technology, Inc. Four gate, split-gate flash memory array with byte erase operation

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5748538A (en) * 1996-06-17 1998-05-05 Aplus Integrated Circuits, Inc. OR-plane memory cell array for flash memory with bit-based write capability, and methods for programming and erasing the memory cell array
US5986934A (en) * 1997-11-24 1999-11-16 Winbond Electronics Corp.I Semiconductor memory array with buried drain lines and methods therefor
CN101373635A (zh) * 2001-07-27 2009-02-25 株式会社瑞萨科技 非易失存储器件
US6765825B1 (en) * 2003-03-12 2004-07-20 Ami Semiconductor, Inc. Differential nor memory cell having two floating gate transistors
CN110050306A (zh) * 2016-12-08 2019-07-23 赛普拉斯半导体公司 具有存储器栅极和源极线加扰的非易失性存储器阵列

Also Published As

Publication number Publication date
DE102020116322A1 (de) 2021-12-02
US20230343396A1 (en) 2023-10-26
KR102373736B1 (ko) 2022-03-15
TWI755829B (zh) 2022-02-21
CN113362876A (zh) 2021-09-07
TW202145226A (zh) 2021-12-01
US11742024B2 (en) 2023-08-29
US20210375363A1 (en) 2021-12-02
KR20210147824A (ko) 2021-12-07

Similar Documents

Publication Publication Date Title
US7411834B2 (en) Nonvolatile semiconductor memory device
US7257033B2 (en) Inverter non-volatile memory cell and array system
US6373749B1 (en) Channel-erase nonvolatile semiconductor memory device
US20060133163A1 (en) Circuit arrangement and method for switching high-voltage signals by means of low-voltage signals
US5157281A (en) Level-shifter circuit for integrated circuits
US6456534B2 (en) Method for controlling a flash memory erase operation and flash memory erase operation controller
US20040076037A1 (en) Flash memory architecture with page mode erase using NMOS and PMOS row decoding scheme
US20070171727A1 (en) Flash Memory Device with Program Current Compensation
US7924615B2 (en) Nonvolatile semiconductor memory device
CN110050306A (zh) 具有存储器栅极和源极线加扰的非易失性存储器阵列
US20230343396A1 (en) Memory device and method of operation
KR20180042421A (ko) 소스 라인 풀다운 회로로서 더미 메모리 셀을 사용하는 플래시 메모리 시스템
US9564231B2 (en) Non-volatile memory device and corresponding operating method with stress reduction
KR100254565B1 (ko) 분할된 워드 라인 구조를 갖는 플래시 메모리 장치의 행 디코더회로
US8629690B2 (en) Programmable logic device with logic switch and memories
US7447071B2 (en) Low voltage column decoder sharing a memory array p-well
WO1997022971A1 (en) A negative voltage switch architecture for a nonvolatile memory
KR100490605B1 (ko) 비휘발성 반도체기억장치
US9502122B2 (en) Systems, devices and methods for memory operations
KR100205241B1 (ko) 불휘발성 반도체 메모리 장치의 로우 디코더
US6272045B1 (en) Nonvolatile semiconductor memory device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant