CN202565249U - 配置为防止亚阈值直通门泄漏的装置 - Google Patents
配置为防止亚阈值直通门泄漏的装置 Download PDFInfo
- Publication number
- CN202565249U CN202565249U CN2012200507031U CN201220050703U CN202565249U CN 202565249 U CN202565249 U CN 202565249U CN 2012200507031 U CN2012200507031 U CN 2012200507031U CN 201220050703 U CN201220050703 U CN 201220050703U CN 202565249 U CN202565249 U CN 202565249U
- Authority
- CN
- China
- Prior art keywords
- straight
- door
- node
- power rail
- overvoltage circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/06—Modifications for ensuring a fully conducting state
- H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/06—Modifications for ensuring a fully conducting state
- H03K2017/066—Maximizing the OFF-resistance instead of minimizing the ON-resistance
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0036—Means reducing energy consumption
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0054—Gating switches, e.g. pass gates
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356104—Bistable circuits using complementary field-effect transistors
Landscapes
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Abstract
本文献讨论了防止或降低亚阈值直通门泄漏的装置。在一示例中,一种装置可包含:配置为在第一状态下把第一节点与第二节点电连接并且在第二状态下把第一节点与第二节点电隔离的直通门,和用于控制直通门的控制逻辑,其中,控制逻辑包含供电轨,以及配置为比较在多个输入节点处接收的电压并将输出与最高电压的输入节点连接的过电压电路。在一示例中,过电压电路的输出可选择性地与供电轨连接。
Description
技术领域
本文涉及电子设备,尤其涉及具有关断隔离改进的直通门(pass gate)的电子设备。
背景技术
在各种电子设备中,例如开关直通门和晶体管直通门等的直通门把信号从直通门的一侧传输到直通门的另一侧。直通门通常可包含使直通门导通和关断的控制节点。通常,接通或启用的直通门具有一连接在其两侧间的低阻抗。关断或禁用的直通门其两侧间为高阻抗。在各种示例中,直通门的至少一侧可与多根信号线连接。当禁用直通门时,通过该禁用的直通门的泄漏会造成与该直通门连接的信号谐波失真。
实用新型内容
在具体示例中,一种装置可包含配置为在第一状态下将第一节点与第二节点电连接并且在第二状态下将第一节点与第二节点电隔离的直通门,用于控制直通门的控制逻辑,和配置为比较在多个输入节点接收的电压并将输出与一具有最高电压的输入节点连接的过电压电路。在一示例中,过电压电路的输出可选择性地与装置的供电轨连接。
在一个示例中,提供一种配置为防止亚阈值直通门泄漏的装置,包括:配置为在第一状态下将第一节点与第二节点电连接并在第二状态下将该第一节点与该第二节点电隔离的直通门;配置为控制该直通门的控制逻辑,其中,该控制逻辑包括供电轨;过电压电路,该过电压电路具有多个输入节点和过电压电路输出,所述多个输入节点包括与该直通门的第一节点连接的第一输入节点以及与该直通门的第二节点连接的第二输入节点,该过电压电路配置为比较在所述多个输入节点处接收的电压并将所述输出连接到所述多个输入节点中接收最高电压的输入节点;并且其中,该过电压电路输出被选择性地连接到该供电轨。
此概述的目的在于提供本专利申请的主题的概览,而非提供对本实用新型的排他性或穷尽性阐释。包括有详细说明以提供与本专利申请有关的更多信息。
附图说明
附图不一定按比例绘制,且不同附图中的类似部件可用相同的数字指代。具有不同字母后缀的相同数字可表示类似部件的不同示例。总的来说,附图是通过举例(而非限制)的方式来说明本文中所探讨的诸实施例。
图1A和图1B显示了直通门可能的关断状态泄露。
图2显示了用于降低直通门的关断状态泄漏的电路。
图3A显示了电平移位电路的示例。
图3B显示了过电压电路的示例。
图4A和图4B显示了根据本专利申请主题示例的直通门的关断状态泄露。
具体实施方式
在各种电子器件中,例如开关直通门和晶体管直通门之类的直通门把信号从该直通门的一侧传输到该直通门的另一侧。直通门通常可包含使直通门导通和关断的控制节点。通常,第一状态下(例如,“导通”或“启用”)的直通门具有一连接在该直通门两侧间的低阻抗。第二状态下(例如,“关断”或“禁用”)的直通门的两侧间具有高阻抗。在各种示例中,直通门的至少一侧可与其他直通门共用。通过一个或更多个禁用的直通门的关断状态直通门电流泄露会造成连接到启用的直通门的信号谐波失真。
关断状态的直通门泄漏会影响多项直通门设计指标,例如,共用位于多个直通门之间的连接器的器件的直通门设计指标。这些设计可在其中举例来说通用串行总线(USB)连接器的导体为多个直通门共用的电子器件中使用。在各种示例中,便携式电子设备可具有USB连接器,该USB具有为音频直通门、数据直通门和视频直通门共用的导体。在各种设计中,第一直通门的控制依赖多个电源。例如,在某些设备中,第一直通门可依赖与电池连接的电荷泵电源传输一种类型的信号并可只依赖该电池或与该电池连接的第二电荷泵电源来传输第二类型的信号。在一示例中,当禁用第一直通门时,也可禁用电源(例如,与直通门相关的电荷泵电源)来节省电池中存储的能量。但是,要经第二直通门的信号可在第一和第二直通门共用的导体上为第一直通门所接收。举例来说,当用来控制第一直通门的电源未“导通”时,这些信号会在第一直通门以及连接到与启用的第二直通门共用的一个或更多个导体上的其他禁用的直通门上引起关断状态泄露。
图1A显示了与一个或更多个禁用的直通门共用一公共导体的启用的直通门,随着跨接在这些直通门的开关端子两侧的电压从-1.0伏增加到+1.0伏,该启用的直通门的导通状态电阻。随着开关端子电压变化,禁用的直通门的控制电压(例如,晶体管直通门的栅极电压)会爬升,从而在亚阈值电平处偏置,并且一个或更多个禁用的直通门会开始泄露电流。例如,图1A示出了当接收的信号为约0.85伏时,一个或更多个禁用的直通门的关断状态泄露所引起的失真。
图1B显示了图1A中的直通门的关断状态电流泄露。在一示例中,当直通门的开关端子两侧的电压接近约0.85伏时,禁用的直通门会传导约2毫安的电流。具有与图1A和图1B所示类似的泄漏特性的禁用的直通门会在禁用的直通门和启用的直通门共用的导体上接收的信号中引起失真,例如总谐波失真(TotalHarmonic Distortion,THD)。除了一个或更多个禁用的直通门引起的失真之外,禁用的直通门引起的失真会降低设备的性能,使得设备不能成功接收和/或传输某些信号,即使这些信号符合预期的通信协议。
图2显示了用于降低直通门201(例如,晶体管直通门)的关断状态泄漏的电路200的示例。电路200可包含直通门控制电路202、与第一电源端子204连接的第一供电轨203、与第二电源端子206连接的第二供电轨205、以及电源选择电路207。
在一示例中,直通门控制电路202可在启用输入208处接收控制信号并相应于接收的控制信号启用或禁用直通门201。在某些示例中,直通门控制电路202可包含多个反相器,例如,第一到第四反相器209a-209d。反相器可保持直通门控制电路202的部件之间的隔离并给这些部件提供合适的逻辑信号电平。在某些示例中,直通门控制电路202可包含电平移位电路210。电平移位电路210可在直通门201的控制节点211(例如,NMOS直通门的栅极节点)处提供合适的信号电平电压。
电平移位电路210可根据向直通门201施加的任何水平的电压电平提供合适的控制信号。在某些示例中,电平移位电路210可确保在直通门控制电路202的启用输入208处接收的启用信号转换成在电平移位电路210的输出处的合适的信号电平。电平移位电路210可避免直通门控制电路202的PMOS晶体管的高逻辑栅极电压比源电压低的情况。如一示例,第三和第四反相器209c、209d可包含PMOS设备,例如,PMOS晶体管。如果在PMOS晶体管的栅极处的高逻辑电压比阈值所高出的小于源电压,则PMOS晶体管会传导有害的供电电流,有时称为“瞬态开路电流(crowbar current)”。没有电平移位电路210的话,“瞬态开路”电流会引起开关电路不根据在启用输入208处接收的信号而进行非预期的操作。
图3A显示了电平移位电路310的示例。电平移位电路310可包含以第一供电电压(例如,VBAT,)为基准的输入部分351和以第二供电电压VCP为基准的输出部分352。当输入353(例如,启用输入)相对地(GND)为逻辑高时,导通NMOS晶体管M6。M6的漏极被拉至GND。M3被导通,输出354被拉至相对第二供电电压(例如,vCP)为高逻辑。需要注意的是,导通M6也导通了M1,从而防止M2使M6的源极被偏置。当输入353相对GND为低逻辑时,反相器对M0/M4的PMOS晶体管M0被导通。该反相器导通M5,将M2的栅极拉低,从而导通M2。M2将输出反相器M3/M7中M7的栅极拉高,从而将输出352拉至逻辑低电平。
重新参照图2,第一和第二电源端子204、206可通过第一和第二过电压电路212、213连接至各自相应的第一和第二供电轨203、205。在某些示例中,第一和第二过电压电路212、213可接收多个供电电压,例如,VBAT、VCP、A或B,并且可向第一和第二过电压电路212、213的输出提供所接收的供电电压中的最高电压。在图2所示的示例中,第一过电压电路212可将第一供电电压与第一供电轨203连接,第二过电压电路213可将第二供电电压与第二供电轨205连接。在某些示例中,VBAT可以是设备的电池电压,VCP可以是第二电压(例如,从电池电压获得的电荷泵电压),A和B可以是在直通门201的开关端子上存在的电压。
图3B显示了过电压电路312的示例,例如,图2所示示例的第一过电压电路212或第二过电压电路213。过电压电路312可包含一对判优电路320、321和电源节点(如,VCP),该对判优电路320、321连接到多个输入节点,例如,直通门的切换节点(如,节点A和B)。第一和第二判优电路320、321各自可包含一对交叉连接的晶体管和交叉连接到另一判优电路的输入的第三晶体管。过电压电路312可在输出330处提供在输入节点(例如,VCP、A或B)处存在的最高电压。在一示例中,如果VCP=0,节点B处在低逻辑电平电压,并且在节点A上存在高逻辑电平电压,则第二判优电路321的第二和第三晶体管325、327将导通以使输出330升至约为节点A的逻辑电平。如果在节点B上存在逻辑高电压,则第一判优电路320的第二和第三晶体管322、326将导通以将输出330拉至约为节点B的逻辑电平。如果电源开启并且能提供比节点A或B高的电压,则可利用二极管329在输出330处得到电源电压VCP。在一示例中,输出330处的高电压电平可用于给如图2所示的示例的电路200的至少一部分供电。如果在节点A和B上都存在高逻辑电压电平,则第一和第二判优电路320、321的第三晶体管326、327可使节点A和B相互隔离,并且可向输出提供节点A或B的电压中较高的一个电压。
重新参照图2,电路200可使用过电压电路212、213将供电电源与第一和第二供电轨203、205连接。在一示例中,电路200可在第一模式下运行,将供电电压从第一过电压电路212的输出提供到第一供电轨203。在这个示例中,当在第二过电压电路213的第二电源端子206处可得到第二供电电压(VBAT)时,可在电源选择输入214处接收到电源选择信号以启用第一模式。在图2所示的示例中,具有低逻辑电平的电源选择信号可使得电源选择电路207能够利用第一选择开关215(例如,PMOS晶体管)使第一过电压电路212与第一供电轨203连接。另外,具有低逻辑电平的电源选择信号可使得电源选择电路207能够利用第二选择开关216将第一供电轨203与第二供电轨205隔离,例如,第二选择开关216例如在第一和第二供电轨203,205之间连接的NMOS晶体管。在图2所示的示例中,具有高逻辑电平的电源选择信号能使电源选择电路207利用第一选择开关215(例如,PMOS晶体管)将第一过电压电路212与第一供电轨203隔离。另外,具有高逻辑电平的电源选择信号能使电源选择电路207利用例如在第一和第二供电轨203,205之间连接的第二选择开关216(例如,NMOS晶体管)将第一供电轨203连接到第二供电轨205。
在另一运行模式下,例如,当直通门201包含与至少一个另外的直通门(未示出)的开关端子共用的开关端子时,第一过电压电路212和电源选择电路207可基本上确保当直通门201未启用并且电路未接收来自外部电源(例如,VBAT和VCP)的电压时没有电流经直通门201泄漏。
在其他的设计中,当设备包含共用一个开关端子的两个或更多个直通门时,该设备可包含单独的电源(例如,单独的电荷泵)以驱动各个直通门。当直通门被禁用时,与该直通门相关的电源也被禁用或解除与禁用的电路之间的连接,以节省电力。但是,这些技术通常会使被禁用的直通门易发生泄露,这是因为直通门的开关端子和控制端子之间的电势会变化到使直通门泄漏的程度。有害的泄露会影响到与被禁用的直通门共用开关端子的启用的直通门的导通电阻、导通电容、总谐波失真或其组合。
再次参照图2,示例电路200可降低直通门在关断状态期间的泄漏,这样,被禁用的直通门的公共节点上的信号不会受被禁用的直通门的影响。在一示例中,当提供电压(例如,VBAT)的电源以期望的电压电平存在并且与第二过电压电路214连接时,第一供电轨203可处在由电流选择输入214处接收的信号选择的电压电势上。当电源选择输入214处的信号为低时,第一供电轨203可利用第一选择开关215与第一过电压电路212连接。当利用由VCP以及VBAT部分供电的直通门控制电路202禁用直通门201时,直通门201的控制节点211可保持为低。当电源选择输入214处的信号电平为高时,可利用第一选择开关215将第一供电轨205与第一过电压电路212隔离,第二供电轨203可利用第二选择开关216与第一供电轨205连接,并且,当由VBAT供电的直通门控制电路202禁用直通门201时,直通门201的控制节点211可保持为低。
当不存在VBAT时,电源选择信号可由外部电路保持为低。在这种模式下,可利用第一和第二过电压电路212、213和电源选择电路207的组合来保持直通门201的关断隔离。例如,第一和第二过电压电路212、213可在它们各自的输出处提供在他们各自的多个输入处接收的最高电压。因此,当直通门201的开关端子上的电压,包含与另一直通门(例如,被启用的直通门,未示出)共用的开关端子上的电压,变化时,第一过电压电路212在其输出处提供电压。在第一过电压电路212的输出处的电压可以是第一过电压电路212的输入之一处存在的最高电压(例如,在直通门201的开关端子A、B处存在的电压)。第二过电压电路213也接收直通门端子A、B上的电压并使用这些电压中较高一个给第二供电轨203供电。电源选择电路207可包含第二供电轨205供电的第一和第二反相器217、218(见V2)。在一示例中,第一和第二反相器217、218可设计成确保第一选择开关使第一过电压电路212的输出短路到第一供电轨203。因此,直通门201的控制节点211,利用在直通门201的开关节点A、B处的电压,被拉至低基准以保持直通门201的开关节点A、B之间的隔离。直通门201的控制节点211可被拉至低基准,即使从连接到电路200的任何电源(例如,与第一和第二过电压电路212、213连接的电源VBAT,VCP)都没有电力供应到电路200。在一示例中,第二选择开关216被配置为,当第二供电轨205的电压比第一供电轨203的高时,只将第二供电轨205连接到第一供电轨203,从而防止第一选择开关215泄漏。例如,如果第二供电轨205的电压比直通门201的切换节点A、B处的电压低,则第一选择开关215的源极节点可比第一选择开关215的栅极节点大,造成第一选择开关215的切换节点间的有害导电。
图4A显示了为当通过直通门的开关端子的电压从-1.0伏增加到+1.0伏时根据本申请主题的示例把公共导体与一个或更多个禁用的直通门共用的直通门的导通状态电阻的大致示意图。
图4A显示了根据本申请主题的一个示例与一个或更多个禁用的直通门共用一公共导体的直通门,随着跨接在该直通门的开关端子两侧的电压从-1.0伏增加到+1.0伏,该直通门的导通状态电阻。
图4B显示了根据本申请主题的示例的图4A的直通门的关断状态泄漏。两个过电压电路和电源选择电路的组合可把直通门的关断状态泄漏降低到最低或没有电流。因此,在具有两个或更多个直通门之间共用的公共导体的设备上接收的信号可通过这些直通门中的一个,不会由禁用的直通门对该信号引起关断状态泄露失真。
其他注释
在示例1中,一种配置为防止亚阈值直通门泄漏的装置,可包括:配置为在第一状态下将第一节点与第二节点电连接并在第二状态下将该第一节点与该第二节点电隔离的直通门;配置为控制该直通门的控制逻辑,其中,该控制逻辑包括供电轨;过电压电路,该过电压电路具有多个输入节点和过电压电路输出,所述多个输入节点包括与该直通门的第一节点连接的第一输入节点以及与该直通门的第二节点连接的第二输入节点,该过电压电路配置为比较在所述多个输入节点处接收的电压并将所述输出连接到所述多个输入节点中接收最高电压的输入节点;并且其中,该过电压电路输出被选择性地连接到该供电轨。
在示例2中,示例1的装置可选地包括配置为选择性地将所述过电压电路输出连接到所述供电轨的开关。
在示例3中,示例1或/和2的开关可选地配置为在供电轨电源被关断时将所述过电压电路输出连接到所述供电轨。
在示例4中,示例1到3任意一个或更多个中的装置可选地包括第二过电压电路,该第二过电压电路具有多个输入节点和第二过电压电路输出,所述多个输入节点包括与所述直通门的第一节点连接的第一输入节点、与所述直通门的第二节点连接的第二输入节点以及与所述供电轨电源连接的第三输入节点,其中,所述第二过电压电路配置为比较在所述多个输入节点处接收的电压并将所述第二过电压电路输出连接到所述多个输入节点中接收最高电压的输入节点;并且其中,所述第二过电压电路输出被选择性地连接到所述供电轨。
在示例5中,根据示例1-4中一个或更多个所述的控制逻辑可选地包括第二供电轨,并且其中所述第二供电轨与所述第二过电压电路输出连接。
在示例6中,根据示例1-5中一个或更多个所述具有多个输出节点的过电压电路可选地包括配置为与第二供电轨电源连接的第三输入节点。
在示例7中,根据示例1-6中一个或更多个所述的控制逻辑可选地配置为接收电源选择信号;以及根据示例1-6中所述供电轨利用所述电源选择信号被选择性地连接到所述第二供电轨。
在示例8中,根据示例1-6中一个或更多个所述的过电压电路可选地利用所述电源选择信号被选择性地连接到所述供电轨。
在示例9中,根据示例1-8中一个或更多个所述的控制逻辑可选地被配置为接收电源选择信号;以及示例1-8中一个或更多个的所述过电压电路可选地利用所述电源选择信号被选择性地连接到所述供电轨。
在示例10中,根据示例1-9中一个或更多个所述的控制逻辑可选地被配置为接收所述电源选择信号;以及所述控制逻辑可选地包括:具有输入和输出的第一反相器和具有输入和输出的第二反相器,所述第二反相器的输入与所述第一反相器的输出连接,所述第二反相器的输出与所述开关的控制节点连接。所述第一反相器的输入可选地配置为接收所述电源选择信号。
在示例11中,根据示例1-10中一个或更多个所述的装置可选地包括第二开关,该第二开关具有与所述第一供电轨连接的第一节点、与所述第二供电轨连接的第二节点以及与所述第二反相器的输出连接的控制节点,所述第二开关配置为选择性地连接所述第一供电轨和所述第二供电轨。
在示例12中,一种配置为防止亚阈值直通门泄漏的方法,可包括:在直通门的第一状态期间,将该直通门的第一节点与该直通门的第二节点电连接;在该直通门的第二状态期间,将该直通门的第一节点与该直通门的第二节点电隔离;利用具有供电轨的控制逻辑来控制该直通门的所述第一状态和所述第二状态;比较在过电压电路的多个输入节点处接收的电压,所述多个输入节点可选地包括与该直通门的第一节点连接的第一输入节点以及与该直通门的第二节点连接的第二输入节点;将该过电压电路的输出连接到所述多个输入节点中接收最高电压的输入节点;以及将所述过电压电路的输出选择性地连接到所述供电轨。
在示例13中,根据示例1-11中一个或更多个所述的选择性地连接所述过电压电路可选地包括:利用开关将所述过电压电路的输出选择性地连接到所述供电轨。
在示例14中,根据示例1-13中一个或更多个所述的选择性地连接所述过电压电路可选地包括:当供电轨电源关断时,利用开关将所述过电压电路的输出选择性地连接到所述供电轨。
在示例15中,根据示例1-14中一个或更多个所述的方法,可选地包括:比较在第二过电压电路的多个输入节点处接收的电压,所述多个输入节点包括与所述直通门的第一节点连接的第一输入节点、与所述直通门的第二节点连接的第二输入节点、以及与所述供电轨电源连接的第三输入节点;将所述第二过电压电路的输出连接到所述多个输入节点中接收最高电压的输入节点;以及将所述第二过电压电路的输出选择性地连接到所述供电轨。
在示例16中,根据示例1-15中一个或更多个所述的方法,可选地包括:在所述过电压电路的第三节点处接收第二供电电压。
在示例17中,根据示例1-16中一个或更多个所述的方法,可选地包括:在所述控制逻辑处接收电源选择信号。在示例17中,该方法可选地包括:在所述电源选择信号的第一状态期间,将所述控制逻辑的第二供电轨连接到所述供电轨,所述第二供电轨连接到所述第二过电压电路的输出,并将所述过电压电路的输出与所述供电轨隔离。在示例17中,该方法可选地包括:在所述电源选择信号的第二状态期间,利用所述开关将所述过电压电路的输出连接到所述供电轨并将所述第二供电轨与所述供电轨隔离。
在示例18中,根据示例1-17中一个或更多个所述接收电源选择信号可选地包括:在第一反相器处接收所述电源选择信号;从所述第一反相器的输出提供经反向的电源选择信号;在第二反相器处接收所述经反向的电源选择信号;在所述第二反相器的输出处提供经二次反向的电源选择信号;以及在所述开关的控制节点处接收经两次反向的电源选择信号。
在示例19中,根据示例1-17中一个或更多个所述将所述第二过电压电路的输出选择性地连接到所述供电轨可选地包括:利用第二开关将所述第二过电压电路的输出选择性地连接到所述供电轨。
在示例20中,根据示例1-19中一个或更多个所述的利用第二开关将所述第二过电压电路的输出选择性地连接到所述供电轨可选地包括:在所述第二开关的控制节点处接收所述经二次反向的电源选择信号。
示例21可包含或可选地与示例1-20任意一个或更多个中任意部分或其组合进行组合以包含:可包含执行示例1-20的任意一个或更多个功能的装置的主题,或包含当由通过机器进行时使机器执行示例1-20的任意一个或更多个功能的指令的可机读媒介的主题。
这些非限制性示例可以任意排列或组合进行组合。
上述详细说明书参照了附图,附图也是所述详细说明书的一部分。附图以图解的方式显示了可应用本实用新型的具体实施例。这些实施例在本实用新型中被称作“示例”。这些示例可包括除所显示和描述的之外的要素。然而,本发明人还构思了其中仅有所显示或描述的要素被提供的示例。此外,本发明人还构思了利用了所显示或描述的要素的任何组合或排列的示例,或者与特定示例(或特定示例的一个或更多个方面)相关,或者以其他示例(或者其他示例的一个或更多个方面)相关。
本实用新型所涉及的所有出版物、专利及专利文件全部作为本实用新型的参考内容,尽管它们是分别加以参考的。如果本实用新型与参考文件之间存在用途差异,则将参考文件的用途视作本实用新型的用途的补充,若两者之间存在不可调和的差异,则以本实用新型的用途为准。
在本实用新型中,与专利文件通常使用的一样,术语“一”或“某一”表示包括一个或多个,但其他情况或在使用“至少一个”或“一个或多个”时应除外。在本实用新型中,除非另外指明,否则使用术语“或”指无排他性的或者,使得“A或B”包括:“A但不是B”、“B但不是A”以及“A和B”。在所附权利要求中,术语“包含”和“在其中”等同于各个术语“包括”和“其中”的通俗英语。同样,在下面的权利要求中,术语“包含”和“包括”是开放性的,即,系统、装置、物品或步骤包括除了权利要求中这种术语之后所列出的那些元件以外的部件的,依然视为落在该条权利要求的范围之内。而且,在下面的权利要求中,术语“第一”、“第二”和“第三”等仅仅用作标签,并非对对象有数量要求。本实用新型所述的方法示例可至少部分地由机器或电脑执行。
本文所述的方法示例可以至少部分由机器或计算机实现。一些示例可包含通过可运行的指令编码的计算机可读媒介或可机读媒介以配置电路设备从而执行如以上示例所述的方法。这些方面的实现方式可包含编码,例如:微编码、汇编语言编码、高级语言编码等。这种编码可包含进行各种方面的计算机可读指令。该编码可形成计算机程序产品的部分。此外,在一示例中,该编码例如可在执行或其他时候有形地存储在一个或更多个易失性、非暂时性或非易失性有形的计算机可读媒介上。这些有形的计算机可读媒介的示例可包含,但不限于,硬盘、可移动磁盘、可移动光学磁盘(例如:光盘和数字视频光盘)、磁碟、存储卡或存储棒、随机访问存储器(RAM)、只读存储器(ROM)等。
上述说明的作用在于解说而非限制。例如上述示例(或示例的一个或多个方面)可结合使用。可以在理解上述说明书的基础上,利用现有技术的某种常规技术来执行其他实施例。遵照37C.F.R.§1.72(b)的规定提供摘要,允许读者快速确定本技术公开的性质。提交本摘要时要理解的是该摘要不用于解释或限制权利要求的范围或意义。同样,在上面的具体实施方式中,各种特征可归类成将本公开合理化。这不应理解成未要求的公开特征对任何权利要求必不可少。相反,本实用新型的主题可在于的特征少于特定公开的实施例的所有特征。因此,下面的权利要求据此并入具体实施方式中,每个权利要求均作为一个单独的实施例。应参看所附的权利要求,以及这些权利要求所享有的等同物的所有范围,来确定本实用新型的范围。
Claims (11)
1.一种配置为防止亚阈值直通门泄漏的装置,包括:
配置为在第一状态下将第一节点与第二节点电连接并在第二状态下将该第一节点与该第二节点电隔离的直通门;
配置为控制该直通门的控制逻辑,其中,该控制逻辑包括供电轨;
过电压电路,该过电压电路具有多个输入节点和过电压电路输出,所述多个输入节点包括与该直通门的第一节点连接的第一输入节点以及与该直通门的第二节点连接的第二输入节点,该过电压电路配置为比较在所述多个输入节点处接收的电压并将所述输出连接到所述多个输入节点中接收最高电压的输入节点;并且
其中,该过电压电路输出被选择性地连接到该供电轨。
2.根据权利要求1所述的装置,包括配置为选择性地将所述过电压电路输出连接到所述供电轨的开关。
3.根据权利要求2所述的装置,其中,所述开关配置为在供电轨电源被关断时将所述过电压电路输出连接到所述供电轨。
4.根据权利要求3所述的装置,包括第二过电压电路,该第二过电压电路具有多个输入节点和第二过电压电路输出,所述多个输入节点包括与所述直通门的第一节点连接的第一输入节点、与所述直通门的第二节点连接的第二输入节点以及与所述供电轨电源连接的第三输入节点,其中,所述第二过电压电路配置为比较在所述多个输入节点处接收的电压并将所述第二过电压电路输出连接到所述多个输入节点中接收最高电压的输入节点;并且
其中,所述第二过电压电路输出被选择性地连接到所述供电轨。
5.根据权利要求4所述的装置,其中,所述控制逻辑包括第二供电轨,并且其中所述第二供电轨与所述第二过电压电路输出连接。
6.根据权利要求4所述的装置,其中,所述具有多个输出节点的过电压电路包括配置为与第二供电轨电源连接的第三输入节点。
7.根据权利要求6所述的装置,其中,所述控制逻辑配置为接收电源选择信号;以及
其中所述供电轨利用所述电源选择信号被选择性地连接到所述第二供电轨。
8.根据权利要求7所述的装置,其中,所述过电压电路利用所述电源选择信号被选择性地连接到所述供电轨。
9.根据权利要求6所述的装置,其中,所述控制逻辑被配置为接收电源选择信号;以及
其中所述过电压电路利用所述电源选择信号被选择性地连接到所述供电轨。
10.根据权利要求6所述的装置,其中,所述控制逻辑被配置为接收所述电源选择信号;以及
其中,所述控制逻辑包括:
具有输入和输出的第一反相器;
具有输入和输出的第二反相器,所述第二反相器的输入与所述第一反
相器的输出连接,所述第二反相器的输出与所述开关的控制节点连接;且
其中,所述第一反相器的输入配置为接收所述电源选择信号。
11.根据权利要求10所述的装置,包括第二开关,该第二开关具有与所述第一供电轨连接的第一节点、与所述第二供电轨连接的第二节点以及与所述第二反相器的输出连接的控制节点,所述第二开关配置为选择性地连接所述第一供电轨和所述第二供电轨。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/028,731 | 2011-02-16 | ||
US13/028,731 US8564918B2 (en) | 2011-02-16 | 2011-02-16 | Pass gate off isolation |
Publications (1)
Publication Number | Publication Date |
---|---|
CN202565249U true CN202565249U (zh) | 2012-11-28 |
Family
ID=46636719
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2012200507031U Expired - Lifetime CN202565249U (zh) | 2011-02-16 | 2012-02-16 | 配置为防止亚阈值直通门泄漏的装置 |
CN201210035382.2A Active CN102647178B (zh) | 2011-02-16 | 2012-02-16 | 配置为防止亚阈值直通门泄漏的方法及装置 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210035382.2A Active CN102647178B (zh) | 2011-02-16 | 2012-02-16 | 配置为防止亚阈值直通门泄漏的方法及装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8564918B2 (zh) |
CN (2) | CN202565249U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102647178A (zh) * | 2011-02-16 | 2012-08-22 | 快捷半导体(苏州)有限公司 | 配置为防止亚阈值直通门泄漏的方法及装置 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8710900B2 (en) | 2012-03-22 | 2014-04-29 | Fairchild Semiconductor Corporation | Methods and apparatus for voltage selection for a MOSFET switch device |
US8975923B2 (en) * | 2012-08-20 | 2015-03-10 | Fairchild Semiconductor Corporation | Protective multiplexer |
US8648654B1 (en) * | 2012-09-25 | 2014-02-11 | Arm Limited | Integrated circuit and method for generating a layout of such an integrated circuit |
US9466978B2 (en) * | 2013-08-30 | 2016-10-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Electrostatic discharge protection for level-shifter circuit |
CN106027015B (zh) | 2015-03-24 | 2020-02-28 | 快捷半导体(苏州)有限公司 | 增强型保护性多路复用器 |
US10097084B2 (en) * | 2015-03-24 | 2018-10-09 | Fairchild Semiconductor Corporation | Low voltage switch control |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6163199A (en) * | 1999-01-29 | 2000-12-19 | Fairchild Semiconductor Corp. | Overvoltage/undervoltage tolerant transfer gate |
US6150845A (en) | 1999-06-01 | 2000-11-21 | Fairchild Semiconductor Corp. | Bus hold circuit with overvoltage tolerance |
US6344958B1 (en) | 2000-02-10 | 2002-02-05 | Fairchild Semiconductor Corp. | Overvoltage protection circuit with overvoltage removal sensing |
US6538867B1 (en) * | 2000-11-15 | 2003-03-25 | Fairchild Semiconductor Corporation | FET switch with overvoltage protection |
US6731486B2 (en) | 2001-12-19 | 2004-05-04 | Fairchild Semiconductor Corporation | Output-powered over-voltage protection circuit |
US6774675B1 (en) | 2003-06-24 | 2004-08-10 | Fairchild Semiconductor Corporation | Bus hold circuit with power-down and over-voltage tolerance |
US6847249B1 (en) * | 2003-10-09 | 2005-01-25 | Analog Devices, Inc. | Highest available voltage selector circuit |
US8214777B2 (en) * | 2009-04-07 | 2012-07-03 | International Business Machines Corporation | On-chip leakage current modeling and measurement circuit |
US8129862B2 (en) * | 2009-10-23 | 2012-03-06 | Analog Devices, Inc. | Scalable highest available voltage selector circuit |
US8279568B2 (en) | 2010-04-14 | 2012-10-02 | Fairchild Semiconductor Corporation | Charge pump switch power down protection |
US8564918B2 (en) * | 2011-02-16 | 2013-10-22 | Fairchild Semiconductor Corporation | Pass gate off isolation |
-
2011
- 2011-02-16 US US13/028,731 patent/US8564918B2/en active Active
-
2012
- 2012-02-16 CN CN2012200507031U patent/CN202565249U/zh not_active Expired - Lifetime
- 2012-02-16 CN CN201210035382.2A patent/CN102647178B/zh active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102647178A (zh) * | 2011-02-16 | 2012-08-22 | 快捷半导体(苏州)有限公司 | 配置为防止亚阈值直通门泄漏的方法及装置 |
CN102647178B (zh) * | 2011-02-16 | 2014-12-31 | 快捷半导体(苏州)有限公司 | 配置为防止亚阈值直通门泄漏的方法及装置 |
Also Published As
Publication number | Publication date |
---|---|
US8564918B2 (en) | 2013-10-22 |
US20120206845A1 (en) | 2012-08-16 |
CN102647178B (zh) | 2014-12-31 |
CN102647178A (zh) | 2012-08-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN202565249U (zh) | 配置为防止亚阈值直通门泄漏的装置 | |
CN203071897U (zh) | 低功率、低延时的功率门控设备 | |
CN103066835B (zh) | 一种供电电路及其供电单元和供电方法 | |
CN104253477A (zh) | 电源切换电路、电子装置以及电源切换电路的控制方法 | |
CN104718700A (zh) | 在包括多个充电端口的电子设备中的功率路径切换 | |
CN104505890A (zh) | 一种移动终端 | |
CN112925246B (zh) | 一种开机控制电路及其相关装置 | |
CN102255345A (zh) | 双电池供电电路 | |
CN107735740A (zh) | 用于具有隔离的电平移位器的偏置电路 | |
CN111211602A (zh) | 一种超级电容充放电模块、充放电方法和电力终端 | |
CN103840655A (zh) | 电荷泵 | |
CN103562999A (zh) | 包含启用电路的装置及系统 | |
CN103973087A (zh) | 一种掉电保持电路 | |
KR102036407B1 (ko) | 적은 출력 전압 리플을 실현하는 하베스팅 회로 및 이를 제어하는 방법 | |
CN210246387U (zh) | 电源切换电路及电子设备 | |
CN105450058A (zh) | 一种逆变器及其控制装置、控制方法及逆变器系统 | |
CN204376457U (zh) | 一种移动终端 | |
CN116937775A (zh) | 多电源选择电路和充电设备 | |
CN103368425A (zh) | 一种同步整流驱动电路 | |
WO2016127605A1 (zh) | 供电方法、装置及终端 | |
US9419474B2 (en) | Voltage control using field-effect transistors | |
CN203366173U (zh) | 音频切换控制装置 | |
CN112018839B (zh) | 一种负载检测电路 | |
US20170104488A1 (en) | Semiconductor device and selector circuit | |
CN111465911B (zh) | 用于上电和深度掉电退出的低涌流电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CX01 | Expiry of patent term | ||
CX01 | Expiry of patent term |
Granted publication date: 20121128 |