CN102779743A - 集成半导体结构的制造方法 - Google Patents

集成半导体结构的制造方法 Download PDF

Info

Publication number
CN102779743A
CN102779743A CN2011103374563A CN201110337456A CN102779743A CN 102779743 A CN102779743 A CN 102779743A CN 2011103374563 A CN2011103374563 A CN 2011103374563A CN 201110337456 A CN201110337456 A CN 201110337456A CN 102779743 A CN102779743 A CN 102779743A
Authority
CN
China
Prior art keywords
dielectric layer
layer
area
substrate
zone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011103374563A
Other languages
English (en)
Other versions
CN102779743B (zh
Inventor
黄俊鸿
林育贤
林明仪
陈志辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN102779743A publication Critical patent/CN102779743A/zh
Application granted granted Critical
Publication of CN102779743B publication Critical patent/CN102779743B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了集成电路器件和制造集成电路器件的方法。该集成电路器件包括核心器件和输入/输出电路。核心器件和输入/输出电路中的每个都包括PMOS结构和NMOS结构。每个PMOS都包括位于高-k介电层上方的p-型金属功函数层，且每个NMOS结构都包括位于高-k介电层上方的n-型金属功函数层。在输入/输出电路中，在高-k介电层的下方存在有氧化层。本发明还提供了一种集成半导体结构的制造方法。

Description

集成半导体结构的制造方法
技术领域
本发明大体上涉及半导体器件领域，更详细地说，涉及金属栅极晶体管、集成电路、系统、及其制造方法。
背景技术
半导体集成电路(IC)工业经历了快速发展。IC材料和设计方面的技术进步产生了数代IC，其中，每代IC都具有比上一代IC更小和更复杂的电路。然而，这些进步增加了加工和制造IC的复杂程度，因此，为了实现这些进步，需要在IC加工和制造方面的产生同样的发展。
在IC发展过程中，功能密度(即，单位芯片面积上的互连器件的数量)大幅增加，而几何尺寸(即，使用制造工艺可以产生出的最小元件(或线))降低。通常这种按比例缩小工艺通过提高生产效率和降低相关成本而带来益处。这种按比例缩小工艺也产生了相对较高的能源消耗值，可以通过使用诸如互补金属氧化物半导体(CMOS)器件的低能源消耗的器件来解决这个问题。
在缩放趋势中，利用各种材料来实现CMOS器件的栅电极和栅极电介质。通常用栅氧化层和多晶硅栅电极形成CMOS器件。随着部件尺寸的不断减小，需要用高-k栅极电介质和金属栅电极代替栅氧化层和多晶硅栅电极以改进器件性能。
发明内容
为了解决现有技术中所存在的问题，根据本发明的一个方面，提供了一种方法，包括：提供衬底，所述衬底具有第一区域和第二区域；利用第一材料在所述第一区域中的所述衬底上方形成第一介电层；利用第二材料在所述第二区域中的所述衬底上方形成第二介电层，其中，所述第二材料与所述第一材料不同；在所述第一介电层和所述第二介电层上方形成牺牲栅极层；将所述牺牲栅极层、所述第一介电层和所述第二介电层图案化，从而在所述第一区域和所述第二区域中形成栅极叠层；在所述第一区域和所述第二区域中的栅极叠层内形成ILD层；将所述第一区域和所述第二区域中的所述牺牲栅极层移除；以及将所述第二介电层的至少一部分移除。
在该方法中，所述第一区域是I/O区域，所述第二区域是器件区域。
在该方法中，在移除所述第二介电层的所述至少一部分的过程中，所述第一介电层基本上不被移除。
在该方法中，所述第一材料是氧化硅。
在该方法中，所述第二材料是氮化硅。
在该方法中，通过选择性工艺执行在所述第二区域中形成所述第二介电层的步骤，使得所述第二介电层不形成在所述第一区域中。
在该方法中，所述选择性工艺是热工艺。
在该方法中，所述选择性工艺是熔炉工艺、快速热退火(RTA)工艺、或者原位水汽生成(ISSG)工艺。
在该方法中，使用含氮气体实施所述选择性工艺。
在该方法中，在大约300℃和大约700℃之间的温度范围内和大约0.1mTorr和大约10mTorr之间的压力范围内实施所述选择性工艺。
在该方法中，其中，使用磷酸溶液执行移除所述第二介电层的至少一部分的步骤。
在该方法中，进一步包括：在形成所述第二介电层之后，实施退火工艺。
根据本发明的另一方面，还提供了一种方法，包括：提供衬底，所述衬底具有器件区域和I/O区域；在所述衬底上方形成第一介电层；将所述器件区域中的所述第一介电层的一部分移除；在所述器件区域中的所述衬底上方选择性地形成第二介电层，其中，在所述第一介电层和所述第二介电层之间存在蚀刻选择性；在所述第一介电层和所述第二介电层上方形成牺牲栅极层；将所述牺牲栅极层、所述第一介电层和所述第二介电层图案化，从而在所述器件区域和所述I/O区域中形成栅极叠层；在所述器件区域和所述I/O区域中的所述栅极叠层内形成ILD层；将所述器件区域和所述I/O区域中的所述牺牲栅极层移除；以及将所述器件区域中的所述第二介电层移除，其中，在移除所述第二介电层的过程中，所述I/O区域中的所述第一介电层基本上不被移除。
在该方法中，所述第一介电层比所述第二介电层厚。
在该方法中，所述第一介电层是氧化硅，所述第二介电层是氮化硅。
在该方法中，所述第二介电层和所述第一介电层之间的蚀刻选择性处于大约80和大约100之间的范围内。
在该方法中，通过使用磷酸溶液的湿式蚀刻工艺执行移除所述第二介电层的步骤。
在该方法中，进一步包括：在形成所述第二介电层之后，实施退火工艺。
在该方法中，使用氧气实施所述退火工艺。
根据本发明的又一方面，还提供了一种方法，包括：提供衬底，所述衬底具有器件区域和I/O区域；在所述衬底上方形成氧化层；将所述氧化层的一部分移除，从而暴露出所述器件区域中的所述衬底；在所述器件区域中的所述衬底上方选择性地形成氮化层；在所述氧化层和所述氮化层上方形成多晶硅层；将所述多晶硅层、所述氧化层和所述氮化层图案化，从而在所述器件区域和所述I/O区域中形成栅极叠层；在所述器件区域和所述I/O区域中的所述栅极叠层内形成ILD层；移除所述多晶硅层，从而在所述器件区域和所述I/O区域中形成开口；在基本上不移除所述I/O区域的所述开口中的所述氧化层的情况下，将所述器件区域的所述开口中的所述氮化层移除；在所述器件区域和所述I/O区域的所述开口中形成高-k栅极电介质；以及在所述高-k栅极电介质上方形成金属栅电极。
附图说明
当结合附图进行阅读时，根据下面详细的描述可以更好地理解本发明。应该强调的是，根据工业中的标准实践，各种部件没有被按比例绘制并且仅仅用于说明的目的。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增加或减少。
图1是根据本发明的实施例的制造集成电路器件的方法的流程图。
图2-图12是根据图1的方法的各个制造阶段期间的集成电路器件的实施例的各个示意性横截面图。
具体实施方式
可以理解，为了实现本发明的不同部件，以下公开提供了许多不同的实施例或实例。以下描述元件和布置的特定示例以简化本发明。当然这些仅仅是示例且并不打算进行限定。例如，以下描述中第一部件形成在第二部件上可包括其中第一部件和第二部件以直接接触形成的实施例，并且也可包括其中附加的部件形成在第一部件和第二部件之间的实施例，使得第一部件和第二部件不直接接触。另外，本发明可能在各个实施例中重复附图编号和/或字母。这种重复只是为了简明的目的且其本身并没有表明各个实施例和/或所讨论的结构之间的关系。
参考图1和图2-图12，以下集中描述方法100和半导体器件200。半导体器件200示出了集成电路或其部分，该集成电路或其部分可以包括存储器单元和/或逻辑电路。半导体器件200可以包括诸如电阻器、电容器、电感器、和/或熔丝的无源元件；以及诸如P-沟道场效应晶体管(PEET)、N-沟道场效应晶体管(NFET)、金属-氧化物-半导体场效应晶体管(MOSFET)、互补金属-氧化物-半导体晶体管(CMOS)、高电压晶体管、和/或高频晶体管，其他适当元件，和/或其组合的有源元件。可以理解，可以在方法100之前、之中、和/或之后准备其他附加步骤，而且对于方法的其他实施例，可以替换或删除以下描述的一些步骤。可以进一步理解，可以在半导体器件200中加入附加部件，而且对于半导体器件200的附加实施例，可以替换或删除以下描述的一些部件。
参考图1和图2，方法100开始于步骤102，其中，提供了衬底201。在本实施例中，衬底201是包含硅的半导体衬底。可选地，衬底201包含元素半导体，该元素半导体包括晶体硅和/或晶体锗；化合物半导体，该化合物半导体包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟、和/或锑化铟；合金半导体，该合金半导体包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP、和/或GaInAsP；或其组合。合金半导体衬底可以具有梯度SiGe部件，其中，Si和Ge组分从梯度SiGe部件一个位置处的一个比率变化为另一个位置处的另一个比率。合金SiGe可以形成在硅衬底上方。SiGe衬底可以是应变的。另外，半导体衬底可以是绝缘体上半导体(SOI)。在一些实例中，半导体衬底可以包括掺杂的外延层。在其他实施例中，硅衬底可以包括多层化合物半导体结构。
取决于设计需求，衬底201可以包括各种掺杂区域(例如，p-型阱或n-型阱)。可以用诸如硼或BF2的p-型掺杂剂；诸如磷或砷的n-型掺杂剂；或其组合来掺杂该掺杂区域。掺杂区域可以以P-阱结构、N-阱结构、双阱结构、或使用凸起结构直接形成在衬底201中。半导体器件200可以包括PFET器件和/或NFET器件，因此，衬底201可以包括为PFET器件和/或NFET器件配置的各种掺杂区域。
衬底201可以包括器件区域210和输入/输出(I/O)区域220。保留器件区域210，以在其中形成核心器件，并且保留I/O区域220，以在其中形成I/O电路。在衬底201上方，器件区域210包括N-型晶体管(NMOS)器件210a和P-型晶体管(PMOS)器件210b，并且I/O区域包括N-型晶体管(NMOS)器件220a和P-型晶体管(PMOS)器件220b。
在衬底201中形成浅沟槽隔离(STI)结构202。STI结构202包含氧化硅、氮化硅、氮氧化硅、其他适当材料、或其组合。作为一个实例，形成STI结构202包括在衬底201中形成沟槽的蚀刻工艺，以及用一种或多种介电材料填充该沟槽。在一些实例中，填充的沟槽可以具有多层结构，比如，填充了氮化硅或氧化硅的热氧化物衬垫层。
参考图1和图3，方法100继续到步骤104，其中，第一介电层203形成在衬底201和STI结构202上方。第一介电层203包括具有第一厚度的第一材料。在至少一个实施例中，第一材料包括氧化硅、氮氧化硅、氮化硅、或其组合。在其他实施例中，第一材料是氧化硅。在一些实施例中，第一厚度处于约30埃和约50埃之间的范围内。
参考图1和图4，方法100继续到步骤106，其中，移除器件区域210中的至少一部分第一介电层203。之后，暴露出位于被移除的介电层203下方的衬底201的表面。在至少一个实施例中，通过干式蚀刻和/或湿式蚀刻工艺移除第一介电层203。在其他实施例中，在室温下用稀释的HF溶液移除第一介电层203，其中，在稀释的HF溶液中，HF与去离子水的比率是约1∶50。在I/O区域220中的第一介电层203上方可以形成保护物(未示出)，例如，光刻胶或硬掩模层，从而在移除步骤期间保护该第一介电层203不被移除。
参考图1和图5，方法100继续到步骤108，其中，第二介电层204形成在器件区域210中的衬底201的上方。第二介电层204包括具有第二厚度的第二材料。在一些实施例中，第二材料与第一材料不同。在至少一个实施例中，第二材料包含氧化硅、氮氧化硅、氮化硅、或其组合。在其他实施例中，第二材料是氮化硅。在一些实施例中，第二厚度与第一厚度不同。在至少一个实施例中，第二厚度小于第一厚度。在其他实施例中，第二厚度处于约8埃和约15埃之间的范围内。
在一些实施例中，第二介电层204选择性地形成在具有衬底201的暴露表面的区域上方。例如，因为暴露出器件区域210中的衬底201的表面，所以第二介电层204形成在器件区域210中的衬底201上。例如，因为I/O区域220中的衬底201的表面被第一介电层203覆盖，所以第二介电层204未形成在I/O区域220中的衬底201上。在至少一个实施例中，使用热工艺(包括熔炉工艺，快速热退火(RTA)工艺，和/或原位水汽生成(ISSG)工艺)形成第二介电层204。在一些实施例中，使用含氮气体(例如NH3、N2、或其组合)实施热工艺。在至少一个实施例中，在约300℃和约700℃之间的温度范围内实施热工艺。在其他实施例中，在约0.1mTorr和约10mTorr之间的压力范围内实施热工艺。
可以在形成第二介电层204之后提供退火工艺。在至少一个实施例中，用氧气实施退火工艺。在其他实施例中，使用O2和N2的气体混合物实施退火工艺。在一些实施例中，在约500℃和约800℃之间的温度范围内以及约0.1mTorr和约1Torr之间的压力范围内实施退火工艺。退火工艺可以在第二介电层204和器件区域210中的衬底201之间形成氧化层(未示出)，从而改进第二介电层204和衬底201之间的界面的粗糙度。
参考图1和图6，方法100继续进行到步骤110，其中，牺牲栅极层205形成在第一介电层203和第二介电层204上方。在一些实施例中，牺牲栅极层205是多结晶体硅(多晶硅)层。可以掺杂多晶硅层以获得适当的导电率。可选地，如果在随后的栅极替换工艺中形成和替换牺牲栅极，则不一定要掺杂多晶硅。可选地，牺牲栅极层205是无定形的硅或其他材料，该其他材料具有与下层的第一介电层203、第二介电层204和随后形成的隔离件有关的期望的蚀刻速率。可以通过沉积(包括化学汽相沉积(CVD)、原子层沉积(ALD)，或其他合适的方法，和/或其组合)形成牺牲栅极层205。
参考图1和图7，方法100继续进行到步骤112，其中，对牺牲栅极层205以及下层的第一介电层203和第二介电层204实施图案化工艺。经过图案化的牺牲栅极层205和下层的第一介电层203形成了I/O区域220中的NMOS器件220a和PMOS器件220b的栅极叠层。经过图案化的牺牲栅极层205和下层的第二介电层204形成了器件区域210中的NMOS器件210a和PMOS器件210b的栅极叠层。例如，图案化工艺包括如下步骤：通过诸如旋转涂胶的适当工艺在牺牲栅极层205上方形成光刻胶层(未示出)，然后，将光刻胶层暴露和显影，从而形成光刻胶部件。然后，可以通过干式蚀刻工艺将光刻胶部件的图案转移至下层的牺牲栅极层205、第一介电层203、和第二介电层204，从而形成栅极叠层。另外，根据本领域所公知，为了增强随后的图案化工艺，可以在光刻胶层的下方形成抗反射涂布(ARC)层(未示出)。之后可以剥离光刻胶部件。可以理解，以上实例并不限制可以用于形成栅极叠层的加工步骤。
参考图1和图8，方法100继续进行到步骤114，其中，在衬底201中形成N-型轻掺杂源极/漏极(NLDD)区域207a、207b和P-型轻掺杂源极/漏极(PLDD)区域208a、208b。NLDD区域207a、207b分别大体上与NMOS器件210a和220a的栅极叠层的边缘对齐。将位于衬底201中并且在NLDD区域207a之间的区域看成是NMOS器件210a的栅极叠层的沟道，而将位于衬底201中并且在NLDD区域207b之间的区域看成是NMOS器件220a的栅极叠层的沟道。PLDD区域208a、208b分别大体上与PMOS器件210b和220b的栅极叠层的边缘对齐。将位于衬底201中并且在PLDD区域208a之间的区域看成是PMOS器件210b的栅极叠层的沟道，而将位于衬底201中并且在PLDD区域208b之间的区域看成是PMOS器件220b的栅极叠层的沟道。
可以通过离子注入、基于等离子体的离子注入、气体或固体源热扩散、沉积、或其组合形成NLDD区域207a、207b和PLDD区域208a、208b。在至少一个实施例中，用诸如磷和/或砷的N-型掺杂剂掺杂NLDD区域207a、207b。在另一个实施例中，用诸如硼和/或BF2的P-型掺杂剂掺杂PLDD区域208a、208b。
再参考图1和图8，方法100继续进行到步骤116，其中，在覆盖NMOS器件210a、220a和PMOS器件210b、220b的栅极叠层的侧壁上方形成隔离件206。在一些实施例中，可以通过以下步骤形成隔离件206：在NMOS器件210a、220a和PMOS器件210b、220b上方均厚沉积(blanket deposit)诸如氮化硅层的介电隔离件层(未示出)，然后各向异性地蚀刻该介电层，从而形成隔离件206。可选地，可以通过以下步骤将衬垫(未示出)包含在隔离件206的下面：在隔离件层下面形成诸如氧化硅层的介电衬垫层，然后，依次蚀刻隔离件层和衬垫层，从而形成隔离件206和下方的衬垫。在又一个实施例中，隔离件206可以包括其他介电材料，比如氧化硅、氮氧化硅、或其组合。
参考图1和图9，方法100继续进行到步骤118，其中，在衬底201中形成源极/漏极(S/D)区域209a、209b、211a、和211b。在一些实施例中，S/D区域209a、209b中分别邻近NLDD区域207a、207b形成，且S/D区域211a、211b分别邻近PLDD区域208a、208b形成。在一些实施例中，为了得到低电阻，S/D区域209a、209b、211a和211b上方可以包括硅化物(未示出)。
在一些实施例中，S/D区域209a、209b是n-型S/D区域，包含诸如砷(As)、磷(P)、其他V族元素、或其组合的掺杂剂。可以通过对衬底201实施一种或多种注入工艺或在衬底201中填充外延部件而形成S/D区域209a、209b。在所描述的实施例中，S/D区域209a、209b包括外延生长的硅(epi Si)部件。在外延工艺期间，外延Si S/D部件可以是原位掺杂的或未掺杂的。例如，外延Si S/D部件可以用磷掺杂，以形成Si:P S/D部件，或用碳掺杂，以形成Si:C S/D部件。在一些实施例中，S/D区域211a、211b是p-型S/D区域，包含诸如硼(B)或其他III族元素的掺杂剂。在所描述的实施例中，S/D区域211a、211b包括通过外延工艺形成的硅锗(SiGe)S/D部件。在外延工艺中，SiGe S/D部件可以是原位掺杂的或未掺杂的。
当S/D部件是未掺杂的时，可以理解，该S/D部件可以在随后的工艺中掺杂。可以通过离子注入工艺、等离子体浸没式离子注入(PIII)工艺、气体和/或固体源扩散工艺、其他适当工艺、或其组合实现掺杂。可以对S/D部件进一步实施诸如快速热退火工艺的退火工艺。
再参考图1和图9，方法100继续进行到步骤120，其中，向位于NMOS器件210a、PMOS器件210b、NMOS器件220a、和PMOS器件220b的栅极叠层内和上方的空间中填充层间介电(ILD)层212。在一些实施例中，进一步使用化学机械抛光(CMP)工艺将ILD层212平坦化。另外，在形成ILD层之前，可以形成接触蚀刻停止层(CESL)(未示出)。在一些实施例中，ILD层212是介电层，该介电层包含诸如氧化物、氮化物、氮氧化物、低-k介电材料、超低-k介电材料、极低-k介电材料、其他介电材料、和/或其组合的材料。可以通过，例如，CVD工艺、高密度等离子体(HDP)CVD工艺、高纵横比成形(HARP)工艺、旋涂工艺、其他沉积工艺、和/或其任意组合形成ILD层212。在一些实施例中，可以在ILD层212下方或上方形成附加介电层(未示出)。
图10-图12示出了用于形成后来的高-k栅极电介质和金属栅电极的栅极替换工艺。将所描述的工艺称为后栅极技术，该技术在形成晶体管的源极/漏极区域之后形成金属栅电极。
参考图1和图10，方法100继续进行到步骤122，其中，从器件区域210中的NMOS器件210a、PMOS器件210b，以及I/O区域220中的NMOS器件220a、PMOS器件220b的栅极叠层处移除牺牲栅极层205。通过移除步骤在器件区域210的ILD层212中形成开口213a、213b，在I/O区域220的ILD层212中形成开口223a、223b。然后，在移除牺牲栅极层205之后，将开口223a、223b中的第一介电层203和开口213a、213b中的第二介电层204暴露出来。在一些实施例中，移除工艺包括干式蚀刻工艺和/或湿式蚀刻工艺。在所描述的实施例中，在约45℃的温度下使用稀释的氨溶液的化学物质实施移除工艺。例如，稀释的氨溶液中NH4OH与去离子水的比值是约1∶5。
参考图1和图11，方法100继续进行到步骤124，其中，器件区域210的开口213a、213b中的第二介电层204被移除。移除工艺可以包括湿式蚀刻工艺和/或干式蚀刻工艺。在至少一个实施例中，移除工艺是使用磷酸溶液的湿式蚀刻工艺。该磷酸溶液可以包括磷酸和去离子水，该磷酸溶液的浓度在约95％和约100％的范围内。在例如约140℃和约180℃的温度范围内实施湿式蚀刻工艺。在另一实施例中，移除工艺是使用诸如CF3和/或CF4的CFx气体干式蚀刻工艺。可以在于式蚀刻工艺之后使用湿法清洗工艺，例如，稀释的HF(DHF)，以移除由干式蚀刻工艺产生的聚合物。
因为第二介电层204具有的第二材料与第一介电层203具有的第一材料不同，所以在第二介电层204和第一介电层203之间实现了高蚀刻选择性。第二介电层204和第一介电层203之间的蚀刻选择性在例如约80和约100之间的范围内。在一些实施例中，在移除器件区域210的开口213a、213b中的第二介电层204的过程中，没有必要在I/O区域220的开口223a、223b中的第一介电层203上方提供保护物。在一些实施例中，在移除器件区域210的开口213a、213b中的第二介电层204的过程中，I/O区域220的开口223a、223b中的第一介电层203基本上不被移除。因此，在蚀刻工艺期间，可以避免对第一介电层203的损害，并且可以精确地控制第一介电层203的第一厚度。
参考图1和图12，方法100继续进行到步骤126，其中，栅极介电层214形成在开口213a、213b、223a、和223b中。在器件区域210中，栅极电介质214形成在衬底201上方。在I/O区域220中，栅极电介质214形成在第一介电层203上方。栅电极G1和G2可以分别形成在器件区域210中的NMOS器件210a和PMOS器件210b的栅极电介质214的上方。栅电极G3和G4可以分别形成在I/O区域220中的NMOS器件220a和PMOS器件220b的栅极电介质214的上方。
在一些实施例中，栅极电介质214是设置在界面层(未示出)上方的高-k介电层。在一些实施例中，栅极介电层214可以包括氧化铪(HfO2)、氧化铪硅(HfSiO)、氮氧化铪硅(HfSiON)、氧化铪钽(HfTaO)、氧化铪钛(HfTiO)、氧化铪锆(HfZrO)、其他适当的高-k介电材料、和/或其组合。栅极介电层214可以进一步选自金属氧化物、金属氮化物、金属硅酸盐、过渡金属氧化物、过渡金属氮化物、过渡金属硅酸盐、金属的氮氧化物、金属铝酸盐、硅酸锆、铝酸锆、氧化硅、氮化硅、氮氧化硅、氧化锆、氧化钛、氧化铝、二氧化铪-氧化铝(HfO2-Al2O3)合金、其他适当的材料、和/或其组合。可以通过任何适当工艺形成栅极介电层214，比如通过原子层沉积(ALD)、化学汽相沉积(CVD)、物理汽相沉积(PVD)、远程等离子体CVD(RPCVD)、等离子增强型CVD(PECVD)、金属有机物CVD(MOCVD)、溅射、电镀、其他适当工艺、和/或其组合。
在一些实施例中，栅电极G1、G2、G3、和G4是金属栅极。在一些实施例中，栅电极G1、G3包括第一功函数金属层210，并且将第一功函数金属层215配置成用于调节第一栅电极G1、G3的功函数值。例如，第一功函数金属层215是n-型功函数金属层。在一些实施例中，栅电极G2、G4包括位于第一功函数金属层215上方的第二功函数金属层216。例如，第二功函数金属层是p-型功函数金属层。第一和第二功函数金属层245、216可以形成组合的功函数，以调节栅电极G2、G4的功函数值。
第一功函数金属层215可以包括诸如金属、金属碳化物、金属氮化物、或其他适当材料的材料。在一些实施例中，第一功函数金属层215可以包括诸如铪、锆、钛、钽、铝、金属碳化物、其他适当材料、或其组合的材料。在其他实施例中，第一功函数金属层215可以包含TiAl。第一功函数金属层215能够提供约4.3eV或小于4.3eV的功函数值。
第二功函数金属层216可以包括材料，比如金属、金属碳化物、金属氮化物、其他可以为晶体管提供期望的功函数的材料。在一些实施例中，第二功函数金属层216可以包含导电金属，诸如钌、钯、铂、钴、镍、导电金属氧化物，例如，氧化钌、其他适当材料、或其组合。在其他实施例中，第二功函数金属层216可以包含TiN。第二功函数金属层216能够提供约5eV或大于5eV的功函数值。
在一些实施例中，在栅电极G1、G2、G3、和G4上方形成导体结构217。可以将导体结构217配置为提供电传输。导体结构217可以包括诸如线、凸块、塞、和/或其他结构形状的结构。导体结构217可以包括金属(例如Al)或硅化物，比如硅化镍(NiSi)、硅化镍铂(NiPtSi)、硅化镍铂锗(NiPtGeSi)、硅化镍锗(NiGeSi)、硅化镱(YbSi)、硅化铂(PtSi)、硅化铱(IrSi)、硅化铒(ErSi)、硅化钴(CoSi)、硅化钛(TiSi)，其他适当材料，和/或其组合。
之后，如下所述，继续加工半导体器件200以完成制造。例如，在衬底上方形成包括金属层和金属层间电介质的多层互连(MLI)，以电连接半导体器件的各个部件或结构。多层互连包括垂直互连(比如传统的通孔或接触件)以及水平互连(比如金属线)。各种互连部件可以使用各种导电材料，包括铜、钨和硅化物。在一个实例中，使用镶嵌工艺形成铜多层互连结构。
总的来说，公开的方法和集成电路器件改进了器件性能，包括但是不限于，通过在移除器件区域的第二介电层的过程中使I/O区域中的第一介电层避免损坏而增强了对I/O区域中的第一介电层的表面粗糙度的控制。另外，可以精确地控制I/O区域中的第一介电层的厚度，这样可以简化工艺流程。可以理解，不同的实施例可以具有不同的优势，且没有特定的优势是任何实施例都必须具备的。
上面论述了若干实施例的部件，使得本领域普通技术人员可以更好地理解本发明的各个方面。本领域普通技术人员应该理解，可以很容易地使用本发明作为基础来设计或更改其他用于达到与这里所介绍实施例相同的目的和/或实现相同优点的处理和结构。本领域普通技术人员也应该意识到，这种等效构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，可以进行多种变化、替换以及改变。

Claims (10)

1.一种方法，包括：
提供衬底，所述衬底具有第一区域和第二区域；
利用第一材料在所述第一区域中的所述衬底上方形成第一介电层；
利用第二材料在所述第二区域中的所述衬底上方形成第二介电层，其中，所述第二材料与所述第一材料不同；
在所述第一介电层和所述第二介电层上方形成牺牲栅极层；
将所述牺牲栅极层、所述第一介电层和所述第二介电层图案化，从而在所述第一区域和所述第二区域中形成栅极叠层；
在所述第一区域和所述第二区域中的栅极叠层内形成ILD层；
将所述第一区域和所述第二区域中的所述牺牲栅极层移除；以及
将所述第二介电层的至少一部分移除。
2.根据权利要求1所述的方法，其中，所述第一区域是I/O区域，所述第二区域是器件区域，或者
其中，在移除所述第二介电层的所述至少一部分的过程中，所述第一介电层基本上不被移除，或者
其中，所述第一材料是氧化硅，或者
其中，所述第二材料是氮化硅。
3.根据权利要求1所述的方法，其中，通过选择性工艺执行在所述第二区域中形成所述第二介电层的步骤，使得所述第二介电层不形成在所述第一区域中。
4.根据权利要求3所述的方法，其中，所述选择性工艺是热工艺，或者
其中，所述选择性工艺是熔炉工艺、快速热退火(RTA)工艺、或者原位水汽生成(ISSG)工艺，或者
其中，使用含氮气体实施所述选择性工艺，或者
其中，在大约300℃和大约700℃之间的温度范围内和大约0.1mTorr和大约10mTorr之间的压力范围内实施所述选择性工艺。
5.根据权利要求1所述的方法，其中，使用磷酸溶液执行移除所述第二介电层的至少一部分的步骤，或者
进一步包括：
在形成所述第二介电层之后，实施退火工艺。
6.一种方法，包括：
提供衬底，所述衬底具有器件区域和I/O区域；
在所述衬底上方形成第一介电层；
将所述器件区域中的所述第一介电层的一部分移除；
在所述器件区域中的所述衬底上方选择性地形成第二介电层，其中，在所述第一介电层和所述第二介电层之间存在蚀刻选择性；
在所述第一介电层和所述第二介电层上方形成牺牲栅极层；
将所述牺牲栅极层、所述第一介电层和所述第二介电层图案化，从而在所述器件区域和所述I/O区域中形成栅极叠层；
在所述器件区域和所述I/O区域中的所述栅极叠层内形成ILD层；
将所述器件区域和所述I/O区域中的所述牺牲栅极层移除；以及
将所述器件区域中的所述第二介电层移除，其中，在移除所述第二介电层的过程中，所述I/O区域中的所述第一介电层基本上不被移除。
7.根据权利要求6所述的方法，其中，所述第一介电层比所述第二介电层厚，或者
其中，所述第一介电层是氧化硅，所述第二介电层是氮化硅，或者
其中，所述第二介电层和所述第一介电层之间的蚀刻选择性处于大约80和大约100之间的范围内，或者
其中，通过使用磷酸溶液的湿式蚀刻工艺执行移除所述第二介电层的步骤。
8.根据权利要求6所述的方法，进一步包括：在形成所述第二介电层之后，实施退火工艺。
9.根据权利要求8所述的方法，其中，使用氧气实施所述退火工艺。
10.一种方法，包括：
提供衬底，所述衬底具有器件区域和I/O区域；
在所述衬底上方形成氧化层；
将所述氧化层的一部分移除，从而暴露出所述器件区域中的所述衬底；
在所述器件区域中的所述衬底上方选择性地形成氮化层；
在所述氧化层和所述氮化层上方形成多晶硅层；
将所述多晶硅层、所述氧化层和所述氮化层图案化，从而在所述器件区域和所述I/O区域中形成栅极叠层；
在所述器件区域和所述I/O区域中的所述栅极叠层内形成ILD层；
移除所述多晶硅层，从而在所述器件区域和所述I/O区域中形成开口；
在基本上不移除所述I/O区域的所述开口中的所述氧化层的情况下，将所述器件区域的所述开口中的所述氮化层移除；
在所述器件区域和所述I/O区域的所述开口中形成高-k栅极电介质；以及
在所述高-k栅极电介质上方形成金属栅电极。
CN201110337456.3A 2011-05-13 2011-10-28 集成半导体结构的制造方法 Active CN102779743B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/107,636 US9082789B2 (en) 2011-05-13 2011-05-13 Fabrication methods of integrated semiconductor structure
US13/107,636 2011-05-13

Publications (2)

Publication Number Publication Date
CN102779743A true CN102779743A (zh) 2012-11-14
CN102779743B CN102779743B (zh) 2015-09-16

Family

ID=47124613

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110337456.3A Active CN102779743B (zh) 2011-05-13 2011-10-28 集成半导体结构的制造方法

Country Status (3)

Country Link
US (1) US9082789B2 (zh)
CN (1) CN102779743B (zh)
TW (1) TWI456665B (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104183471A (zh) * 2013-05-21 2014-12-03 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN104795331A (zh) * 2014-01-21 2015-07-22 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法
CN105280498A (zh) * 2014-07-22 2016-01-27 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN105593992A (zh) * 2013-09-27 2016-05-18 英特尔公司 在共同衬底上具有不同功函数的非平面i/o和逻辑半导体器件
CN107045981A (zh) * 2016-02-05 2017-08-15 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN108695254A (zh) * 2017-04-10 2018-10-23 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN109216356A (zh) * 2017-06-30 2019-01-15 台湾积体电路制造股份有限公司 在不同材料的高k介电层上形成的自保护层
CN109979802A (zh) * 2017-12-28 2019-07-05 中国科学院苏州纳米技术与纳米仿生研究所 高功函数可调的过渡金属氮化物材料、其制备方法及应用
CN109994647A (zh) * 2018-06-22 2019-07-09 友达光电股份有限公司 显示面板及其制作方法
CN114999907A (zh) * 2022-08-08 2022-09-02 合肥新晶集成电路有限公司 栅极氧化层的制作方法及场效应晶体管的制作方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120306026A1 (en) * 2011-05-31 2012-12-06 International Business Machines Corporation Replacement gate electrode with a tungsten diffusion barrier layer
JP5733623B2 (ja) * 2011-06-10 2015-06-10 国立大学法人九州大学 半導体装置の製造方法
US9129856B2 (en) * 2011-07-08 2015-09-08 Broadcom Corporation Method for efficiently fabricating memory cells with logic FETs and related structure
US20130049134A1 (en) * 2011-08-30 2013-02-28 Renesas Electronics Corporation Semiconductor device and method of making same
US8685808B2 (en) 2011-09-28 2014-04-01 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device fabrication method
US9236379B2 (en) 2011-09-28 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and fabrication method thereof
US8951855B2 (en) * 2012-04-24 2015-02-10 United Microelectronics Corp. Manufacturing method for semiconductor device having metal gate
CN103378008B (zh) * 2012-04-27 2015-10-14 中国科学院微电子研究所 双金属栅极cmos器件及其制造方法
US9224826B2 (en) * 2014-02-12 2015-12-29 International Business Machines Corporation Multiple thickness gate dielectrics for replacement gate field effect transistors
DE102014221371B4 (de) * 2014-10-21 2018-04-19 Globalfoundries Inc. Verfahren zum Bilden eines Halbleiterschaltungselements und Halbleiterschaltungselement
US11101365B2 (en) * 2019-01-31 2021-08-24 Samsung Electronics Co., Ltd. Method for fabricating semiconductor device and semiconductor device fabricated by the same
EP3813124A1 (en) 2019-10-22 2021-04-28 Imec VZW Split replacement metal gate integration

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010021588A1 (en) * 1997-12-31 2001-09-13 George R. Misium Nitridation for split gate multiple voltage devices
US20040082144A1 (en) * 2002-07-19 2004-04-29 Park Cheol Hwan Method for forming device isolation film of semiconductor device
TW200504814A (en) * 2003-07-16 2005-02-01 Semiconductor Leading Edge Tec Semiconductor device and method for manufacturing semiconductor device
US20090104742A1 (en) * 2007-10-23 2009-04-23 Texas Instruments Incorporated Methods for forming gate electrodes for integrated circuits
US20090170339A1 (en) * 2007-12-31 2009-07-02 Martin Trentzsch Reducing the creation of charge traps at gate dielectrics in mos transistors by performing a hydrogen treatment

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3853633A (en) * 1972-12-04 1974-12-10 Motorola Inc Method of making a semi planar insulated gate field-effect transistor device with implanted field
US6080682A (en) * 1997-12-18 2000-06-27 Advanced Micro Devices, Inc. Methodology for achieving dual gate oxide thicknesses
US7045847B2 (en) * 2003-08-11 2006-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with high-k gate dielectric
US7183184B2 (en) * 2003-12-29 2007-02-27 Intel Corporation Method for making a semiconductor device that includes a metal gate electrode
US7026203B2 (en) * 2003-12-31 2006-04-11 Dongbuanam Semiconductor Inc. Method for forming dual gate electrodes using damascene gate process
US8642457B2 (en) * 2011-03-03 2014-02-04 United Microelectronics Corp. Method of fabricating semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010021588A1 (en) * 1997-12-31 2001-09-13 George R. Misium Nitridation for split gate multiple voltage devices
US20040082144A1 (en) * 2002-07-19 2004-04-29 Park Cheol Hwan Method for forming device isolation film of semiconductor device
TW200504814A (en) * 2003-07-16 2005-02-01 Semiconductor Leading Edge Tec Semiconductor device and method for manufacturing semiconductor device
US20090104742A1 (en) * 2007-10-23 2009-04-23 Texas Instruments Incorporated Methods for forming gate electrodes for integrated circuits
US20090170339A1 (en) * 2007-12-31 2009-07-02 Martin Trentzsch Reducing the creation of charge traps at gate dielectrics in mos transistors by performing a hydrogen treatment

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104183471B (zh) * 2013-05-21 2018-11-16 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN104183471A (zh) * 2013-05-21 2014-12-03 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
US10692771B2 (en) 2013-09-27 2020-06-23 Intel Corporation Non-planar I/O and logic semiconductor devices having different workfunction on common substrate
CN105593992A (zh) * 2013-09-27 2016-05-18 英特尔公司 在共同衬底上具有不同功函数的非平面i/o和逻辑半导体器件
US11823954B2 (en) 2013-09-27 2023-11-21 Intel Corporation Non-planar I/O and logic semiconductor devices having different workfunction on common substrate
US10229853B2 (en) 2013-09-27 2019-03-12 Intel Corporation Non-planar I/O and logic semiconductor devices having different workfunction on common substrate
US11335601B2 (en) 2013-09-27 2022-05-17 Intel Corporation Non-planar I/O and logic semiconductor devices having different workfunction on common substrate
US10892192B2 (en) 2013-09-27 2021-01-12 Intel Corporation Non-planar I/O and logic semiconductor devices having different workfunction on common substrate
CN105593992B (zh) * 2013-09-27 2020-02-14 英特尔公司 在共同衬底上具有不同功函数的非平面i/o半导体器件和逻辑半导体器件
CN104795331A (zh) * 2014-01-21 2015-07-22 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法
CN104795331B (zh) * 2014-01-21 2018-08-10 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法
CN105280498B (zh) * 2014-07-22 2018-07-10 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN105280498A (zh) * 2014-07-22 2016-01-27 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN107045981A (zh) * 2016-02-05 2017-08-15 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN107045981B (zh) * 2016-02-05 2019-09-27 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN108695254A (zh) * 2017-04-10 2018-10-23 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN108695254B (zh) * 2017-04-10 2020-10-09 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN109216356A (zh) * 2017-06-30 2019-01-15 台湾积体电路制造股份有限公司 在不同材料的高k介电层上形成的自保护层
CN109979802A (zh) * 2017-12-28 2019-07-05 中国科学院苏州纳米技术与纳米仿生研究所 高功函数可调的过渡金属氮化物材料、其制备方法及应用
CN109994647A (zh) * 2018-06-22 2019-07-09 友达光电股份有限公司 显示面板及其制作方法
CN109994647B (zh) * 2018-06-22 2021-07-20 友达光电股份有限公司 显示面板及其制作方法
CN114999907A (zh) * 2022-08-08 2022-09-02 合肥新晶集成电路有限公司 栅极氧化层的制作方法及场效应晶体管的制作方法

Also Published As

Publication number Publication date
CN102779743B (zh) 2015-09-16
TW201250858A (en) 2012-12-16
TWI456665B (zh) 2014-10-11
US9082789B2 (en) 2015-07-14
US20120289040A1 (en) 2012-11-15

Similar Documents

Publication Publication Date Title
CN102779743B (zh) 集成半导体结构的制造方法
US9349831B2 (en) Integrated circuit device with well controlled surface proximity and method of manufacturing same
US9698057B2 (en) Method of manufacturing strained source/drain structures
KR101211130B1 (ko) Ｓｒａｍ을 위한 집적 반도체 구조 및 그의 제조 방법들
KR101207327B1 (ko) 금속 게이트 트랜지스터, 집적 회로, 시스템 및 그 제조 방법
US7985690B2 (en) Method for a gate last process
US8372755B2 (en) Multilayer hard mask
CN102376538B (zh) 形成多晶硅电阻装置的方法以及半导体装置
US8659089B2 (en) Nitrogen passivation of source and drain recesses
US20120273847A1 (en) Integrated circuit device with well controlled surface proximity and method of manufacturing same
CN105374875A (zh) 包括嵌入式鳍隔离区的多栅极器件结构及其形成方法
CN102013424A (zh) 集成电路及其制法
CN102169835B (zh) 集成电路元件及其制造方法
CN101661957A (zh) 具有掺杂导电金属氧化物作为栅电极的cmos器件结构和方法
US8404544B1 (en) Fabrication methods of integrated semiconductor structure
US9349657B2 (en) Fabrication methods of integrated semiconductor structure
US10163724B2 (en) Integrated circuit device and method of manufacturing same
CN103165606A (zh) 用于高-k金属栅极技术的增强栅极替换工艺
CN105280701A (zh) Finfet掺杂方法及其结构
KR20160037714A (ko) 더미 게이트 구조를 가지는 반도체 장치 및 그 제조방법
CN103681346B (zh) 晶体管、半导体器件及其制造方法
CN110648973A (zh) 制造半导体器件的方法以及半导体器件
KR20120133652A (ko) 반도체 소자의 제조 방법
CN104752228A (zh) 半导体器件结构及其制造方法
US8518780B1 (en) Fabrication methods of integrated semiconductor structure

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant