CN104183471B - 一种半导体器件的制造方法 - Google Patents
一种半导体器件的制造方法 Download PDFInfo
- Publication number
- CN104183471B CN104183471B CN201310190221.5A CN201310190221A CN104183471B CN 104183471 B CN104183471 B CN 104183471B CN 201310190221 A CN201310190221 A CN 201310190221A CN 104183471 B CN104183471 B CN 104183471B
- Authority
- CN
- China
- Prior art keywords
- area
- layer
- protective layer
- core space
- pseudo
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 69
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 41
- 239000010410 layer Substances 0.000 claims abstract description 87
- 238000000034 method Methods 0.000 claims abstract description 54
- 239000011241 protective layer Substances 0.000 claims abstract description 48
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 239000011229 interlayer Substances 0.000 claims abstract description 8
- 239000000463 material Substances 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 11
- 238000001039 wet etching Methods 0.000 claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- 229920002120 photoresistant polymer Polymers 0.000 claims description 6
- 238000000231 atomic layer deposition Methods 0.000 claims description 4
- 238000005229 chemical vapour deposition Methods 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
- 230000006378 damage Effects 0.000 abstract description 7
- 230000015572 biosynthetic process Effects 0.000 description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 239000011513 prestressed concrete Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 239000004567 concrete Substances 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- 208000027418 Wounds and injury Diseases 0.000 description 1
- NRCKPUWWRHKANR-UHFFFAOYSA-N [O].[N].[Si].[Hf] Chemical compound [O].[N].[Si].[Hf] NRCKPUWWRHKANR-UHFFFAOYSA-N 0.000 description 1
- 239000000109 continuous material Substances 0.000 description 1
- 238000001723 curing Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000007792 gaseous phase Substances 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 238000013007 heat curing Methods 0.000 description 1
- 208000014674 injury Diseases 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910017464 nitrogen compound Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000004062 sedimentation Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Formation Of Insulating Films (AREA)
Abstract
本发明提供一种半导体器件的制造方法，涉及半导体技术领域。该方法包括：步骤S101、提供包括I/O区和核心区的半导体衬底，形成位于I/O区的栅氧化层和位于栅氧化层之上的保护层；步骤S102、形成位于核心区的伪界面层；步骤S103、在保护层和伪界面层之上分别形成包括伪栅极的伪栅极结构，并在伪栅极结构之间形成层间介电层；步骤S104、去除所述伪栅极；步骤S105、去除伪界面层位于核心区的栅极区域的部分；步骤S106、去除保护层位于I/O区的栅极区域的部分。该方法通过在I/O区的栅氧化层上方形成保护层，可以在去除位于核心区的伪界面层时保护栅氧化层免受损害，相对于现有技术，简化了工艺，提高了生产效率。
Description
技术领域
本发明涉及半导体技术领域，具体而言涉及一种半导体器件的制造方法。
背景技术
在半导体技术领域中，随着器件尺寸不断缩小，高k金属栅极技术成为了一项具有广阔应用前景的技术。高k金属栅极技术包括“先高k/后栅极（high-k-first/gate-last）”和“后高k/后栅极（high k-last/gate-last）”等具体方案。当半导体技术的工艺节点发展到28nm及以下，“先高k/后栅极”的技术方案已经难以满足进一步降低“等效栅氧化层厚度”（EOT）的要求。因此，“后高k/后栅极（high k-last/gate-last）”的方案吸引了业界更多的注意。
目前，应用“后高k/后栅极（high k-last/gate-last）”的高k金属栅极技术进行半导体器件制造的方法，一般包括如下步骤。其中，图1A至1I为示出了该半导体器件的制造方法的相关步骤形成的结构的示意图（截面图）。
步骤E1：提供包括I/O区和核心（Core）区的半导体衬底100，在半导体衬底100上形成栅氧化层101。如图1A所示。
其中，栅氧化层101，用于作为位于I/O区的器件的栅氧化层。
步骤E2：去除栅氧化层101位于核心区的部分。形成的图形，如图1B所示。
步骤E3：在核心区形成伪界面层（dummy interfacial layer）102。形成的图形，如图1C所示。
步骤E4：在I/O区形成包括伪栅极103B和伪栅极侧壁104B的伪栅极结构，在核心区形成包括伪栅极103A和伪栅极侧壁104A的伪栅极结构。形成的图形，如图1D所示。
其中，伪栅极103A和103B的材料可以为多晶硅。形成伪栅极103A和103B的方法可以为：沉积一层多晶硅材料层，然后对该多晶硅材料层进行刻蚀形成伪栅极103A和103B。
步骤E5：在伪界面层102和保留栅氧化层101的上方、伪栅极结构之间形成层间介电层（ILD）105。形成的图形，如图1E所示。
其中，形成层间介电层（ILD）105的方法，可以为沉积层间介电材料薄膜并进行热固化处理。
本领域的技术人员可以理解，在步骤E4之后、E5之前，还可以包括进行离子注入（IMP）以形成源极和漏极的步骤。
步骤E6：去除位于核心区的伪栅极103A和位于I/O区的伪栅极103B。形成的图形，如图1F所示。
经过该步骤，暴露出了位于I/O区的栅氧化层101和位于核心区的伪界面层102。
步骤E7：在I/O区的上方形成掩膜层106。如图1G所示。
其中，掩膜层106的作用在于，保护I/O区的栅氧化层101在后续去除位于核心区的伪界面层102的工艺中免受损害
步骤E8：去除位于核心区的伪界面层102。形成的图形，如图1H所示。
其中，去除伪界面层102可以采用的方法为湿法刻蚀。
步骤E9：在核心区原来伪界面层102的位置形成界面层107。形成的图形，如图1I所示。
在上述半导体器件的制造方法中，形成各层的工艺可以选用现有技术中的各种常用方法，在此不再一一赘述。对于这一半导体器件的制造方法，在去除伪界面层102之前，需要在I/O区的上方形成掩膜层106，以保护I/O区的栅氧化层101在去除伪界面层102的过程中免受伤害。然而，形成掩膜层106需要经过成膜、曝光、显影、刻蚀等一系列的工艺过程，导致相关工艺比较复杂，将占用比较多的工艺时间，在一定程度上造成半导体器件的生产效率的下降。
因此，有必要提出一种新的半导体器件的制造方法，以解决现有技术中出现的上述问题。
发明内容
针对现有技术的不足，本发明提供一种半导体器件的制造方法，包括：
步骤S101：提供包括I/O区和核心区的半导体衬底，在所述半导体衬底上形成位于所述I/O区的栅氧化层和位于所述栅氧化层之上的保护层；
步骤S102：在所述半导体衬底上形成位于所述核心区的伪界面层；
步骤S103：在所述保护层和所述伪界面层之上分别形成包括伪栅极的伪栅极结构，并在所述伪栅极结构之间形成层间介电层；
步骤S104：去除所述伪栅极；
步骤S105：去除所述伪界面层位于所述核心区的栅极区域的部分；
步骤S106：去除所述保护层位于所述I/O区的栅极区域的部分。
其中，所述步骤S101包括：
步骤S1011：提供包括I/O区和核心区的半导体衬底，在所述半导体衬底上形成覆盖所述I/O区和所述核心区的栅氧化层；
步骤S1012：在所述栅氧化层上形成保护层；
步骤S1013：去除所述保护层和所述栅氧化层位于所述核心区的部分。
其中，所述步骤S1013包括：
步骤S10131：在所述保护层位于所述I/O区的部分的上方形成图形化的光刻胶；
步骤S10132：以所述图形化的光刻胶为掩膜，刻蚀去除所述保护层和所述栅氧化层位于所述核心区的部分。
其中，在所述步骤S101中，形成所述保护层所采用的方法为：原子层沉积法、化学气相沉积法或炉管工艺。
其中，所述保护层的材料为氮化硅。
其中，所述保护层的厚度为
其中，所述步骤S105包括：利用DHF对所述伪界面层进行湿法刻蚀，去除所述伪界面层位于所述核心区的栅极区域的部分。
其中，在所述步骤S106之后还包括步骤S107：在所述核心区的栅极区域形成界面层。
其中，在所述步骤S107之后还包括步骤S108：在所述界面层的上方形成高k介电层。
其中，在所述步骤S108之后还包括步骤S109：在所述高k介电层的上方形成金属栅极。
本发明的半导体器件的制造方法，通过在I/O区的栅氧化层上方与栅氧化层一起形成保护层，可以在去除位于核心区的伪界面层时保护栅氧化层免受损害，相对现有技术，省略了在去除位于核心区的伪界面层之前形成覆盖I/O区的掩膜层的步骤，简化了工艺，提高了半导体器件的生产效率。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1A至1I为现有技术中半导体器件的制造方法的相关步骤形成的结构的示意图；
图2A至图2J为本发明实施例的半导体器件的制造方法的相关步骤形成的结构的示意图；
图3为本发明实施例提出的一种半导体器件的制造方法的流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的半导体器件的制造方法。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
下面，参照图2A至图2J和图3来描述本发明提出的半导体器件的制造方法一个示例性方法的详细步骤。图2A至图2J为本发明实施例的半导体器件的制造方法的相关步骤形成的结构的示意图（截面图）；图3为本发明实施例提出的一种半导体器件的制造方法的流程图。
本发明实施例的半导体器件的制造方法，包括如下步骤：
步骤A1：提供包括I/O区和核心（Core）区的半导体衬底200，在半导体衬底200上形成覆盖I/O区和核心区的栅氧化层201。如图1A所示。
其中，栅氧化层201，用于作为位于I/O区的器件的栅氧化层。
本领域的技术人员可以理解，I/O区即输入/输出区，在半导体器件制造完成后，该区域形成有用于起输入/输出作用的器件。核心区（Core Area）也称内核区，即用于实现半导体器件的核心功能的区域。
作为示例，在本实施例中，所述半导体衬底200选用单晶硅材料构成。所述半导体衬底中还形成有各种阱(well)结构，为了简化，图示中予以省略。
步骤A2：在栅氧化层201上形成保护层2011。形成的图形，如图2B所示。
其中，保护层2011的作用在于，在后续去除位于核心区的伪界面层的步骤中保护栅氧化层201免受损害。
在本实施例中，保护层2011的材料可以为氮化硅、碳化硅等。现有技术中各种与后续形成伪界面层的材料具有较大的刻蚀选择比的材料，均可以用于形成保护层2011。实际上，在本发明实施例中，上述保护层2011材料的湿法刻蚀的刻蚀率均比较低，而后续形成的伪界面层在去除时则采用湿法刻蚀去除。
在本实施例中，形成保护层2011的方法可以为ALD（原子层沉积法）、CVD（化学气相沉积法）或furnace（炉管工艺）。示例性的，保护层2011的材料为氮化硅。在本实施例中，保护层2011的厚度优选采用当保护层2011处于这一厚度可以在保证起到保护作用的同时，保证器件的均一性。如果保护层过厚，将造成半导体器件的I/O区与核心区的厚度差异比较大，使得器件的均一性受到影响。而如果保护层过薄，则无法起到保护层的作用。
步骤A3：去除保护层2011和栅氧化层201位于半导体衬底的核心区的部分。形成的图形，如图2C所示。
示例性的，步骤A3可以包括如下步骤：
首先，在保护层2011位于半导体衬底的I/O区的部分的上方形成图形化的光刻胶；
然后，以图形化的光刻胶为掩膜，通过湿法刻蚀去除保护层2011和栅氧化层201位于半导体衬底的核心区的部分。
步骤A4：在半导体衬底200的核心区形成伪界面层（dummy interfacial layer）202。形成的图形，如图2D所示。
步骤A5：在核心区形成包括伪栅极203A和伪栅极侧壁204A的伪栅极结构，在I/O区形成包括伪栅极203B和伪栅极侧壁204B的伪栅极结构。形成的图形，如图2E所示。
其中，伪栅极203A和203B的材料，可以为多晶硅或其他合适的材料。形成伪栅极203A和203B的方法可以为：沉积一层多晶硅材料层，然后对该多晶硅材料层进行刻蚀形成伪栅极203A和203B。
本领域技术人员可以理解，位于核心区的伪栅极结构和位于I/O区的伪栅极结构，可以在同一工艺中同时形成，也可以分步形成，本实施例并不对此进行限定。并且，伪栅极侧壁204A和204B可以省略，或者，可以为多层结构，在此并不进行限定。
步骤A6：在伪界面层202和保留保护层201的上方、伪栅极结构之间形成层间介电层（ILD）205。形成的图形，如图2F所示。
其中，形成层间介电层205的方法，可以为沉积层间介电材料薄膜并进行热固化处理。
本领域的技术人员可以理解，在步骤A5之后、A6之前，还可以包括：进行离子注入（IMP）以在半导体衬底上形成器件的源极和漏极的步骤。
步骤A7：去除伪栅极，具体地，去除位于核心区的伪栅极203A和位于I/O区的伪栅极203B。形成的图形，如图2G所示。
经过该步骤，暴露出了位于I/O区的位于栅氧化层201上方的保护层2011和位于核心区的伪界面层202。
步骤A8：去除位于核心区的伪界面层202。具体地，去除伪界面层202位于核心区的栅极区域的部分。形成的图形，如图2H所示。
其中，去除伪界面层202可以采用的方法为湿法刻蚀。具体的，可以采用DHF进行湿法刻蚀去除伪界面层202。
在本步骤中，由于形成保护层2011的材料与形成伪界面层202的材料之间具有较大的刻蚀选择比，因此，在刻蚀去除伪界面层202的过程中，保护层2011可以保护栅氧化层201免受损害。
由于保护层2011的存在，因此，不需要如现有技术一样，在去除位于核心区的伪界面层202之前形成位于I/O区的掩膜层106。即可以省略形成掩膜层106所需要的成膜、曝光、显影、刻蚀等一系列工艺，因而简化了工艺过程，节省了工艺时间。
步骤A9：去除位于I/O区的栅极区域的保护层2011。形成的图形，如图2I所示。
其中，去除的方法，可以为干法刻蚀或湿法刻蚀等，在此并不进行限定。
步骤A10：在核心区的栅极区域（即原来伪界面层202的位置）形成界面层206。形成的图形，如图2J所示。
其中，形成界面层206的方法，可以采用现有技术中的各种方法，比如化学气相沉积法或其他合适的方法。界面层206的材料，可以选用现有技术中各种合适的材料，在此并不进行限定。
至此，完成了本发明实施例的半导体器件的制造方法的相关步骤的介绍。下面，可以根据现有技术中的应用“后高k/后栅极（high k-last/gate-last）”方案的高k金属栅极技术进行半导体器件制造的方法，来完成整个半导体器件的制造。并且，本领域的技术人员可以理解，上述步骤A1至A10仅为半导体器件的制造方法的所有步骤中的一部分步骤，不仅在步骤A10之后还包括其他步骤，在步骤A1之前以及步骤A1与A10之间，均可以包括其他步骤。关于其他步骤，均可以采用现有技术中的各种方法来实现，在此不再一一赘述。
其中，在步骤A10之后，还可以包括如下步骤：
步骤A11：在核心区的界面层206的上方形成高k介电层。
其中，高k介电层的材料，可以为铪氧化物、铪硅酸盐、铪硅氧氮化合物等，在此并不进行限定。
步骤A12：在核心区的高k介电层的上方形成金属栅极。
当然，本发明实施例的半导体器件的制造方法，还可以包括其他步骤，此处不再赘述。
本发明实施例的半导体器件的制造方法，通过在I/O区的栅氧化层上方形成保护层，可以在去除位于核心区的伪界面层时保护栅氧化层免受损害，相对于现有技术，省略了在去除位于核心区的伪界面层之前形成覆盖I/O区的掩膜层的步骤，简化了工艺，提高了半导体器件的生产效率。
本领域的技术人员可以理解，在本发明实施例中，形成以及去除保护层2011的所有相关工艺，所占用的工艺时间之和远远小于现有技术中形成覆盖I/O区的掩膜层的工艺时间，且工艺复杂度也得到了降低。
参照图3，其中示出了本发明提出的半导体器件的制造方法中的一种典型方法的流程图，用于简要示出相关制造工艺的流程。该方法具体包括：
步骤S101：提供包括I/O区和核心区的半导体衬底，在所述半导体衬底上形成位于所述I/O区的栅氧化层和位于所述栅氧化层之上的保护层；
步骤S102：在所述半导体衬底上形成位于所述核心区的伪界面层；
步骤S103：在所述保护层和所述伪界面层之上分别形成包括伪栅极的伪栅极结构，并在所述伪栅极结构之间形成层间介电层；
步骤S104：去除所述伪栅极；
步骤S105：去除所述伪界面层位于所述核心区的栅极区域的部分；
步骤S106：去除所述保护层位于所述I/O区的栅极区域的部分。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (10)
1.一种半导体器件的制造方法，其特征在于，所述方法包括：
步骤S101：提供包括I/O区和核心区的半导体衬底，在所述半导体衬底上形成位于所述I/O区的栅氧化层和位于所述栅氧化层之上的保护层；
步骤S102：在所述半导体衬底上形成位于所述核心区的伪界面层；
步骤S103：在所述保护层和所述伪界面层之上分别形成包括伪栅极的伪栅极结构，并在所述伪栅极结构之间形成层间介电层；
步骤S104：去除所述伪栅极；
步骤S105：去除所述伪界面层位于所述核心区的栅极区域的部分，所述保护层避免去除位于核心区的栅极区域的伪界面层时损伤到所述栅氧化层；
步骤S106：去除所述保护层位于所述I/O区的栅极区域的部分。
2.如权利要求1所述的半导体器件的制造方法，其特征在于，所述步骤S101包括：
步骤S1011：提供包括I/O区和核心区的半导体衬底，在所述半导体衬底上形成覆盖所述I/O区和所述核心区的栅氧化层；
步骤S1012：在所述栅氧化层上形成保护层；
步骤S1013：去除所述保护层和所述栅氧化层位于所述核心区的部分。
3.如权利要求2所述的半导体器件的制造方法，其特征在于，所述步骤S1013包括：
步骤S10131：在所述保护层位于所述I/O区的部分的上方形成图形化的光刻胶；
步骤S10132：以所述图形化的光刻胶为掩膜，刻蚀去除所述保护层和所述栅氧化层位于所述核心区的部分。
4.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S101中，形成所述保护层所采用的方法为：原子层沉积法、化学气相沉积法或炉管工艺。
5.如权利要求1所述的半导体器件的制造方法，其特征在于，所述保护层的材料为氮化硅。
6.如权利要求1所述的半导体器件的制造方法，其特征在于，所述保护层的厚度为
7.如权利要求1所述的半导体器件的制造方法，其特征在于，所述步骤S105包括：利用DHF对所述伪界面层进行湿法刻蚀，去除所述伪界面层位于所述核心区的栅极区域的部分。
8.如权利要求1至7任一项所述的半导体器件的制造方法，其特征在于，在所述步骤S106之后还包括：
步骤S107：在所述核心区的栅极区域形成界面层。
9.如权利要求8所述的半导体器件的制造方法，其特征在于，在所述步骤S107之后还包括：
步骤S108：在所述界面层的上方形成高k介电层。
10.如权利要求9所述的半导体器件的制造方法，其特征在于，在所述步骤S108之后还包括：
步骤S109：在所述高k介电层的上方形成金属栅极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310190221.5A CN104183471B (zh) | 2013-05-21 | 2013-05-21 | 一种半导体器件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310190221.5A CN104183471B (zh) | 2013-05-21 | 2013-05-21 | 一种半导体器件的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104183471A CN104183471A (zh) | 2014-12-03 |
| CN104183471B true CN104183471B (zh) | 2018-11-16 |
Family
ID=51964432
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310190221.5A Active CN104183471B (zh) | 2013-05-21 | 2013-05-21 | 一种半导体器件的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104183471B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105826264B (zh) * | 2015-01-09 | 2019-08-27 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| CN111863609B (zh) * | 2019-04-30 | 2023-03-10 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101123252A (zh) * | 2006-08-10 | 2008-02-13 | 松下电器产业株式会社 | 半导体装置及其制造方法 |
| CN102779743A (zh) * | 2011-05-13 | 2012-11-14 | 台湾积体电路制造股份有限公司 | 集成半导体结构的制造方法 |
| US8404544B1 (en) * | 2012-04-13 | 2013-03-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fabrication methods of integrated semiconductor structure |
-
2013
- 2013-05-21 CN CN201310190221.5A patent/CN104183471B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101123252A (zh) * | 2006-08-10 | 2008-02-13 | 松下电器产业株式会社 | 半导体装置及其制造方法 |
| CN102779743A (zh) * | 2011-05-13 | 2012-11-14 | 台湾积体电路制造股份有限公司 | 集成半导体结构的制造方法 |
| US8404544B1 (en) * | 2012-04-13 | 2013-03-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fabrication methods of integrated semiconductor structure |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104183471A (zh) | 2014-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105340068B (zh) | 存储器晶体管到高k、金属栅极cmos工艺流程中的集成 | |
| US7479425B2 (en) | Method for forming high-K charge storage device | |
| CN106471615B (zh) | Ono堆叠形成方法 | |
| US20150348986A1 (en) | Non-volatile memory and method of forming the same | |
| KR101014854B1 (ko) | 수직 구조의 플래시 메모리소자 제조방법 | |
| JP2004134753A (ja) | 多重の誘電率と多重の厚さを有するゲート絶縁体層を形成する方法 | |
| JP2006032948A (ja) | 複合誘電膜の形成方法、及びこれを用いる半導体装置の製造方法 | |
| JP2005183940A (ja) | プラズマ酸化ｈｉｇｈ−ｋ電荷トラッピング層を用いて不揮発性メモリを製造する方法 | |
| TW200425421A (en) | Multi-level memory cell and fabricating method thereof | |
| CN104183470B (zh) | 一种半导体器件的制造方法 | |
| TW577143B (en) | Sidewall protection in fabrication of integrated circuits | |
| TW200541021A (en) | Method of manufacturing flash memory device | |
| CN104183471B (zh) | 一种半导体器件的制造方法 | |
| JP5517628B2 (ja) | 高電圧トランジスタ、不揮発性メモリトランジスタ、およびロジックトランジスタを備えた半導体デバイスを製造する方法 | |
| TWI377649B (en) | Semiconductor decice having nitridated oxide layer and method therefor | |
| JP2009055030A (ja) | 結晶質アルミニウム酸化物層のエネルギーバンドギャップを高める方法及びエネルギーバンドギャップの高い結晶質アルミニウム酸化物層を備える電荷トラップメモリ素子の製造方法 | |
| US20050142759A1 (en) | Methods for fabricating semiconductor devices | |
| TW200929366A (en) | Gate replacement with top oxide regrowth for the top oxide improvement | |
| US8604536B2 (en) | Semiconductor device and method of manufacturing the same | |
| TWI296136B (en) | Method for manufacturing nand flash memory | |
| TWI261919B (en) | Method of manufacturing a non-volatile memory device | |
| CN109148279A (zh) | 用于半导体装置制造的衬底处理方法 | |
| JP2005109485A (ja) | メモリコンポーネントを製作する方法 | |
| TWI387005B (zh) | 半導體裝置之製造方法 | |
| TW466610B (en) | Forming method for gate with damascene process |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |