CN102732854B - 成膜装置和成膜方法 - Google Patents

成膜装置和成膜方法 Download PDF

Info

Publication number
CN102732854B
CN102732854B CN201210084592.0A CN201210084592A CN102732854B CN 102732854 B CN102732854 B CN 102732854B CN 201210084592 A CN201210084592 A CN 201210084592A CN 102732854 B CN102732854 B CN 102732854B
Authority
CN
China
Prior art keywords
gas
reactant gases
substrate
reaction
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210084592.0A
Other languages
English (en)
Other versions
CN102732854A (zh
Inventor
加藤寿
熊谷武司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN102732854A publication Critical patent/CN102732854A/zh
Application granted granted Critical
Publication of CN102732854B publication Critical patent/CN102732854B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45534—Use of auxiliary reactants other than used for contributing to the composition of the main film, e.g. catalysts, activators or scavengers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C23C16/4554—Plasma being used non-continuously in between ALD reactions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
    • C23C16/45548—Atomic layer deposition [ALD] characterized by the apparatus having arrangements for gas injection at different locations of the reactor for each ALD half-reaction
    • C23C16/45551—Atomic layer deposition [ALD] characterized by the apparatus having arrangements for gas injection at different locations of the reactor for each ALD half-reaction for relative movement of the substrate and the gas injectors or half-reaction reactor compartments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Electromagnetism (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明提供一种成膜装置，其特征在于，包含：旋转台，其包含载置基板的基板载置部且被设成能够在真空容器内旋转；第1反应气体供给部，对旋转台的形成有基板载置部的面供给第1反应气体；第2反应气体供给部，在旋转台的圆周方向与第1反应气体供给部分离地设置且对旋转台的形成有基板载置部的面供给与第1反应气体反应的第2反应气体；以及，活化气体供给部，在旋转台的圆周方向与第1和第2反应气体供给部分离地设置，且对旋转台的形成有基板载置部的面，将对第1反应气体与第2反应气体的反应性生成物进行重整的重整气体和进行蚀刻的蚀刻气体活化并供给。

Description

成膜装置和成膜方法
本申请基于2011年3月29日向日本国专利局申请的日本专利申请2011-073193号主张优先权，并援引其全部内容。
技术领域
本发明涉及向基板交替地供给多种反应气体，在基板表面使反应气体相互反应，使由反应生成物构成的膜成膜于基板的成膜装置和成膜方法。
背景技术
伴随半导体设备的电路图案的进一步的微细化，对于构成半导体设备的各种膜也要求进一步的薄膜化和均匀化。作为对应这种要求的成膜方法，已知所谓的分子层成膜法(也称为原子层成膜法)，其通过向基板供给第1反应气体，使第1反应气体吸附于基板的表面，然后向基板供给第2反应气体，使吸附于基板的表面的第1反应气体与第2反应气体反应，从而将由反应生成物构成的膜堆积于基板(例如专利文献1)。根据这种成膜方法，由于反应气体能够(准)自饱和地吸附于基板表面，因此，能够实现高膜厚控制性、优异的均匀性和优异的填埋特性。
专利文献1：日本特开2010-56470号公报
专利文献2：日本特开2003-142484号公报
发明内容
但是，伴随电路图案的微细化，例如伴随沟道元件分离结构中的沟道、线·间隙·图案(Line·Space·pattern)中的间隙的高宽比的变大，即使在分子层成膜法中，有时也难以填埋沟道、间隙。例如，若要用氧化硅膜填埋具有30nm左右的宽度的间隙，则反应气体难以进入到狭窄间隙的底部，因此，存在在划出间隙的线侧壁的上端部附近上的膜厚变厚，在底部侧膜厚变薄的趋势。因此，有时在填埋间隙的氧化硅膜中产生空穴(void)。若对这样的氧化硅膜例如在后续的蚀刻工序中进行蚀刻，则有时在氧化硅膜的上表面形成与空穴连通的开口。这样则有可能蚀刻气体(或者蚀刻液)从这样的开口进入到空穴而产生污染，或进行后面的喷镀金属时，金属进入到空穴中从而产生缺陷。
这种问题并不限于ALD，即使在化学气相堆积(CVD)法中也会产生。例如，在将形成于半导体基板的连接孔用导电性物质的膜进行填埋而形成导电性的连接孔(所谓的插销)时，有时会在插销中形成空穴。为了抑制这种情况，已提出在用导电性物质填埋连接孔时反复进行通过回蚀去除形成在连接孔上部的导电性物质的外伸形状部的工序，从而形成空穴得到抑制的导电性连接孔(所谓的插销)的方法(专利文献2)。
但是，在专利文献2所公开的发明中，必须用不同的装置进行导电性物质的膜的成膜和回蚀，装置间的晶片的运送、各装置内的处理条件的稳定化均需要时间，因此，存在无法提高生产率这样的问题。
本发明是鉴于上述情况而完成的，提供一种成膜方法和成膜装置，其能够将形成于基板的凹部以减少空穴的形成的同时高生产率地进行填埋。
根据本发明的第1方式，提供一种成膜方法，包括：
将形成有包含凹部的图案的基板送入真空容器内的步骤；
从第1反应气体供给部对前述基板供给第1反应气体，使前述第1反应气体吸附于前述基板的吸附步骤；
从第2反应气体供给部对前述基板供给与前述第1反应气体反应的第2反应气体，使吸附于前述基板的前述第1反应气体与前述第2反应气体反应，在前述基板上形成反应生成物的形成步骤；
利用设置在所述真空容器内的、能够使气体活化的活化气体供给部，将重整气体活化并供给于所述基板，对所述反应生成物进行重整的重整步骤；和
在不形成所述反应生成物的气氛下，利用前述活化气体供给部将蚀刻气体活化并供给于前述基板，对前述反应生成物进行蚀刻的蚀刻步骤。
根据本发明的第2方式，提供一种成膜方法，包括：
将形成有包含凹部的图案的基板送入真空容器内的步骤；
从第1反应气体供给部对前述基板供给第1反应气体，使前述第1反应气体吸附于前述基板的吸附步骤；
从第2反应气体供给部对前述基板供给与前述第1反应气体反应的第2反应气体，使吸附于前述基板的前述第1反应气体与前述第2反应气体反应，在前述基板上形成反应生成物的步骤；和
利用设置在前述真空容器内的、能够使气体活化的活化气体供给部，将重整气体和对前述反应生成物进行蚀刻的蚀刻气体活化并供给于前述基板，进行前述反应生成物的重整和蚀刻的重整-蚀刻步骤。
根据本发明的第3方式，提供一种成膜装置，包含：
旋转台，其包含载置基板的基板载置部，且被设成能够在真空容器内旋转；
第1反应气体供给部，对载置于前述基板载置部的前述基板供给第1反应气体，使该第1反应气体吸附于前述基板；
第2反应气体供给部，在前述旋转台的圆周方向与前述第1反应气体供给部分离地设置，对前述基板供给第2反应气体，使吸附于前述基板的前述第1反应气体与前述第2反应气体反应，在前述基板上形成反应生成物；和
活化气体供给部，在前述旋转台的圆周方向与前述第1和前述第2反应气体供给部分离地设置，将对前述反应生成物进行重整的重整气体和对前述反应生成物进行蚀刻的蚀刻气体活化并供给于前述基板。
附图说明
图1是表示利用本发明的实施方式的成膜装置的示意剖面图。
图2是表示图1的成膜装置的示意立体图。
图3是表示图1的成膜装置的示意平面图。
图4是用于说明图1的成膜装置中的分离区域的局部剖面图。
图5是表示图1的成膜装置的其他示意剖面图。
图6是表示设置于图1的成膜装置的活化气体供给部的一例的示意立体图。
图7是表示图6的活化气体供给部的立体图。
图8A是说明本发明的实施方式的成膜方法的图。
图8B是接着图8A说明本发明的实施方式的成膜方法的图。
图8C是接着图8B说明本发明的实施方式的成膜方法的图。
图8D是接着图8C说明本发明的实施方式的成膜方法的图。
图9是说明本发明的其他实施方式的成膜方法的图。
图10是说明本发明的另外的其他实施方式的成膜方法的图。
具体实施方式
根据本发明的实施方式，提供一种成膜方法和成膜装置，其能够将形成于基板的凹部以减少空穴的形成的同时、高生产率地进行填埋。
以下，参照附图，对例示的实施方式进行说明，但并不限定本发明。在全部附图中，对相同或者对应的构件或部件用相同或者对应的参照符号，省略重复的说明。另外，附图并不以表示构件或者部件间的相对比为目的，因而，具体的厚度、尺寸应参照以下的不属于限定的实施方式，由本领域技术人员所决定。
参照图1～图3，则本发明的实施方式的成膜装置具备具有近似圆形的平面形状的扁平的真空容器1和设置于该真空容器1内且以真空容器1的中心为旋转中心的旋转台2。真空容器1具备：有底的圆筒形状的容器主体12，和相对于容器主体12的上表面，例如介由O型环等的密封构件13(图1)可气密地装卸地配置的顶板11。
在中心部将旋转台2固定于圆筒形状的芯部21，将该芯部21固定于沿垂直方向延伸的旋转轴22的上端。旋转轴22贯穿真空容器1的底部14，其下端安装在使旋转轴22(图1)围绕垂直轴旋转的驱动部23上。旋转轴22和驱动部23被收纳在上表面开口的筒状的箱体20内。该箱体20中，设于其上表面的凸缘部分气密地安装于真空容器1的底部14的下表面，维持箱体20的内部气氛与外部气氛的气密状态。
如图2和图3所示，在旋转台2的表面部沿旋转方向(圆周方向)设置多个(图示的例子中为5个)用于载置作为基板的半导体晶片(以下称为“晶片”)W的圆形的凹部24。应予说明，图3中为了方便起见仅在1个凹部24上示出晶片W。该凹部24具有比晶片W的直径稍大的例如大4mm的内径和与晶片W的厚度基本相同的深度。因而，若将晶片W载置于凹部24，则晶片W的表面与旋转台2的表面(未载置晶片W的区域)成为相同的高度。在凹部24的底面形成有例如使3根的升降销贯穿的贯穿孔(均未图示)，所述升降销是用于支撑晶片W的背面并使晶片W升降的。
如图2和图3所示，在旋转台2的上方，沿真空容器1的圆周方向(旋转台2的旋转方向)相互隔间隔地分别配置有例如由石英形成的反应气体喷嘴31、反应气体喷嘴32、分离气体喷嘴41，42和活化气体喷射器220。在图示的例子中，从后述的运送口15开始，以顺时针(旋转台2的旋转方向)依次排列有活化气体喷射器220、分离气体喷嘴41、反应气体喷嘴31、分离气体喷嘴42和反应气体喷嘴32。通过将各喷嘴31、32、41、42的基端部即气体导入端口31a、32a、41a、42a固定于容器主体12的外周壁，从而以从真空容器1的外周壁向真空容器1内导入且沿容器主体12的半径方向相对于旋转台12水平地延伸的方式安装上述的活化气体喷射器220和喷嘴31、32、41、42。在后面对活化气体喷射器220进行说明。
反应气体喷嘴31介由未图示的配管和流量调节器等而连接于作为第1反应气体的含Si(硅)气体的供给源(未图示)。反应气体喷嘴32介由未图示的配管和流量调节器等而连接于作为第2反应气体的氧化气体的供给源(未图示)。分离气体喷嘴41、42均介由未图示的配管和流量调节阀等而连接于作为分离气体的氮(N2)气体的供给源(未图示)。
作为含Si气体，例如可使用有机氨基硅烷气体，作为氧化气体，例如可使用O3(臭氧)气体、O2(氧)气体或者它们的混合气体。
向着旋转台2开口的多个气体喷出孔33沿着反应气体喷嘴31、32的长度方向例如以10mm的间隔排列于反应气体喷嘴31、32上。反应气体喷嘴31的下方区域成为用于使含Si气体吸附于晶片W的第1处理区域P1。反应气体喷嘴32的下方区域成为将在第1处理区域P1中吸附于晶片W的含Si气体进行氧化的第2处理区域P2。
参照图2和图3，与分离气体喷嘴41、42一起构成分离区域D的、从顶板11的背面向旋转台2突出的凸状部4被设于真空容器1。凸状部4具有顶部被切为圆弧状的扇型的平面形状，在本实施方式中，内圆弧与突出部5(后述)连接，外圆弧沿着真空容器1的容器主体12的内圆周面配置。
参照表示从反应气体喷嘴31至反应气体喷嘴32为止的沿旋转台2的同心圆的真空容器1的剖面的图4，则在真空容器1内，因凸状部4存在作为凸状部4的下表面的平坦的低顶棚面44(第1顶棚面)和位于该顶棚面44的圆周方向两侧的高于顶棚面44的顶棚面45(第2顶棚面)。顶棚面44具有顶部被切成圆弧状的扇型的平面形状。另外，如图所示，凸状部4在圆周方向中央形成有以沿半径方向延伸的方式形成的沟部43，分离气体喷嘴42收纳于沟部43内。在另一个凸状部4也同样形成有沟部43在此收纳有分离气体喷嘴41。另外，在高的顶棚面45的下方的空间分别设置有反应气体喷嘴31、32。上述喷嘴31、32从顶棚面45分离地被设置在晶片W的附近。应予说明，为了便于说明，如图4所示，将设置有反应气体喷嘴31的、高顶棚面45的下方的空间作为空间481，将设置有反应气体喷嘴32的、高的顶棚面45的下方的空间作为空间482。
顶棚面44相对于旋转台2形成属于狭窄的空间的分离空间H。分离空间H能够分离来自第1区域P1的含Si气体和来自第2区域P2的氧化气体。具体而言，若从分离气体喷嘴42喷出N2气体，则N2气体通过分离空间H向空间481和空间482流动。此时，N2气体流入与空间481和482相比容积更小的分离空间H，由此，能够使分离空间H的压力高于空间481和482的压力。即，在空间481与482之间形成压力屏障。另外，从分离空间H向空间481和482流出的N2气体将作为对来自第1区域P1的含Si气体和来自第2区域P2的氧化气体的对流而发挥作用。因而，含Si气体和氧化气体基本无法流向分离空间H。由此，能够抑制在真空容器1内含Si气体和氧化气体发生混合而反应。
另一方面，如图2和图3所示，在顶板11的下表面设置有包围固定旋转台2的芯部21的外周的突出部5。本实施方式中，该突出部5与凸状部4的旋转中心侧的部位连接，其下表面以与顶棚面44相同的高度形成。
应予说明，在图2和图3中，为了便于说明，以在低于顶棚面45且高于分离气体喷嘴41、42的位置上切割容器主体12的方式表示容器主体12及其内部。
之前参照的图1是图3的沿I-I’线的剖面图，表示设置有顶棚面45的区域，另一方面，图5是表示设置有顶棚面44的区域的剖面图。如图5所示，在扇型的凸状部4的周边部(真空容器1的外缘侧的部位)，以与旋转台2的外端面相对的方式，形成弯曲成L字型的弯曲部46。与凸状部4同样地，该弯曲部46抑制从分离区域D的两侧侵入反应气体，抑制两反应气体的混合。扇型的凸状部4设置于顶板11，顶板11可从容器主体12卸下，因此，在弯曲部46的外周面与容器主体12之间有少许的缝隙。弯曲部46的内周面与旋转台2的外端面的缝隙以及弯曲部46的外周面与容器主体12的缝隙例如设定为与相对于旋转台2的表面的顶棚面44的高度同样的尺寸。
如图4所示，容器主体12的内周壁在分离区域D中，与弯曲部46的外周面接近而形成为垂直面，但是，如图1所示，在分离区域D以外的部位上例如从与旋转台2的外端面相对的部位至底部14向外方侧下沉。以下，为了便于说明，将具有矩形的剖面形状的、该下沉的部分记为排气区域。具体而言，将与第1处理区域P1连通的排气区域记为第1排气区域E1，将与第2处理区域P2连通的区域记为第2排气区域E2。如图1～图3所示，在上述第1排气区域E1和第2排气区域E2的底部分别形成有第1排气口610和第2排气口620。如图1所示，第1排气口610和第2排气口620介由各个排气管630与作为真空排气装置的例如真空泵640连接。应予说明，图1中，参照符号650为压力调节装置。
如图1和图4所示，在旋转台2与真空容器1的底部14之间的空间设有作为加热装置的加热单元7，介由旋转台2将旋转台2上的晶片W加热至由工艺配方确定的温度(例如450℃)。在旋转台2的周边附近的下方侧，为了划分从旋转台2的上方空间至排气区域E1、E2的气氛与配置有加热单元的气氛，抑制向旋转台2的下方区域的气体的侵入，设置有环状的罩构件71(图5)。该罩构件71具备以从下方侧面对旋转台2的外缘部和较外缘部更向外的外周侧的方式设置的内侧构件71a、和设置于该内侧构件71a与真空容器1的内壁面之间的外侧构件71b。在分离区域D中的形成于凸状部4的外缘部的弯曲部46的下方，将外侧构件71b与弯曲部46靠近地设置，内侧构件71a在旋转台2的外缘部下方(和比外缘部稍微外侧的部分的下方)整周地包围加热单元7。
在比配置有加热单元7的空间还靠旋转中心的部位上的底部14，以接近旋转台2的下表面的中心部附近的芯部21的方式突出于上方侧而形成突出部12a。该突出部12a与芯部21之间形成狭小的空间，另外，贯穿底部14的旋转轴22的贯穿孔的内周面与旋转轴22的缝隙也窄，这些狭小的空间与箱体20连通。而且，箱体20上设置有用于向狭小空间内供给作为吹扫气体的N2气体进行吹扫的吹扫气体供给管72。另外，在加热单元7的下方沿圆周方向以规定的角度间隔将用于吹扫加热单元7的配置空间的多个吹扫气体供给管73(图5表示一个吹扫气体供给管73)设置于真空容器1的底部14。另外，为了抑制气体向设置有加热单元7的区域侵入，在加热单元7与旋转台2之间设置覆盖整个圆周方向的从外侧构件71b的内周壁(内侧构件71a的上表面)到与突出部12a的上端部之间的盖构件7a。盖构件7a例如可由石英制作。
另外，使分离气体供给管51与真空容器1的顶板11的中心部连接，以向顶板11与芯部21之间的空间5供给作为分离气体的N2气体的方式构成。向该空间52供给的分离气体介由突出部5与旋转台2的狭小缝隙50，沿着旋转台2的晶片载置区域侧的表面向周边喷出。由于分离气体能够使空间50维持在高于空间481和空间482的压力。因而，利用空间50可抑制向第1处理区域P1供给的含Si气体与向第2处理区域P2供给的氧化气体通过中心区域C进行混合。即，空间50(或者中心区域C)能够发挥与分离空间H(或者分离区域D)相同的功能。
进而，如图2、图3所示，在真空容器1的侧壁形成用于进行外部的运送臂10与旋转台2之间的基板晶片W的交接的运送口15。该运送口15利用未图示的闸阀进行开闭。另外，旋转台2中的作为晶片载置区域的凹部24由于在面临该运送口15的位置上与运送臂10之间进行晶片W的交接，因此，在旋转台2的下方侧的与交接位置对应的部位设置有用于贯穿凹部24而从背面抬起晶片W的交接用的升降销及其升降机构(均未图示)。
然后，参照图3、图6和图7，对活化气体喷射器220进行说明。活化气体喷射器220能够对晶片W上成膜的膜供给经活化的重整气体和蚀刻气体，在重整该膜的同时进行蚀刻。如图6和图7所示，将作为向真空容器1内供给重整气体和蚀刻气体的重整气体供给部而发挥作用的气体导入喷嘴34设置于活化气体喷射器220。气体导入喷嘴34具有沿着气体导入喷嘴34的长度方向以规定的间隔形成的多个气体孔341。气体导入喷嘴34例如能够利用石英玻璃制作。另外，为了将从气体导入喷嘴34导入的重整气体和蚀刻气体等离子体化，在比气体导入喷嘴34还为旋转台2的旋转方向下游侧配置由相互平行的一对棒状的鞘管35a、35b构成的等离子体生成部80。鞘管35a、35b以成为平行的方式被设置，具有相互相等的长度。
气体导入喷嘴34和等离子体发生部80沿着向着旋转台2的大致中心的方向且与旋转台2的切线方向垂直的方向，与旋转台2的上表面平行地延伸。另外，利用安装于容器主体12的外周面的导入管80a以维持真空容器1内的气密性的方式支撑气体导入喷嘴34和等离子体发生部80。
如图3所示，气体导入管271的一端与气体导入喷嘴34连接，重整气体导入管251和蚀刻气体导入管261与气体导入管271的另一端连接。储存重整气体的重整气体供给源254介由开闭阀252和流量调节器253与重整气体导入管251连接。作为重整气体，例如可使用氧(O2)气，代替O2气例如也可以使用氩(Ar)气或者氦(He)气等的稀有气体，或者与O2气一起使用例如氩(Ar)气或者氦(He)气等的稀有气体。另外，储存蚀刻气体的蚀刻气体供给源264介由开闭阀262和流量调节器263与蚀刻气体导入管261连接。作为蚀刻气体，可使用能够蚀刻对象膜的气体，在本实施方式中，可使用对氧化硅膜进行蚀刻的例如三氟甲烷(CHF3)等的氢氟碳化合物、四氟甲烷(CF4)等的碳氟化合物等的氟系气体。
另一方面，如图7所示，等离子体生成部80具有相互平行地延伸的鞘管35a、35b，插入鞘管35a内的电极36a，和插入于鞘管35b内的电极36b。例如可利用石英、氧化铝(氧化铝、Al2O3)或者氧化钇(氧化钇、Y2O3)等的绝缘体制作鞘管35a、35b。电极36a、36b作为平行电极发挥作用，例如可由镍合金、钛等制作。如图3所示，高频电源224介由整合器225与电极36a、36b连接。从高频电源224向电极36a、36b供给例如13.56MHz、例如500W的高频电力。应予说明，如图7所示，在基端侧(真空容器1的内壁侧)将鞘管35a、35b插入于保护管37。在图5等中省略保护管37。另外，除图6以外的其他附图中将鞘管35a、35b简化。
如图6和图7所示，在容器主体12的内部，将覆盖气体导入喷嘴34和鞘管35a、35b的罩体221设置于活化气体喷射器220。例如利用石英等的绝缘体制作罩体221。另外，将气流控制板222安装在罩体221的沿着旋转台2的大致半径方向延伸的下端缘。与罩体221相同地例如由石英玻璃等的绝缘体制作气流控制板222。另外，以使气流控制板22的下表面与旋转台2的上表面的间隔t(图7)变小到能够抑制气体通过该间隔t向罩体221的内部流入的程度，例如从顶板11的下表面悬挂罩体221。进而，气流控制板222的宽度u(图7)沿着朝向旋转台2的外周的方向变宽。虽然在旋转台2的外周侧，气体的沿旋转方向的流速变快，但是，气流控制板22的宽度u越朝向外周越变宽，因此，能够抑制气体向罩体221的内部流入。
另外，本实施方式的成膜装置中设有用于控制装置整体的动作的由计算机构成的控制部100，在该控制部100的储存器内存有在控制部100的控制下使成膜装置实施后述的成膜方法的程序。就该程序中组入有步骤组已执行后述的装置的工作，利用硬盘、光盘、光磁盘、存储卡、软盘等的存储部101安装到制御部100内。
接下来，对本发明的实施方式的成膜方法，以使用本实施方式的成膜装置的情况为例进行说明。以下，使用O3气体作为从反应气体喷嘴32供给的氧化气体，使用O2气体与Ar气体的混合气体(以下记为O2/Ar气体)作为从活化气体喷射器220供给的重整气体，使用CHF3作为蚀刻气体。另外，以所使用的晶片W上形成有图8A(a)所示的线·间隙·图案，用氧化硅填埋间隙S的情况进行说明。间隙S具有弯曲成凹状的侧壁，与上端和底部相比，在它们之间的宽度变宽。
(晶片的送入步骤)
首先，打开未图示的闸阀，利用运送臂10，从外部介由运送口15向旋转台2的凹部24内交接晶片W。该交接是通过凹部24在面临运送口15的位置停止时介由凹部24的底面的贯穿孔从真空容器1的底部侧升降未图示的升降销而进行的。间歇地使旋转台2旋转而进行这种晶片W的交接，在旋转台2的5个凹部24内分别载置晶片W。
(保护层成膜步骤)
接着，关闭闸阀，利用真空泵640使空容器1内成为抽尽的状态后，从分离气体喷嘴41、42以规定的流量喷出作为分离气体的N2气体，从分离气体供给管51和吹扫气体供给管72、72也以规定的流量喷出N2气体。与此相伴，利用压力调节装置650将真空容器1内调节为预先设定的处理压力。然后，以20rpm的旋转速度使旋转台2顺时针旋转，同时利用加热单元7将晶片W加热至例如450℃。
然后，从反应气体喷嘴31、32分别喷出含Si气体和O3气体。另外，从气体导入喷嘴34仅喷出O2/Ar气体，以400W的电力对各个鞘管35a、35b间供给具有13.56MHz的频率的高频。由此，在活化气体喷射器220的罩体221的内部空间(等离子体发生部80附近)生成氧等离子体。
利用旋转台2的旋转，使晶片W通过第1处理区域P1、分离区域D、第2处理区域P2、重整区域150(活化气体喷射器220的下方区域，参照图3和图6)、分离区域D。在第1处理区域P1中，如图8A(b)所示，含Si气体吸附于晶片W的表面以及间隙S内的侧壁和底部，形成含Si气体分子层61，在第2处理区域P2中，如图8A(c)所示，利用O3气体使吸附于晶片W上的含Si气体氧化，堆积成一个或多个分子层的氧化硅膜62。
氧化硅膜62中有时例如因含Si气体中所含的残留基，含有水分(OH基)、有机物等的杂质。但是，若晶片W达到重整区域150，则氧化硅膜62由于氧等离子体进行重整。具体而言，通过使氧化硅膜62暴露于氧等离子体中，从而列入使残留于氧化硅膜中的有机杂质被氧化而排放到气相中，或者通过等离子体中的高能量粒子的冲击，使氧化硅膜内的元素进行再配列而实现氧化硅膜的致密化(高密度化)。这样，在晶片W(旋转台2)旋转1周期间，堆积一个或多个分子层的氧化硅膜62并对其进行重整，使高品位的氧化硅膜63(图8A(d))形成于晶片W。然后，重复规定次数的晶片W的旋转，则氧化硅膜63变为规定的膜厚(例如5nm～100nm)。在到此为止的步骤中得的氧化硅膜将作为防止晶片W的表面和间隙S的内壁被后续供给的蚀刻气体所腐蚀的保护层发挥作用。
(第1步骤)
然后，从活化气体喷射器220的气体导入喷嘴34，在O2/Ar气体之上还供给CHF3气体，进一步继续旋转晶片W，从而重复参照图8A(a)～(d)进行说明的含Si气体的吸附、利用O3气体的含Si气体的氧化和氧化硅膜的重整。此时，重整被堆积的氧化硅膜62，并且通过对电极36a、36b间供给的高频使CHF3气体活化，因此，对氧化硅膜62、63进行蚀刻。即，在第1步骤中，以成为堆积速度＞蚀刻速度的方式同时进行氧化硅的堆积和蚀刻。另外，此时，以氧化硅膜的蚀刻速度在间隙S的开口附近变大、在间隙S的底部侧变小的方式(换言之，以氧化硅膜的堆积速度在间隙S的开口附近变慢，在底部侧变快的方式)设定CHF3气体的供给量、真空容器1内的压力、高频电力等的成膜条件。这样的条件可由预备试验等预先确定。根据这种条件，间隙S的开口不会被氧化硅堵塞地继续氧化硅的堆积。
(第2步骤)
使晶片W以规定的转数旋转，则堆积于间隙S的侧壁和底部的氧化硅膜64的剖面大概成为如图8B(e)所示。即，间隙S的底部侧的膜厚厚于间隙S的开口附近和晶片W的表面的膜厚，在间隙S的侧壁中，稍微弯曲成凹状(凹状的弯曲程度较原来的间隙S的侧壁中的凹状的弯曲的程度有所减轻)。
然后，以与进行第1步骤时相同的条件继续进行旋转台2的旋转、晶片W的加热、从反应气体喷嘴32的O3气体的供给、从活化气体喷射器220的气体导入喷嘴34的O2/Ar气体和CHF3气体的供给、和向活化气体喷射器220的电极36a、36b的高频的供给等，同时，仅停止从反应气体喷嘴31的含Si气体的供给。因此，氧化硅的堆积停止，但是氧化硅膜64的蚀刻将继续进行。氧化硅膜64的蚀刻速度在间隙S的开口附近快且在底部侧慢，因此，经过规定的时间后，如图8(f)所示，氧化硅膜64中，间隙S具有开口宽且向着底部宽度变窄的锥状的剖面形状。应予说明，例如可利用预备实验等将该蚀刻的时间确定为在晶片W的上表面和间隙S的开口附近晶片W未露出的程度。
(第3步骤)
然后，再次开始从反应气体喷嘴31供给含Si气体。由此，可与第1步骤同样地同时进行氧化硅的堆积和蚀刻。即，在晶片W通过第1处理区域P1时，如图8C(g)所示，在具有锥状的剖面形状的间隙S的内面吸附含Si气体，形成含Si气体分子层61，在通过处理区域P2时，利用O3气体使含Si气体分子层61氧化而形成氧化硅膜62，在通过处理区域150时，使氧化硅膜62重整的同时进行蚀刻，得到经重整的氧化硅膜63。将其继续，则形成于间隙S的两方的侧壁的氧化硅膜63相互靠近，从而与其说填埋间隙S，不如说以使锥角变小的方式，换言之，以使从间隙S的底部开始氧化硅膜63变厚的方式进行间隙S的填埋。进而，经过规定的时间，则如图8D所示，不形成空穴地实现利用氧化硅膜66填埋间隙S。
之后，停止从反应气体喷嘴31的含Si气体的供给、从反应气体喷嘴32的O3气体的供给、从活化气体喷射器220的气体导入喷嘴34的O2/Ar气体和CHF3气体的供给、以及向活化气体喷射器220的电极36a、36b的高频的供给，利用N2气体对真空容器1内进行吹扫，然后，通过与晶片送入步骤的顺序相反的顺序将晶片W从真空容器1中送出。由此，本实施方式的氧化硅膜的成膜方法结束。
如上所述，在本实施方式中，在将反应气体喷嘴31、反应气体喷嘴32和活化气体喷射器220设置于一个真空容器1内的成膜装置中，通过旋转台2的旋转使晶片W通过从反应气体喷嘴31供给含Si气体的第1处理区域P1、从反应气体喷嘴32供给O3气体的第2处理区域P2、供给氧等离子体和经活化的CHF3气体的处理区域150。因此，使在第1处理区域P1中吸附于晶片W的含Si气体在第2处理区域P2中被O3气体氧化，从而在晶片W上形成氧化硅膜62。在处理区域150中利用氧等离子体对该氧化硅膜62进行重整，并且利用经活化的CHF3气体进行蚀刻(第1步骤)。此时，氧化硅膜63的堆积速度，表观上，在间隙S的开口附近慢且在底部快，因此，难以堵塞间隙S的开口。因而，若在填满间隙S内之前间隙S的开口被堵塞，则间隙S内形成空穴，但是，根据本实施方式，能够减少空穴的形成。
另外，在本实施方式中，作为第2步骤，停止供给含Si气体，且进行蚀刻，从而能将间隙S的剖面形成为沿着从底部向着开口的方向宽度变宽的锥状(参照图8B(f))。然后，进行与第1步骤相同的第3步骤，则以使堆积于间隙S的底部的氧化硅膜的膜厚变厚的方式填埋间隙S。
应予说明，若通过ALD将间隙用氧化硅进行填埋，则在间隙的两方的侧壁上成膜的氧化硅膜的表面将有相互靠近从而相互接触使间隙填埋的趋势。在这种情况下，尤其是氧化硅膜的表面从两侧即将相接之前，两者间的缝隙极小，因此，难以将副产物向外部排气。因此，副产物有可能进入到氧化硅中。此时，有可能各自的表面相接触的界面(接缝)中杂质浓度变高，或者在接缝中未形成氧原子与硅原子之间的结合点而产生多个缺陷。即，在这种接缝附近，氧化硅的膜质有可能变差。此时，例如在后面的蚀刻工序中，有可能沿着接缝快速地进行蚀刻而形成沟。
但是，根据本实施方式的成膜方法，可抑制在间隙S的两侧壁堆积的氧化硅膜的表面相互靠近而形成接缝，因此，能够抑制接缝面和其附近氧化硅的性质变差。
另外，通过在将反应气体喷嘴31、反应气体喷嘴32和活化气体喷射器220设置于一个真空容器1内的本发明的实施方式的成膜装置中实施本发明的实施方式的成膜方法，从而能够在一个真空容器1内进行氧化硅膜的堆积、重整和蚀刻。因而，与在不同的装置中进行堆积和蚀刻的情况相比，不需要晶片W的运送时间，因此有能够提高生产率这样的优点。另外，能够在使来自反应气体喷嘴31的含Si气体吸附于晶片W的表面，使所吸附的含Si气体利用氧化气体进行氧化而形成氧化硅的分子层后，立即进行重整，因此，可使经活化的重整气体作用于具有分子层水平的膜厚的氧化硅膜，从而提高重整效率。
应予说明，虽然参照图8A(a)～图8D，对将如图8A(a)所示的侧壁弯曲成凹状的间隙S进行填埋的情况进行了说明，但本实施方式的成膜方法并不仅适用于这样的间隙S。例如，即使对于如图9所示的侧壁具有平坦的矩形的剖面形状的间隙S，也能够在抑制空穴的形成的同时进行填埋。即，首先，进行上述的晶片送入步骤～第1步骤，堆积具有规定的膜厚(经重整的高品位)的氧化硅膜64(参照图9(a)。然后，进行第2步骤，则如图9(b)所示，形成沿着从底部向着开口的方向宽度变宽的锥状的间隙。进而，进行第3步骤，则能够不形成空穴地用氧化硅膜66填埋晶片W的间隙。
而且，还能够填埋如图10所示的、沿着从底部向开口的方向宽度变窄的倒锥状的间隙。即，首先，进行上述的晶片送入步骤～第1步骤，堆积具有规定的膜厚(经重整的高品位)的氧化硅膜64(参照图10(a))。如图所示，由于还利用活化气体喷射器220进行了蚀刻，因此，间隙S的倒锥状的剖面形状得到了缓和。接着，在进行了第2步骤后，如图10(b)所示，使间隙S的剖面形状大致成为矩形。这种矩形的剖面形状与图9(a)所示的形成于晶片W的间隙S的剖面形状大致相同。因而，通过进行参照图9(a)～图(C)说明的成膜方法，从而还能够将如图10(C)所示的具有倒锥状的剖面的间隙S填埋。即，此时，进行上述的晶片送入步骤～第1步骤后，进行第2步骤、第3步骤(与第1步骤实质相同)、第2步骤和第3步骤。换言之，在本实施方式的成膜方法中，第2步骤的次数并不限为1次，可与第1步骤(或者第3步骤)交替地进行多次。
在此，若例示各步骤中的成膜条件，则如下所述。但是，以下的成膜条件并不限定本发明。成膜条件应根据使用的成膜装置的形状、尺寸，成膜的膜的材质、使用的反应气体、重整气体和蚀刻气体适当地决定。
(1)保护层成膜步骤
·旋转台2的旋转速度：1rpm～500rpm(使用300mm直径的晶片W的情况)
·真空容器1内的压力：133Pa(1Torr)
·从反应气体喷嘴31的含Si气体的流量：100sccm
·从反应气体喷嘴32的O3气体的流量：10000sccm
·从活化气体喷射器220的O2/Ar气体的流量：10000sccm(O2气体流量：1000sccm、Ar气体流量：9000sccm)
·向活化气体喷射器220供给的高频电力：500～900W(频率13.56MHz)
(2)第1步骤和第3步骤
·从活化气体喷射器220的CHF3气体的流量：0.5～3sccm
·旋转台2的旋转速度：1～500rpm
(其他的条件与保护层成膜步骤相同)
(3)第2步骤
·从反应气体喷嘴31的含Si气体的流量：0sccm
(其他条件与第1步骤和第3步骤相同)
以上，参照实施方式对本发明进行了说明，但本发明并不限于所公开的实施方式，可以在所附的权利要求范围内进行各种变形、变更。
例如，在用氧化硅填埋具有沿着从底部向着开口的方向宽度变宽的锥状的剖面形状的间隙时，不进行第2步骤，仅通过第1步骤中的堆积(可以包括重整，以下相同)的同时进行蚀刻而也能实现填埋。另外，也能通过在第1步骤和第3步骤中仅进行堆积，第2步骤中进行蚀刻而填埋这种间隙。
另外，等离子体发生装置80可以设置2个以上。而且，虽然如所述那样使用平行电极(电极36a、36b)生成了容量结合型等离子体，但也可以使用线圈型的电极生成诱导结合型的等离子体。
另外，在上述的实施方式中，对保护层成膜步骤进行了说明，但在间隙S的内面不会被经活化的重整气体、蚀刻气体所腐蚀时，不需要保护层成膜步骤。例如，对于在Si基板上形成的间隙例如形成有氮化硅膜等的保护层时，无需进行保护层成膜步骤，从第1步骤开始即可。
另外，在第2步骤中，如上所述，停止含Si气体的供给而停止氧化硅的堆积。如上所述，相对于O3气体(氧化气体)的供给量、N2气体的供给，含Si气体的供给量大幅少，因此，即使停止含Si气体的供给，真空容器1内的压力变动也少，基本不会扰乱气体流。因而，仅停止含Si气体的供给的情况具有不会对晶片W的面内和面间中的膜厚、膜质的均匀性带来不良影响的优点。但是，在氧化气体的供量少的情况下，可以停止氧化气体的供给。另外，也能以停止含Si气体的供给的同时将N2气体或稀有气体等的惰性气体从反应气体喷嘴31供给的方式构成反应气体喷嘴31的气体供给系统。
在已述的各例中，相对于气体供给体系(喷嘴31～34、41、42(300))使旋转台2旋转，但也可以相对于该旋转台2使气体供给系旋转。
另外，在已述的例子中，对使用2种反应气体形成反应生成物的例子进行了说明，但是对于使用2种以上，例如3种或者4种的反应气体而形成反应生成物的情况，本发明同样可以适用。
作为已述的用于使氧化硅膜成膜的含Si气体，可以使用BTBAS[双叔丁基氨基硅烷]、DCS[二氯硅烷]、HCD[六氯二硅烷]、3DMAS[三(二甲基氨基硅烷)]、单氨基硅烷等作为第1反应气体。另外，可以使用TMA[三甲基铝]、TEMAZ[四乙基甲基氨基锆]、TEMAH[四乙基甲基氨基铪]、Sr(THD)2[锶双四甲基庚二酮酸]、Ti(MPD)(THD)[钛甲基戊二酮酸双四甲基庚二酮酸]等作为第1反应气体，分别形成氧化铝膜、氧化锆膜、氧化铪膜、氧化锶膜、氧化钛膜等。作为将这些反应气体氧化的氧化气体即第2反应气体，可以采用水蒸汽等。另外，作为第2反应气体不使用O3气体的工艺例如对TiN(氮化钛)膜等进行TiN膜的重整时，作为从气体导入喷嘴34供给的等离子体生成用的重整气体，可以使用NH3(氨)气体等的含N(氮)气体。另外，对重整气体和蚀刻气体而言，可以根据成膜的膜的材料适当地选择。
另外，作为分离气体，并不限于氮(N2)气体，可以使用氩(Ar)气体等的稀有气体。
另外，本发明不仅可适用于形成在晶片上的沟道、线·间隙·图案，例如还可适用于由形成在晶片上的金属线形成的线·间隙·图案等。

Claims (7)

1.一种成膜方法，包括：
将形成有包含凹部的图案的基板送入真空容器内的步骤；
从第1反应气体供给部对所述基板供给第1反应气体，使所述第1反应气体吸附于所述基板的吸附步骤；
从第2反应气体供给部对所述基板供给与所述第1反应气体反应的第2反应气体，使吸附于所述基板的所述第1反应气体与所述第2反应气体反应，在所述基板上形成反应生成物的形成步骤；
利用设置在所述真空容器内的、能够使气体活化的活化气体供给部，将重整气体和蚀刻所述反应生成物的蚀刻气体，活化并供给于所述基板，对所述反应生成物进行重整和蚀刻的重整-蚀刻步骤；和
在不形成所述反应生成物的气氛下，利用所述活化气体供给部将蚀刻气体活化并供给于所述基板，对所述反应生成物进行蚀刻的蚀刻步骤，
其中，所述蚀刻步骤是在依次将所述吸附步骤、所述形成步骤和所述重整-蚀刻步骤重复进行后实施的，
作为重整气体，使用氧气或者与氧气一起使用稀有气体。
2.根据权利要求1所述的成膜方法，其中，在所述重整-蚀刻步骤之前，进一步包括依次将所述吸附步骤、所述形成步骤和通过所述活化气体供给部，将所述重整气体活化并供给于所述基板，对所述反应生成物进行重整的重整步骤重复一次或者二次以上的步骤。
3.根据权利要求1所述的成膜方法，其中，在所述蚀刻步骤后，进一步包括依次将所述吸附步骤、所述形成步骤和所述重整-蚀刻步骤重复一次或者二次以上的步骤。
4.根据权利要求1所述的成膜方法，其中，在所述重整-蚀刻步骤中，利用高频活化所述重整气体。
5.根据权利要求1所述的成膜方法，其中，在所述蚀刻步骤中，利用高频活化所述蚀刻气体。
6.一种成膜装置，其特征在于，包含：
旋转台，包含载置基板的基板载置部，且被设成能够在真空容器内旋转；
第1反应气体供给部，对载置于所述基板载置部的所述基板供给第1反应气体，使该第1反应气体吸附于所述基板；
第2反应气体供给部，在所述旋转台的圆周方向与所述第1反应气体供给部分离地设置，对所述基板供给第2反应气体，使吸附于所述基板的所述第1反应气体与所述第2反应气体反应，在所述基板上形成反应生成物；
活化气体供给部，在所述旋转台的圆周方向与所述第1和所述第2反应气体供给部分离地设置，将对所述反应生成物进行重整的重整气体和对所述反应生成物进行蚀刻的蚀刻气体活化并供给于所述基板；和
控制部，以在将所述第1反应气体、所述第2反应气体、所述重整气体和所述蚀刻气体进行供给的状态下，旋转所述旋转台后，在停止供给所述第1反应气体的状态下旋转所述旋转台的方式，控制所述旋转台、所述第1反应气体供给部、所述第2反应气体供给部、以及所述活化气体供给部；
其中，作为重整气体，使用氧气或者与氧气一起使用稀有气体。
7.根据权利要求6所述的成膜装置，其中，所述活化气体供给部包含供给将所述重整气体和所述蚀刻气体活化的高频电力的电极。
CN201210084592.0A 2011-03-29 2012-03-27 成膜装置和成膜方法 Active CN102732854B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-073193 2011-03-29
JP2011073193A JP5599350B2 (ja) 2011-03-29 2011-03-29 成膜装置及び成膜方法

Publications (2)

Publication Number Publication Date
CN102732854A CN102732854A (zh) 2012-10-17
CN102732854B true CN102732854B (zh) 2015-09-23

Family

ID=46989140

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210084592.0A Active CN102732854B (zh) 2011-03-29 2012-03-27 成膜装置和成膜方法

Country Status (5)

Country Link
US (1) US8906246B2 (zh)
JP (1) JP5599350B2 (zh)
KR (1) KR101502205B1 (zh)
CN (1) CN102732854B (zh)
TW (1) TWI497592B (zh)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9416448B2 (en) * 2008-08-29 2016-08-16 Tokyo Electron Limited Film deposition apparatus, substrate processing apparatus, film deposition method, and computer-readable storage medium for film deposition method
JP5107185B2 (ja) 2008-09-04 2012-12-26 東京エレクトロン株式会社 成膜装置、基板処理装置、成膜方法及びこの成膜方法を実行させるためのプログラムを記録した記録媒体
US9297072B2 (en) 2008-12-01 2016-03-29 Tokyo Electron Limited Film deposition apparatus
JP5423529B2 (ja) * 2010-03-29 2014-02-19 東京エレクトロン株式会社 成膜装置、成膜方法及び記憶媒体
US20140124788A1 (en) * 2012-11-06 2014-05-08 Intermolecular, Inc. Chemical Vapor Deposition System
JP5913079B2 (ja) 2012-12-21 2016-04-27 東京エレクトロン株式会社 成膜方法
JP6010451B2 (ja) * 2012-12-21 2016-10-19 東京エレクトロン株式会社 成膜方法
JP6115244B2 (ja) * 2013-03-28 2017-04-19 東京エレクトロン株式会社 成膜装置
US9798317B2 (en) 2013-07-03 2017-10-24 Tokyo Electron Limited Substrate processing method and control apparatus
JP2015056632A (ja) * 2013-09-13 2015-03-23 東京エレクトロン株式会社 シリコン酸化膜の製造方法
JP6262115B2 (ja) 2014-02-10 2018-01-17 東京エレクトロン株式会社 基板処理方法及び基板処理装置
JP6221932B2 (ja) * 2014-05-16 2017-11-01 東京エレクトロン株式会社 成膜装置
US9396983B2 (en) * 2014-06-02 2016-07-19 Epistar Corporation Susceptor
JP6294194B2 (ja) * 2014-09-02 2018-03-14 東京エレクトロン株式会社 基板処理方法及び基板処理装置
JP6388553B2 (ja) * 2015-03-03 2018-09-12 東京エレクトロン株式会社 基板処理装置及び基板処理方法
JP6388552B2 (ja) * 2015-03-03 2018-09-12 東京エレクトロン株式会社 基板処理装置及び基板処理方法
JP6412466B2 (ja) * 2015-06-02 2018-10-24 東京エレクトロン株式会社 基板処理装置及び基板処理方法
JP6494443B2 (ja) * 2015-06-15 2019-04-03 東京エレクトロン株式会社 成膜方法及び成膜装置
JP6468955B2 (ja) 2015-06-23 2019-02-13 東京エレクトロン株式会社 シリコン含有膜の成膜方法及び成膜装置
JP6447393B2 (ja) * 2015-07-06 2019-01-09 東京エレクトロン株式会社 成膜処理装置、成膜処理方法及び記憶媒体
JP6735549B2 (ja) * 2015-11-04 2020-08-05 東京エレクトロン株式会社 基板処理装置、基板処理方法及びリング状部材
JP6587514B2 (ja) * 2015-11-11 2019-10-09 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
JP6545094B2 (ja) * 2015-12-17 2019-07-17 東京エレクトロン株式会社 成膜方法及び成膜装置
JP6723135B2 (ja) * 2015-12-25 2020-07-15 東京エレクトロン株式会社 保護膜形成方法
US10115601B2 (en) 2016-02-03 2018-10-30 Tokyo Electron Limited Selective film formation for raised and recessed features using deposition and etching processes
JP6548586B2 (ja) 2016-02-03 2019-07-24 東京エレクトロン株式会社 成膜方法
JP6583081B2 (ja) * 2016-03-22 2019-10-02 東京エレクトロン株式会社 半導体装置の製造方法
JP6608332B2 (ja) * 2016-05-23 2019-11-20 東京エレクトロン株式会社 成膜装置
JP6733516B2 (ja) 2016-11-21 2020-08-05 東京エレクトロン株式会社 半導体装置の製造方法
JP6869024B2 (ja) 2016-12-20 2021-05-12 東京エレクトロン株式会社 パーティクル除去方法及び基板処理方法
JP7203515B2 (ja) * 2017-06-06 2023-01-13 アプライド マテリアルズ インコーポレイテッド 連続した堆積－エッチング－処理方法を使用した酸化ケイ素及び窒化ケイ素のボトムアップ成長
JP2019079867A (ja) * 2017-10-20 2019-05-23 漢民科技股▲分▼有限公司 気相成膜装置
JP2019096666A (ja) * 2017-11-20 2019-06-20 東京エレクトロン株式会社 エッチング方法及びこれを用いた窪みパターンの埋め込み方法
US11037780B2 (en) * 2017-12-12 2021-06-15 Asm Ip Holding B.V. Method for manufacturing semiconductor device with helium-containing gas
JP6843087B2 (ja) 2018-03-12 2021-03-17 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP7278146B2 (ja) 2019-05-20 2023-05-19 東京エレクトロン株式会社 成膜方法
JP2022133762A (ja) * 2021-03-02 2022-09-14 東京エレクトロン株式会社 成膜方法、処理装置及び処理システム

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101421825A (zh) * 2006-02-09 2009-04-29 东京毅力科创株式会社 成膜方法、等离子体成膜装置和存储介质
CN101809711A (zh) * 2007-07-19 2010-08-18 Ips股份有限公司 在晶圆上沉积薄膜的装置与方法以及进行填隙沟渠的方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6565759B1 (en) * 1999-08-16 2003-05-20 Vanguard International Semiconductor Corporation Etching process
JP2003078034A (ja) * 2001-09-06 2003-03-14 Hitachi Ltd 半導体集積回路装置の製造方法
JP2003142484A (ja) 2001-10-31 2003-05-16 Mitsubishi Electric Corp 半導体装置の製造方法
US6869880B2 (en) * 2002-01-24 2005-03-22 Applied Materials, Inc. In situ application of etch back for improved deposition into high-aspect-ratio features
US7153542B2 (en) * 2002-08-06 2006-12-26 Tegal Corporation Assembly line processing method
US7081414B2 (en) * 2003-05-23 2006-07-25 Applied Materials, Inc. Deposition-selective etch-deposition process for dielectric film gapfill
US6903031B2 (en) * 2003-09-03 2005-06-07 Applied Materials, Inc. In-situ-etch-assisted HDP deposition using SiF4 and hydrogen
KR100554828B1 (ko) * 2004-04-08 2006-02-22 주식회사 하이닉스반도체 반도체 소자의 소자 분리막 형성 방법
CN1787186A (zh) * 2004-12-09 2006-06-14 富士通株式会社 半导体器件制造方法
US7482247B1 (en) * 2004-12-30 2009-01-27 Novellus Systems, Inc. Conformal nanolaminate dielectric deposition and etch bag gap fill process
JP5171625B2 (ja) * 2006-07-20 2013-03-27 株式会社日立国際電気 半導体デバイスの製造方法及び基板処理装置
JP2008078253A (ja) * 2006-09-20 2008-04-03 Sony Corp 半導体装置の製造方法
US7939422B2 (en) * 2006-12-07 2011-05-10 Applied Materials, Inc. Methods of thin film process
KR100818714B1 (ko) * 2007-04-10 2008-04-02 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법
KR101275025B1 (ko) * 2007-07-12 2013-06-14 삼성전자주식회사 반도체 소자용 배선 구조물 및 이의 형성방법
US7867921B2 (en) * 2007-09-07 2011-01-11 Applied Materials, Inc. Reduction of etch-rate drift in HDP processes
US7745350B2 (en) * 2007-09-07 2010-06-29 Applied Materials, Inc. Impurity control in HDP-CVD DEP/ETCH/DEP processes
KR101002493B1 (ko) * 2007-12-28 2010-12-17 주식회사 하이닉스반도체 반도체 메모리 소자의 소자 분리막 형성 방법
JP5190307B2 (ja) * 2008-06-29 2013-04-24 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体
JP2010027648A (ja) 2008-07-15 2010-02-04 Toshiba Corp 半導体装置、半導体製造装置および半導体装置の製造方法
US7972968B2 (en) * 2008-08-18 2011-07-05 Applied Materials, Inc. High density plasma gapfill deposition-etch-deposition process etchant
JP5195174B2 (ja) 2008-08-29 2013-05-08 東京エレクトロン株式会社 成膜装置及び成膜方法
JP2010087475A (ja) 2008-09-03 2010-04-15 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び製造装置
JP5107185B2 (ja) * 2008-09-04 2012-12-26 東京エレクトロン株式会社 成膜装置、基板処理装置、成膜方法及びこの成膜方法を実行させるためのプログラムを記録した記録媒体
US7910491B2 (en) * 2008-10-16 2011-03-22 Applied Materials, Inc. Gapfill improvement with low etch rate dielectric liners
JP5131240B2 (ja) * 2009-04-09 2013-01-30 東京エレクトロン株式会社 成膜装置、成膜方法及び記憶媒体
CN101996922B (zh) * 2009-08-13 2013-09-04 上海丽恒光微电子科技有限公司 Soi晶片及其形成方法
JP2012104695A (ja) * 2010-11-11 2012-05-31 Elpida Memory Inc 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101421825A (zh) * 2006-02-09 2009-04-29 东京毅力科创株式会社 成膜方法、等离子体成膜装置和存储介质
CN101809711A (zh) * 2007-07-19 2010-08-18 Ips股份有限公司 在晶圆上沉积薄膜的装置与方法以及进行填隙沟渠的方法

Also Published As

Publication number Publication date
US20120267341A1 (en) 2012-10-25
JP5599350B2 (ja) 2014-10-01
TWI497592B (zh) 2015-08-21
KR101502205B1 (ko) 2015-03-12
JP2012209394A (ja) 2012-10-25
US8906246B2 (en) 2014-12-09
TW201304003A (zh) 2013-01-16
KR20120112116A (ko) 2012-10-11
CN102732854A (zh) 2012-10-17

Similar Documents

Publication Publication Date Title
CN102732854B (zh) 成膜装置和成膜方法
CN111593319B (zh) 用于填充在衬底表面内形成的凹部的循环沉积方法和设备
US10844487B2 (en) Film deposition method and film deposition apparatus
CN111593329A (zh) 包括处理步骤的循环沉积方法及用于其的装置
US10355098B2 (en) Method of manufacturing semiconductor device
JP4228150B2 (ja) 成膜装置、成膜方法及び記憶媒体
JP4506677B2 (ja) 成膜方法、成膜装置及び記憶媒体
CN107452617B (zh) 凹部的填埋方法
TWI515323B (zh) 成膜裝置、成膜裝置之清潔方法及電腦可讀取記憶媒體
JP6468955B2 (ja) シリコン含有膜の成膜方法及び成膜装置
KR101879022B1 (ko) 기판 처리 방법 및 기판 처리 장치
JP2015180768A (ja) 基板処理装置及び半導体装置の製造方法並びに記録媒体
CN105938796B (zh) 基板处理装置以及基板处理方法
JP2019033228A (ja) シリコン窒化膜の成膜方法及び成膜装置
KR102058264B1 (ko) 기판 처리 장치 및 기판 처리 방법
KR20180135803A (ko) 성막 장치, 성막 장치의 클리닝 방법 및 기억 매체
US10074535B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
KR101989657B1 (ko) 기판 처리 장치 및 기판 처리 방법
KR20150105218A (ko) 기판 처리 장치 및 반도체 장치의 제조 방법 및 기록 매체
US20160071722A1 (en) Plasma processing device and plasma processing method
US11170999B2 (en) Deposition method
JP5750190B2 (ja) 成膜装置及び成膜方法
WO2017056155A1 (ja) 半導体装置の製造方法、基板処理装置および記録媒体

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant