CN102647162B - 差动放大装置 - Google Patents
差动放大装置 Download PDFInfo
- Publication number
- CN102647162B CN102647162B CN201210031294.5A CN201210031294A CN102647162B CN 102647162 B CN102647162 B CN 102647162B CN 201210031294 A CN201210031294 A CN 201210031294A CN 102647162 B CN102647162 B CN 102647162B
- Authority
- CN
- China
- Prior art keywords
- signal
- terminal
- input
- differential amplifier
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 13
- 230000003321 amplification Effects 0.000 claims description 3
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 3
- YCLAMANSVUJYPT-UHFFFAOYSA-L aluminum chloride hydroxide hydrate Chemical compound O.[OH-].[Al+3].[Cl-] YCLAMANSVUJYPT-UHFFFAOYSA-L 0.000 description 20
- 238000010586 diagram Methods 0.000 description 10
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 108010022579 ATP dependent 26S protease Proteins 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
- H03F3/45932—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by using feedback means
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
- H03F3/45932—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by using feedback means
- H03F3/45937—Measuring at the loading circuit of the differential amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/331—Sigma delta modulation being used in an amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45424—Indexing scheme relating to differential amplifiers the CMCL comprising a comparator circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45438—Indexing scheme relating to differential amplifiers the CMCL uses digital signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45544—Indexing scheme relating to differential amplifiers the IC comprising one or more capacitors, e.g. coupling capacitors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45594—Indexing scheme relating to differential amplifiers the IC comprising one or more resistors, which are not biasing resistor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45604—Indexing scheme relating to differential amplifiers the IC comprising a input shunting resistor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45618—Indexing scheme relating to differential amplifiers the IC comprising only one switch
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Theoretical Computer Science (AREA)
- Amplifiers (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本申请涉及差动放大装置。差动放大器放大通过电容器输入到非反相端子的信号和输入到反相端子的信号之间的差分。开关关于是否通过电容器向非反相端子输入信号进行切换。电阻被连接在非反相端子和反相端子之间。偏移电压校正器在开关被控制以不通过电容器向非反相端子输入信号的校正时间段中基于差动放大器的输出信号校正差动放大器的偏移电压。
Description
技术领域
本发明涉及差动放大装置，特别是涉及差动放大装置的偏移电压的校正。
背景技术
作为模数(A/D)转换器的类型，Δ-∑(Δ∑)A/D转换器是已知的。当具有直流(直流)成分的信号被输入到具有简单配置的低次Δ∑A/D转换器时，在从Δ∑A/D转换器输出的数字信号上重叠具有周期性的信号。该周期性信号成为频率根据直流成分的大小改变的“音调(tonal)噪声”，并且使信号噪声比(S/N)明显劣化。
为了抑制“色调噪声”，使得被输入到Δ∑A/D转换器的信号的直流成分足够小，以使“色调噪声”的频率低于要使用的频带。当使用差动放大器的输出信号作为对于Δ∑A/D转换器的模拟输入信号时，从差动放大器输出的偏移电压需要被抑制。
为了抑制差动放大器的输出的偏移电压，可以使用在例如日本专利公开No.2006-311350(文献1)中公开的技术。在文献1中描述的偏移校正器在没有从输出到输入的任何反馈的情况下基于当差动放大器的反相端子和非反相端子通过开关被短路时来自差动放大器的输出电压，校正差动放大器的输出的偏移电压。即，在偏移电压校正时间段中，差动放大器在短路其两个输入端子的同时操作，并且，偏移基于此时的输出电压被校正。该操作使得能够减少差动放大器的输出的偏移电压。
但是，在偏移校正时间段之后的正常操作时间段中，差动放大器的两个输入端子被开关断开。差动放大器放大两个输入端子的输入信号之间的差分信号并且输出放大的信号。即，两个输入端子的输入信号之间的偏移电压不能在正常操作时间段中被校正。换句话说，在正常操作时间段中，两个输入端子的输入信号之间的偏移电压被放大并因此不能被充分地校正。
发明内容
在一个方面中，一种差动放大装置包括：差动放大器，所述差动放大器放大通过电容器输入到第一输入端子的信号和输入到第二输入端子的信号之间的差分；开关，所述开关关于是否通过电容器向第一输入端子输入信号进行切换；电阻，所述电阻连接在第一输入端子和第二输入端子之间；校正器，所述校正器在开关被控制以不通过电容器向第一输入端子输入信号的校正时间段中基于差动放大器的输出信号校正差动放大器的偏移电压。
根据该方面，能够充分地抑制从差动放大器输出的偏移电压。
参照附图阅读示例性实施例的以下说明，本发明的其它特征将变得明显。
附图说明
图1是用于解释根据第一实施例的差动放大装置的布置的框图。
图2是用于解释差动放大装置的另一布置的框图。
图3A和图3B是用于解释偏移电压校正器的布置和操作的示图。
图4A和图4B是用于解释偏移电压校正器的另一布置和操作的示图。
图5是用于解释偏移电压校正器的又一布置的框图。
具体实施方式
现在，将参照附图详细描述根据本发明的实施例的差动放大装置。
[差动放大装置的配置]
将参照图1的框图描述根据实施例的差动放大装置的配置。
开关S1和输入电阻RIN与图1所示的差动放大器10的第一输入端子(非反相端子；以下，称为+IN端子)连接。开关S1连接/断开+IN端子与信号输入端子(以下，称为INP端子)。信号输入端子(以下，称为INN端子)和输入电阻RIN与差动放大器10的第二输入端子(反相端子；以下，称为-IN端子)连接。即，通过输入电阻RIN连接+IN端子和-IN端子。注意，输入电阻RIN的电阻值远比差动放大器10的+IN端子的输入电阻值R+IN和-IN端子的输入电阻值R-IN小(R-IN、R+IN＞＞RIN)。
差动放大器10具有第一输出端子(正输出端子；以下，称为OUT_P端子)和输出OUT_P端子的信号的反相信号的第二输出端子(负输出端子；以下，称为OUT_N端子)。偏移电压校正器20的输入端子分别与OUT_P端子和OUT_N端子连接。偏移电压校正器20的输出OCAL与差动放大器10的偏移校正输入端子连接。
差动放大装置正常放大INP端子的输入信号和INN端子的输入信号之间的差分信号。该时间段被称为“正常操作时间段”。在正常操作时间段中，开关S1被控制以连接INP端子和+IN端子。
在正常操作时间段中，基准电压Vref被输入到INN端子，并且，信号通过电容器C被输入到INP端子。INP端子的输入信号通过输入电阻RIN基于INN端子的基准电压Vref导致电容耦合，并且被输入到差动放大器10的+IN端子。差动放大器10从OUT_P端子和OUT_N端子输出通过放大+IN端子的输入信号和-IN端子的输入信号(基准电压Vref)之间的差分信号而获得的信号。
另一方面，在校正偏移电压的时间段(以下，称为校正时间段)中，开关S1被控制以断开INP端子与+IN端子。
在校正时间段中，当基准电压Vref被输入到INN端子时，它还通过输入电阻RIN被输入到+IN端子。由于向+IN端子和-IN端子输入相同的信号，因此，从OUT_P端子和OUT_N端子输出由差动放大器10的偏移得到的信号。
在校正时间段中，偏移电压校正器20接收来自OUT_P端子和OUT_N端子的输出信号，并且输出用于消除OUT_P端子的输出信号和OUT_N端子的输出信号之间的差分的校正信号OCAL。差动放大器10基于校正信号OCAL校正偏移。注意，偏移电压校正器20即使在校正时间段之后的正常操作时间段中也保持校正信号OCAL。
如上所述，当在正常操作时间段之前提供校正时间段时，差动放大装置可在正常操作时间段中在没有差动放大器10的偏移电压的状态下执行精确的差动放大。
注意，虽然以上作为差动放大器10的例子描述了全差动放大器，但是，也可使用单输出差动放大器。在这种情况下，偏移电压校正器20输出用于减少在没有输入信号的场合下要输出的电压和在校正时间段中要从差动放大器输出的电压之间的差分的校正信号OCAL。
在正常操作时间段中，通过输入电阻RIN连接INP端子和INN端子。这里，通过电容器C切割输入到INP端子的信号和输入到INN端子的信号之间的偏移成分(直流成分)。另外，输入电阻RIN在+IN端子和-IN端子之间产生直流短路。出于这种原因，两个端子的基准电势匹配，并且，偏移成分被去除。
[差动放大装置的另一配置]
将参照图2的框图描述差动放大装置的另一配置。
如图2所示，根据第二实施例的差动放大器10的输出端子和偏移电压校正器20之间的连接与第一实施例不同。即，OUT_P端子与低通滤波器(LPF)30的输入端子连接，并且，OUT_N端子与LPF 31的输入端子连接。LPF 30的输出端子与Δ∑模数转换器40的非反相端子和偏移电压校正器20的一个输入端子连接。LPF 31的输出端子与Δ∑A/D转换器40的反相端子和偏移电压校正器20的另一输入端子连接。
即，图2所示的差动放大装置被配置为使来自差动放大器10的输出信号通过分别用作抗混叠滤波器的LPF，并然后将信号输入到Δ∑A/D转换器40以将它们转换成数字信号。注意，虽然以上作为A/D转换器的例子描述了Δ∑A/D转换器，但是，也可使用另一类型的A/D转换器。只有Δ∑A/D转换器具有频率根据偏移电压的大小改变的“色调噪声”的问题。但是，根据本实施例，即使在另一类型的A/D转换器中，也可减少输入信号的大的偏移电压的影响。
在校正时间段中，偏移电压校正器20接收LPF 30的输出信号SDM_INP和LPF 31的输出信号SDM_INN，并且，输出校正信号OCAL以消除输出信号之间的差分。偏移电压校正器20即使在校正时间段之后的正常操作时间段中也保持校正信号OCAL。
当在正常操作时间段之前提供校正时间段时，与图1所示的差动放大装置类似，差动放大装置可在正常操作时间段中在没有差动放大器10的偏移电压的情况下执行精确的差动放大。
在正常操作时间段中，通过输入电阻RIN连接INP端子和INN端子。由此，通过电容器C消除(cut)输入到INP端子的信号和输入到INN端子的信号之间的偏移成分(直流成分)。另外，输入电阻RIN在+IN端子和-IN端子之间产生直流短路。出于这种原因，两个端子的基准电势匹配，并且，偏移成分被去除。该功能与图1所示的差动放大装置相同。
注意，虽然以上描述了基准电压Vref被输入到差动放大器10的-IN端子的例子，但是，可以输入基准电压以外的信号。
[偏移电压校正器的配置]
将参照图3A和图3B描述偏移电压校正器20的配置及其操作。
如图3A所示，偏移电压校正器20包含具有非反相端子(以下，称为OINP端子)和反相端子(以下，称为OINN端子)的比较器21和上下计数器22。上下计数器22接收来自比较器21的输出UDOUT和时钟clk。上下计数器22的计数值作为校正信号OCAL被输出。
图3B是用于解释偏移电压校正器20的操作的定时图。参照图3B，信号S1_cnt控制开关S1。当信号S1_cnt变为高电平“1”时，开关S1断开INP端子和+IN端子以开始校正时间段。
在校正时间段中，时钟clk被输入到上下计数器22。在接收时钟clk时，上下计数器22基于代表OINP端子的输入信号和OINN端子的输入信号之间的比较结果的比较器21的输出UDOUT，向上或向下计数。
图3B表示OINP端子的电压比OINN端子的电压高(VOINP＞VOINN)的状态。在这种情况下，比较器21输出低电平“0”的信号UDOUT。当信号UDOUT＝“0”时，上下计数器22向下计数。差动放大器10根据作为计数值的校正信号OCAL校正偏移，并且，OINN端子的电压上升。
当由于OINN端子的上升的电压导致VOINP≤VOINN时，比较器21的信号UDOUT反转。当信号UDOUT＝“1”时，上下计数器22向上计数。差动放大器10根据作为计数值的校正信号OCAL校正偏移，并且，OINN端子的电压下降。
OINN端子的电压重复上升和下降以在与上下计数器22的最低有效位的精度对应的范围内校正OINP端子的电压和OINN端子的电压之间的差分。即，在图1所示的布置中，差动放大器10的OUT_P端子和OUT_N端子之间的差分被校正。在图2所示的布置中，LPF 30的输出信号SDM_INP和LPF 31的输出信号SDM_INN之间的差分被校正。
注意，可以使用任何方法以根据从上下计数器22输出的校正信号OCAL校正差动放大器10的偏移。例如，可以使用被供给到包含于差动放大器的差动对中的晶体管的电流值的控制、包含于差动放大器的差动对中的晶体管的面积比的控制和用于设定输出电压的电阻值的调整等。
以上参照图3B的定时图描述了仅校正OINN端子侧的电压的例子。但是，可以只校正OINP端子侧的电压，或者，可以校正OINN和OINP端子侧的电压。
[偏移电压校正器的另一配置]
将参照图4A和图4B描述偏移电压校正器20的另一配置及其操作。
在图4A所示的偏移电压校正器20中，对于图3A所示的比较器21和上下计数器22(第一计数器)的布置添加计数器23(第二计数器)和开关24。来自比较器21的输出UDOUT被输入到计数器23的时钟输入端子。开关24根据来自计数器23的输出COUT选择性地将时钟clk供给到上下计数器22或者将时钟clk固定为低电平。
图4B是用于解释偏移电压校正器20的操作的定时图。注意，与图3B所示的操作相同的部分的描述将被省略。
在初始状态中，开关24向上下计数器22供给时钟clk。计数器23对来自比较器21的输出UDOUT计数。由此，当在完成充分的偏移校正之后比较器21的输出UDOUT重复变为“1”和“0”时，计数器23的计数值增加。当计数器23的计数值达到预定值时，计数器23的输出COUT变为“1”，并且，开关24将对于上下计数器22的时钟clk固定到低电平。
当计数器23被配置为在比较器21的输出UDOUT的前缘处向上计数并且用于将计数器23的输出COUT设为“1”的计数值被适当地设定时，偏移校正的结束定时可被控制。即，可以控制该定时以在OINP端子侧的电压高的状态下结束偏移校正，或者，在OINN端子侧的电压高的状态下结束偏移校正。这里将描述计数器与比较器21的输出UDOUT的前缘同步地向上计数的例子。但是，计数器可与输出UDOUT的后缘同步地或者与输出UDOUT的前缘和后缘同步地向上计数。
在图4B所示的例子中，在信号UDOUT的前缘处停止时钟clk的供给。当时钟clk被固定为低电平时，从上下计数器22输出的校正信号OCAL的变化也停止。时钟clk几乎固定为低电平的时间点处的校正信号OCAL被保持。作为结果，OINP端子的电压和OINN端子的电压之间的差分也保持与校正信号OCAL对应的值。
根据图3A所示的偏移电压校正器20的布置，如上所述，OINP端子的电压和OINN端子的电压之间的差分在与上下计数器22的最低有效位的精度对应的范围内收敛。另一方面，根据图4A所示的偏移电压校正器20的布置，与图3A所示的布置相比，OINP端子的电压和OINN端子的电压之间的差分可减半。
[偏移电压校正器的又一配置]
将参照图5描述偏移电压校正器20的另一配置及其操作。
参照图5，OINP端子与偏移电压校正器20的运算放大器(差动放大器)25的+IN端子连接，并且，OINN端子与-IN端子连接。A/D转换器(ADC)26从运算放大器25接收输出信号AOUT并且输出校正信号OCAL。
当校正时间段开始时，运算放大器25通过放大OINP端子的电压和OINN端子的电压之间的差分，输出输出信号AOUT。ADC 26将输出信号AOUT转换成数字校正信号OCAL。基于数字校正信号OCAL，差动放大器10校正偏移以消除OINP端子的电压和OINN端子的电压之间的差分。
当OINP端子的电压和OINN端子的电压改变时，运算放大器25的输出信号AOUT改变，并且，从ADC 26输出的数字校正信号OCAL也改变。该改变被重复以校正差动放大器10的偏移。偏移电压校正器20在校正时间段之后的正常操作时间段中保持数字校正信号OCAL的值。
如上所述，在偏移校正时间段中，通过向差动放大器10的+IN端子和-IN端子输入相同的信号执行偏移校正。在正常操作时间段中，保持偏移校正信号OCAL以抑制偏移电压。
注意，上述的实施例仅是实施本发明的例子，并且不应限制本发明的技术范围的解释。即，本发明可在不背离其技术范围或主要特征的情况下以各种方式被实施。
虽然已参照示例性实施例说明了本发明，但应理解，本发明不限于公开的示例性实施例。权利要求的范围应被赋予最宽的解释以包含所有的变更方式以及等同的结构和功能。
Claims (9)
1.一种差动放大装置，包括：
差动放大器，所述差动放大器放大通过电容器输入到第一输入端子的第一信号和输入到第二输入端子的第二信号之间的差分；
开关，所述开关关于是否通过电容器向第一输入端子输入第一信号进行切换；
电阻，所述电阻连接在第一输入端子和第二输入端子之间，所述电阻的值小得足以在第一输入端子和第二输入端子之间产生DC短路；
校正器，所述校正器在开关被控制以不通过电容器向第一输入端子输入第一信号的校正时间段中基于差动放大器的输出信号校正差动放大器的偏移电压，在所述校正时间段中，所述第二信号通过所述电阻被输入至第一输入端子以及还被输入至第二输入端子。
2.根据权利要求1的装置，其中，校正器在校正时间段之后的正常操作时间段中保持偏移电压的校正，在所述正常操作时间段中，开关被控制以通过电容器向第一输入端子输入第一信号。
3.根据权利要求1或2的装置，其中，差动放大器包含全差动放大器，并且，
校正器接收来自全差动放大器的第一输出端子的信号和来自全差动放大器的第二输出端子的信号，并且在校正时间段中执行校正以使得第一输出端子的信号和第二输出端子的信号之间的差分更小。
4.根据权利要求3的装置，其中，第一输出端子的信号和第二输出端子的信号被供给到模数转换器。
5.根据权利要求3的装置，还包括分别被布置于第一输出端子和校正器之间以及第二输出端子和校正器之间的低通滤波器。
6.根据权利要求5的装置，其中，从低通滤波器中的每一个输出的信号被供给到模数转换器。
7.根据权利要求3的装置，其中，校正器包含用于比较第一输出端子的信号与第二输出端子的信号的比较器和用于基于来自比较器的输出将时钟向上和向下计数的第一计数器，并且，
校正器基于第一计数器的计数值执行校正。
8.根据权利要求7的装置，其中，校正器还包含将来自比较器的输出计数的第二计数器和当第二计数器的计数值达到预定值时停止向第一计数器供给时钟的单元。
9.根据权利要求3的装置，其中，校正器包含放大第一输出端子的信号和第二输出端子的信号之间的差分的运算放大器和将来自运算放大器的输出转换成数字信号的单元，并且，
校正器基于数字信号执行校正。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011031265A JP5624493B2 (ja) | 2011-02-16 | 2011-02-16 | 差動増幅装置 |
| JP2011-031265 | 2011-02-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102647162A CN102647162A (zh) | 2012-08-22 |
| CN102647162B true CN102647162B (zh) | 2015-01-28 |
Family
ID=45655244
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210031294.5A Active CN102647162B (zh) | 2011-02-16 | 2012-02-13 | 差动放大装置 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US8531239B2 (zh) |
| EP (1) | EP2490331A1 (zh) |
| JP (1) | JP5624493B2 (zh) |
| KR (1) | KR101477853B1 (zh) |
| CN (1) | CN102647162B (zh) |
| BR (1) | BR102012003141A2 (zh) |
| RU (1) | RU2487468C1 (zh) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010048107A2 (en) * | 2008-10-20 | 2010-04-29 | The Regents Of The University Of Michigan | Bioamplifier for neural interfaces |
| JP5941268B2 (ja) | 2011-11-10 | 2016-06-29 | キヤノン株式会社 | 発光素子駆動回路、光学式エンコーダ、カメラ及び発光素子駆動回路の制御方法 |
| JP6061604B2 (ja) | 2012-10-11 | 2017-01-18 | キヤノン株式会社 | 増幅回路 |
| JP2014173842A (ja) | 2013-03-05 | 2014-09-22 | Canon Inc | 発光素子駆動装置、その制御方法、光学式エンコーダ、およびカメラ |
| JP6222980B2 (ja) | 2013-05-09 | 2017-11-01 | キヤノン株式会社 | 音響装置及び電子機器 |
| JP6264379B2 (ja) * | 2013-09-06 | 2018-01-24 | 三菱電機株式会社 | 半導体装置 |
| KR20150069936A (ko) * | 2013-12-16 | 2015-06-24 | 현대자동차주식회사 | 차동 증폭기의 오프셋 보정장치 및 방법 |
| JP6488674B2 (ja) * | 2013-12-25 | 2019-03-27 | パナソニック株式会社 | Ｄｃオフセットキャンセル回路 |
| JP6466678B2 (ja) * | 2014-10-01 | 2019-02-06 | ルネサスエレクトロニクス株式会社 | 半導体集積回路、可変利得増幅器、及び、センサシステム |
| WO2017007869A1 (en) * | 2015-07-07 | 2017-01-12 | Marvell World Trade Ltd | Amplification circuit and method of compensating for voltage offset of inputs |
| JP6445954B2 (ja) * | 2015-11-06 | 2018-12-26 | 株式会社豊田中央研究所 | コンパレータ |
| JP2017123534A (ja) * | 2016-01-06 | 2017-07-13 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP6899686B2 (ja) * | 2017-03-31 | 2021-07-07 | エイブリック株式会社 | 差動増幅装置 |
| KR102570609B1 (ko) * | 2020-09-08 | 2023-08-25 | 성균관대학교산학협력단 | 오프셋 전압이 자동 조절되는 전류센서 및 이의 오프셋 자동 조절 방법 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4292595A (en) * | 1979-11-13 | 1981-09-29 | Burr-Brown Research Corporation | Capacitance coupled isolation amplifier and method |
| CN1079345A (zh) * | 1992-05-16 | 1993-12-08 | 丘雪明 | 电容耦合的隔离式放大器 |
| IL99945A (en) * | 1991-11-01 | 1996-08-04 | Chemtronics Ltd | High input impedance operational amplifier circuit |
| CN1578122A (zh) * | 2003-07-14 | 2005-02-09 | 雅马哈株式会社 | 偏移校正方法、偏移校正电路及电子音量装置 |
| CN101119103A (zh) * | 2006-08-02 | 2008-02-06 | 盛群半导体股份有限公司 | 输入偏移电压校正装置 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5061900A (en) * | 1989-06-19 | 1991-10-29 | Raytheon Company | Self-zeroing amplifier |
| JP4547084B2 (ja) * | 1999-11-15 | 2010-09-22 | ルネサスエレクトロニクス株式会社 | 移動体通信機および送受信機 |
| AU2002252696A1 (en) * | 2001-04-24 | 2002-11-05 | Tripath Technology Inc. | An improved dc offset self-calibration system for a digital switching amplifier |
| US6831513B2 (en) * | 2002-01-16 | 2004-12-14 | Oki Electric Industry Co., Ltd. | Differential amplifier |
| RU2222828C1 (ru) * | 2002-07-22 | 2004-01-27 | Федеральное государственное образовательное учреждение высшего профессионального образования Чувашский государственный университет им. И.Н. Ульянова | Дифференцирующее устройство |
| JP4290466B2 (ja) | 2003-04-24 | 2009-07-08 | パナソニック株式会社 | オフセット補償装置 |
| EP1515432A1 (en) * | 2003-09-09 | 2005-03-16 | Dialog Semiconductor GmbH | Translinear amplifier |
| JP2005136513A (ja) * | 2003-10-28 | 2005-05-26 | Matsushita Electric Ind Co Ltd | 無線通信受信回路 |
| US7154335B2 (en) * | 2004-09-29 | 2006-12-26 | Intel Corporation | Variable gain amplifier with direct current offset correction |
| JP4246177B2 (ja) | 2005-04-28 | 2009-04-02 | シャープ株式会社 | オフセット補正回路およびオペアンプ回路 |
| US7532065B2 (en) * | 2005-07-12 | 2009-05-12 | Agere Systems Inc. | Analog amplifier having DC offset cancellation circuit and method of offset cancellation for analog amplifiers |
| FR2895599B1 (fr) | 2005-12-27 | 2008-06-06 | Univ Joseph Fourier Grenoble I | Procede et dispositif de reglage ou de calage d'un dispositif electronique |
| JP4234159B2 (ja) | 2006-08-04 | 2009-03-04 | シャープ株式会社 | オフセット補正装置、半導体装置および表示装置ならびにオフセット補正方法 |
| JP4921106B2 (ja) | 2006-10-20 | 2012-04-25 | キヤノン株式会社 | バッファ回路 |
| JP2009081749A (ja) * | 2007-09-27 | 2009-04-16 | Hitachi Ltd | 低オフセット入力回路 |
| JP4977102B2 (ja) * | 2008-09-02 | 2012-07-18 | 株式会社東芝 | 差動増幅器 |
| US8085098B2 (en) | 2008-10-10 | 2011-12-27 | Canon Kabushiki Kaisha | PLL circuit |
| JP2010103707A (ja) | 2008-10-22 | 2010-05-06 | Canon Inc | チャージポンプ回路、及びクロック生成器 |
-
2011
- 2011-02-16 JP JP2011031265A patent/JP5624493B2/ja active Active
-
2012
- 2012-01-23 US US13/356,592 patent/US8531239B2/en active Active
- 2012-01-26 EP EP12152605A patent/EP2490331A1/en not_active Withdrawn
- 2012-02-08 KR KR1020120012629A patent/KR101477853B1/ko active IP Right Grant
- 2012-02-10 BR BRBR102012003141-8A patent/BR102012003141A2/pt not_active Application Discontinuation
- 2012-02-13 CN CN201210031294.5A patent/CN102647162B/zh active Active
- 2012-02-15 RU RU2012105349/08A patent/RU2487468C1/ru not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4292595A (en) * | 1979-11-13 | 1981-09-29 | Burr-Brown Research Corporation | Capacitance coupled isolation amplifier and method |
| IL99945A (en) * | 1991-11-01 | 1996-08-04 | Chemtronics Ltd | High input impedance operational amplifier circuit |
| CN1079345A (zh) * | 1992-05-16 | 1993-12-08 | 丘雪明 | 电容耦合的隔离式放大器 |
| CN1578122A (zh) * | 2003-07-14 | 2005-02-09 | 雅马哈株式会社 | 偏移校正方法、偏移校正电路及电子音量装置 |
| CN101119103A (zh) * | 2006-08-02 | 2008-02-06 | 盛群半导体股份有限公司 | 输入偏移电压校正装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP2490331A1 (en) | 2012-08-22 |
| KR101477853B1 (ko) | 2014-12-30 |
| US8531239B2 (en) | 2013-09-10 |
| BR102012003141A2 (pt) | 2013-07-23 |
| RU2487468C1 (ru) | 2013-07-10 |
| US20120206197A1 (en) | 2012-08-16 |
| JP2012170019A (ja) | 2012-09-06 |
| KR20120094423A (ko) | 2012-08-24 |
| JP5624493B2 (ja) | 2014-11-12 |
| CN102647162A (zh) | 2012-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102647162B (zh) | 差动放大装置 | |
| US8674861B2 (en) | Analog-to-digital converter | |
| US8847677B2 (en) | Amplifier circuit | |
| JP5861076B2 (ja) | 増幅装置 | |
| JP5349842B2 (ja) | 低オフセット入力回路およびそれを含む信号伝送システム | |
| US20130015916A1 (en) | Common-Mode Amplifier Step Response | |
| US9276565B2 (en) | Duty ratio correction circuit and phase synchronization circuit | |
| JP4693533B2 (ja) | 自動オフセットキャンセル回路 | |
| US10555269B2 (en) | Amplifier circuit having controllable output stage | |
| CN216490404U (zh) | 自适应压摆率增强的运算放大电路 | |
| EP1456941B1 (en) | Offset calibration system and method for a high gain signal channel | |
| JP2012186715A (ja) | 信号変換装置及び信号変換方法 | |
| CN114337552A (zh) | 自适应压摆率增强的运算放大电路 | |
| US11323084B2 (en) | Linear amplifier | |
| US11205999B2 (en) | Amplifier with signal dependent mode operation | |
| TWI457739B (zh) | 動態電源控制方法及其相關電路 | |
| US7629839B2 (en) | Preamplifier and method for calibrating offset voltages therein | |
| CN210693873U (zh) | D类功放电路输出失调电压自动校正电路 | |
| US11218232B1 (en) | DC offset calibration system and method | |
| US11070178B1 (en) | Class D power amplifier | |
| CN110855257A (zh) | D类功放电路输出失调电压自动校正电路 | |
| TWI496411B (zh) | 電子系統、自動靜音控制電路及其控制方法 | |
| JP2006217334A (ja) | Ｆｍ復調回路 | |
| JP2006237732A (ja) | Ｆｍ復調回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |