CN102629868B - 非挥发cmos兼容逻辑电路与相关操作方法 - Google Patents

非挥发cmos兼容逻辑电路与相关操作方法 Download PDF

Info

Publication number
CN102629868B
CN102629868B CN201210024995.6A CN201210024995A CN102629868B CN 102629868 B CN102629868 B CN 102629868B CN 201210024995 A CN201210024995 A CN 201210024995A CN 102629868 B CN102629868 B CN 102629868B
Authority
CN
China
Prior art keywords
ferromagnetic
ferromagnetic element
input
magnetization
magnetization direction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201210024995.6A
Other languages
English (en)
Other versions
CN102629868A (zh
Inventor
陈安
Z·克里沃卡皮齐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Inc
Original Assignee
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Inc filed Critical GlobalFoundries Inc
Publication of CN102629868A publication Critical patent/CN102629868A/zh
Application granted granted Critical
Publication of CN102629868B publication Critical patent/CN102629868B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/185—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using dielectric elements with variable dielectric constant, e.g. ferro-electric capacitors
    • H03K19/19—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using dielectric elements with variable dielectric constant, e.g. ferro-electric capacitors using ferro-resonant devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Logic Circuits (AREA)

Abstract

本发明涉及一种非挥发CMOS兼容逻辑电路与相关操作方法。本申请案提供用于包含铁磁组件的逻辑电路的设备与相关制造及操作方法。逻辑电路的范例包含具有第一铁磁层的第一铁磁组件，具有第二铁磁层的第二铁磁组件，以及耦合至所述第一铁磁组件的晶体管。所述第一晶体管使得电流流经所述第一铁磁组件。所述电流影响所述第一铁磁层的所述磁化作用方向，而后影响所述第二铁磁层的所述磁化作用方向。

Description

非挥发CMOS兼容逻辑电路与相关操作方法
技术领域
本申请案的实施例是关于进行逻辑运算的组件，特别是关于进行使用铁磁组件的逻辑运算的电路及其操作与制造的相关方法。
背景技术
晶体管例如金属氧化物半导体场效晶体管(MOSFETs)是大部分电子装置的核心建构块。例如，可使用许多晶体管，实施逻辑栅极，例如NAND栅极、NOR栅极与类似物，进行所需要的逻辑运算。然而，习知晶体管为基础的逻辑栅极是挥发性的，需要使用其它的内存组件或是需要连续供电的晶体管来维持逻辑运算的输出。
发明概述
本申请案提供设备用于逻辑电路。所述逻辑电路包含具有第一铁磁层的第一铁磁组件、具有第二铁磁层的第二铁磁组件，以及耦合至所述第一铁磁组件的晶体管。第一晶体管用以使得电流流经所述第一铁磁组件。所述电流影响所述第一铁磁层的磁化作用方向，而后影响所述第二铁磁层的磁化作用方向。
在另一实施例中，提供用于操作逻辑电路的方法，所述逻辑电路包含输入铁磁组件与输出铁磁组件。所述方法的开始是启动耦合至输入铁磁组件的输入电极，使得输入电流流经所述输入铁磁组件。所述输入电流影响输入铁磁组件的磁化作用方向，而后影响输出铁磁组件的磁化作用方向。启动耦合至所述输出铁磁组件的输出晶体管来继续所述方法，使得输出电流流经所述输出铁磁组件，其中所述输出铁磁组件的磁化作用方向，影响所述输出电流的强度。接着，所述方法藉由响应所述输出电流，决定所述输出铁磁组件的磁化作用方向，以及基于所述输出铁磁组件的的磁化作用方向，决定所述逻辑电路的数字输出值。
在另一实施例中，本申请案提供制造逻辑电路的方法。所述方法的步骤包括形成具有第一铁磁层的第一铁磁组件，形成具有第二铁磁层的第二铁磁组件，以及形成耦合至所述第一铁磁组件的晶体管。所述晶体管是用于使得电流流经所述第一铁磁组件。所述电流影响所述第一铁磁层的磁化作用方向，其中所述第二铁磁组件的配置与所述第一铁磁组件有关，因而所述第一铁磁层的磁化作用方向影响所述第二铁磁层的磁化作用方向。
此发明概述介绍简化的概念选择，以下的详细说明则是提供更详细的描述。此发明概述并非用于确认权利要求目标物的关键特征或主要特征，也不是用于决定主张目标物的范围。
附图说明
参阅详细说明与权利要求以及附随的图式，可更加完整了解目标物，图式中相同的组件符号是指相同的组件。
图1是电子系统实施例的概示图。
图2是用于图1电子系统的控制程序实施例的流程图。
图3是根据一或多实施例，用于图1电子系统与/或图2的控制程序的逻辑电路实施例的概示图。
图4描述表400，根据一或多实施例，说明对于图3逻辑电路，数字输入值的可能组合，以及对于输入铁磁组件自由层的对应磁化作用方向与对于输出铁磁组件自由层的所得磁化作用方向。
图5是横切面图，说明用于图1电子系统的逻辑电路结构，以及实施例中用于制造所述逻辑电路结构的相关方法。
具体实施方式
以下的详细描述只是用于说明，而非用于限制申请目标或申请案的实施例以及所述实施例的使用。如本申请案所述，“例如”一词是指“作为范例、举例或说明”。本申请案所述的任何实施不需要解释为较佳的或是比其它实施更为有利的。再者，本申请案未结合前述技术领域、发明背景、发明概述或以下详细说明中任何表达或暗示的理论。
本申请描述的技术可用于进行使用铁磁组件的逻辑运算。如以下详细说明的描述内容，一或多个输入铁磁组件的配置与铁磁组件的输出有关，输入铁磁组件的磁化作用状态影响输出铁磁组件的磁化作用状态。每一个输入铁磁组件耦合至晶体管，其操作使得输入电流流经个别的铁磁组件，铁磁状态的铁磁组件对应于逻辑运算的特定数据输入值，其中输出铁磁组件的所得磁化作用状态指示逻辑运算的数字输出值。耦合至输出铁磁组件的晶体管操作使得电流流经输出铁磁组件，其中电流强度受到输出铁磁组件的磁化作用状态影响，并且因而指示逻辑运算的数字输出值。铁磁组件在无电能(或电流)存在下维持其磁化作用状态，因而本申请所描述的铁磁逻辑电路是非挥发的，且可维持逻辑运算的数字输出值而不消耗电能。
图1描述电子系统100的实施例，用于操作逻辑电路102，所述电子系统包含逻辑电路102、输入电流配置104、感应配置106以及控制模块108。应理解图1是电子系统100的简化表示，用于解释目的与简化说明，以及实施例可包含其它装置与组件，提供其它功能与特征，以及/或电子系统100可以是更大系统的一部分。因此，虽然图1描述电路组件与/或终端的直接电连接，但是其它实施例仍可使用中间电路组件而有实质相同的功能。
在实施例中，逻辑电路102包含输入铁磁组件110、输入晶体管112、输出铁磁组件114与输出晶体管116。所述输入铁磁组件110包含由绝缘层124分隔的一对铁磁层120、122，产生磁隧道连接。所述铁磁层120、122较佳是铁磁金属材料层，例如铁、钴、镍或类似物，以及取决于实施例，铁磁层120、122可以是相同或不同形式的材料。应注意虽然铁磁层120、122可以是个别的铁磁材料层，但是在应用实施例中，每一个铁磁层120、122可由不同铁磁金属材料的次层组成，对于特定应用，优化磁性质与/或输入铁磁组件110的效能。输入铁磁组件110的第一铁磁层120(本申请案中称也为固定层)相对比第二铁磁层122厚，并且被磁化，因而第一铁磁层120具有磁化作用126的永久(或固定的)方向，对准输入铁磁组件110的纵轴128。所述绝缘层124是介电材料，例如氧化物材料(例如氧化镁、氧化铝或类似物)，位于铁磁层120、122之间，其中所述绝缘层124是相对较薄(例如典型是约1至2纳米厚度的范围内)，使得电子(亦即电流)通过绝缘层124至铁磁层120、122之间的隧道。在这方面，铁磁层120、122之间的隧道电流流向影响或控制第二铁磁层122(在本申请案中也称为自由层)的磁化作用方向。
同样地，输出铁磁组件114包含由绝缘层134分隔的一对铁磁层130、132，产生磁性隧道连接，如上所述。输出铁磁组件114的配置与输入铁磁组件110有关，因而输出铁磁组件114的自由层132的磁化作用方向受到输入铁磁组件110的自由层122的磁化作用方向的影响。在这方面，配置输出铁磁组件114与输入铁磁组件110，因而自由层122、132共平面，使得自由层122、132之间的磁性耦合最大化。在实施例中，铁磁组件110、114的配置彼此相关，因而输出铁磁组件114的横轴(例如通过输出铁磁组件114几何中心的线与其纵轴138垂直)与输入铁磁组件110的横轴(例如通过输入铁磁组件110几何中心的线与其纵轴128垂直)在同一直在线。输出铁磁组件114自输入铁磁组件110被隔开，且位向与输入铁磁组件110有关，因而输出铁磁组件114的纵轴138实质对准与输入铁磁组件110的纵轴128平行。如以下更详细的说明，由于自由层122、132之间的物理关系，输出铁磁组件114的自由层132的磁化作用方向与输入铁磁组件110的自由层122的磁化作用方向相反(或磁性反平行)，因而逻辑电路102进行逻辑非运算(logicalNOToperation)(或逻辑倒转)。如上所述，输入铁磁组件110的固定层120被磁化，因而固定层120具有永久(或固定的)磁化作用126方向，对准输入铁磁组件110的纵轴128，以及输出铁磁组件114的固定层130被磁化，因而固定层130具有永久(或固定的)磁化作用136方向，对准输出铁磁组件114的纵轴138。在实施例中，对于逻辑非(或逻辑倒转)实施，输出铁磁组件114的固定层130的磁化作用方向136与输入铁磁组件110的固定层120的磁化作用方向126相同(例如磁性平行或相同)。
在实施例中，输出铁磁组件114有效作为双稳定电阻转换组件，可以与固定层130的磁化作用方向136有关的自由层132的磁化作用方向为基础，显示高阻抗状态或低阻抗状态。例如，当自由层132的磁化作用方向是与固定层130的磁化作用方向136相反(例如与磁化作用方向136磁性反平行)时，输出铁磁组件114的阻抗大于当自由层132的磁化作用方向与固定层130的磁化作用方向136相同(例如与磁化作用方向136磁性平行)时的输出铁磁组件114的阻抗。如以下说明所描述，在逻辑电路102的操作过程中，输出铁磁组件114的阻抗状态对应于逻辑电路102的数字输出值。例如，高阻抗磁化作用状态可对应于逻辑‘0’，以及低阻抗磁化作用状态可对应于逻辑‘1’，其中藉由提供适当方向的输入电流通过输入铁磁组件110，而改变输出铁磁组件114的阻抗状态，倒转或改变自由层122的磁化作用方向，因而倒转或改变与固定层130的磁化作用方向136有关的自由层132的磁化作用方向。
在实施例中，输入晶体管112耦合至输入铁磁组件110，以及输入晶体管112与输入铁磁组件110在第一参考电压节点118与第二参考电压节点119之间电性串联，因而电流串联流经输入晶体管112与输入铁磁组件110。在图1的实施例中，输入铁磁组件110的自由层122电连接至第一参考电压节点118，输入铁磁组件110的固定层120电连接至输入晶体管112的汲极/源极终端，以及输入晶体管112的源极/汲极终端连接至逻辑电路102的输入节点160。输入节点160通过输入电流配置104耦合至第二参考电压节点119，所述输入电流配置104的操作提供输入电流以适当的方向流至/流自输入节点160使输入铁磁组件110有磁化作用状态对应于逻辑电路102逻辑操作所要的输入值。输入晶体管112的栅极终端耦合至控制模块108，其中控制模块108操作输入晶体管112与输入电流配置104，提供适当方向的输入电流流经输入晶体管112，而后产生对应的隧道电流流经输入铁磁组件110，控制或影响自由层122的磁化作用方向，因而影响输出铁磁组件114的自由层132的磁化作用方向。在实施例中，第一参考电压节点118用以接收电子系统100的正(或供应)参考电压，以及第二参考电压节点119用以接收电子系统100的负(或接地)参考电压，其中所述输入晶体管112是N型场效晶体管(例如NMOSFET)，具有汲极终端电连接至固定层120，以及其源极终端通过输入电流配置104耦合至接地参考电压节点119。虽然本申请案的目标物可描述为N型(或N信道)装置实施的晶体管112、116，但是目标物并不限于N型装置并且可用均等的方式实施，使用P型(或P信道)装置用于晶体管112、116。
在相似的方式中，输出晶体管116耦合至输出铁磁组件114，以及输出晶体管116与输出铁磁组件114在参考电压节点118、119之间电性串联，因而输出电流串联流经输出晶体管116与输出铁磁组件114。在图1的实施例中，输出铁磁组件114的自由层132电连接至逻辑电路102的输出节点140，输出铁磁组件114的固定层130电连接至输出晶体管116的汲极/源极终端，以及输出晶体管116的源极/汲极终端电连接至第二参考电压节点119。在实施例中，输出晶体管116是N型场效晶体管，其汲极终端电连接至固定层130，以及其源极终端电连接至接地参考电压节点119。如下更详细说明所描述，逻辑电路102的输出节点140通过电阻组件142耦合至供应参考电压节点118，以及输出晶体管116的终端耦合至控制模块108，其中所述控制模块108操作输出晶体管116，使得输出电流流经输出晶体管116、输出铁磁组件114与电阻组件142，辨识或决定逻辑电路102的输出数字值。藉由接口于铁磁组件110、114的晶体管112、116，逻辑电路102与其它CMOS电路及/或CMOS逻辑栅极兼容。此外，可用CMOS制造技术来制造逻辑电路102，更详细的说明如下。
在实施例中，输入电流配置104包含第一电流源150用于提供第一方向的输入电流，第二电流源152用于提供相反方向的输入电流，以及切换组件154耦合在输入电流源150、152与逻辑电路102的输入节点160处的输入晶体管112之间。在实施例中，每一个输入电流源150、152用于提供与另一输入电流源150、152的输入电流强度实质相同但方向相反的输入电流。输入电流源150、152提供的输入电流强度被选择大于倒转自由层122磁化作用所需的最小隧道电流(或是切换门坎电流)。切换组件154可被开关或是在两状态之间切换，用来选择性耦合输入电流源150、152之一至输入晶体管112与/或输入节点160。如下更详细说明所述，在实施例中，控制模块108耦合至输入电流配置104的切换组件154，并且操作切换组件154，提供适当方向的输入电流至逻辑电路102的输入节点160，对应于所要的数字输入值，因而使得输入铁磁组件110的磁化作用状态对应于所要的数字输入值。
当切换组件154是在第一状态中时，第一电流源150在接地参考电压节点119与输入节点160之间电串联，提供输入电流方向从接地参考电压节点119至供应参考电压节点118至输入晶体管112的源极终端。在这方面，当开启或启动输入晶体管112而切换组件154是在第一状态时，来自输入电流源150的输入电流流经输入晶体管112，且造成隧道电流从固定层120流经输入铁磁组件110至自由层122。当隧道电流从固定层120流至自由层122时，在固定层120中流动的电子被固定层120的固定磁化作用方向126旋转极化，并且施加旋转力矩在自由层122中流动的电子上，造成自由层122的磁化作用方向对准固定层120磁化作用方向126的相同方向(或磁性平行)。相反地，当切换组件154在第二状态时，第二电流源152是在接地参考电压节点119与输入节点160之间电性串联，提供输入电流与输入电流源150提供的电流方向相反，亦即输入电流从输入节点160至接地参考电压节点119。当输入晶体管112被开启或是启动而切换组件154是在第二状态时，输入电流从输入电流源152流经输入晶体管112，方向是从供应参考电压节点118至接地参考电压节点119，并且造成隧道电流从自由层122流经输入铁磁组件110至固定层120。当隧道电流从自由层122流至固定层120时，固定层120中的旋转极化电子被反射返回至接口处的自由层122中，并且施加旋转力矩在自由层122中流动的电子上，造成自由层122的磁化作用方向对准成为与固定层120磁化作用方向相反(或是磁性反平行)。
如上所述，输出铁磁组件114的有效阻抗受到自身磁化作用状态(例如自由层132的磁化作用方向位向相对于固定层130的磁化作用方向136)的影响，其中感应配置106耦合至输出节点140，并且基于输出铁磁组件114的阻抗状态，决定或辨识逻辑电路102进行逻辑运算的数字输出值。如下更详细说明所描述，开启或启动输出晶体管116来辨识逻辑电路102的数字输出值，使得电流流经电阻组件142、输出铁磁组件114与输出晶体管116，其中输出节点140的电压强度受到输出铁磁组件114的阻抗状态影响。在这方面，感应配置106基于输出节点140的电压强度，辨识输出铁磁组件114的阻抗状态，因而决定自由层132的磁化作用方向以及辨识对应于输出铁磁组件114的磁化作用状态的数字值成为逻辑电路102的数字输出值。例如，感应配置106可包含比较器或是其它合适的比较电路用于比较输出节点140处的电压与所选择的门坎电压，因而当输出铁磁组件114是在高阻抗磁化作用状态时，输出节点140处的电压大于门坎电压，当输出铁磁组件114在低阻抗磁化作用状态时，输出节点140处的电压小于门坎电压。在实施例中，选择电阻组件142的电阻，因而当开启输出晶体管116时，流经电阻组件142、输出铁磁组件114与输入晶体管116的输出电流强度不会达到或超过倒转自由层132磁化作用所需要的最小电流，因而当启动输出晶体管116时，自由层132的磁化作用方向不会改变。
在实施例中，控制模块108通常代表硬件、处理逻辑、电路与/或电子系统100的其它组件，用于操作晶体管112、116以及输入电流配置104的切换组件154，提供适当的数字输入值至逻辑电路102以及/或从数字电路102与/或感应配置106得到数字输出值，以及进行与电子系统100操作相关的其它任务与/或功能，详细描述如下。
取决于实施例，控制模块108可与一般目的处理器、微处理器、微控制器、内容可寻址内存、数字信号处理器、场编程栅极数组、任何合适的可编程逻辑设备、分离的栅极或晶体管逻辑、分离的硬件组件或其任何组合一起实施，用于进行本申请案所描述的功能。在这方面，本申请案描述的任何方法步骤或运算法与本申请案描述的实施例结合可直接实施在硬件、韧件、控制模块108执行的软件模块或是任何实施组合中。
应注意图1简单表示包含单一逻辑电路102的电子系统100，作为解释与简单描述，然而实际上，可互连许多逻辑电路实施所要的功能。在这方面的实施例中，电子系统的周边组件(例如输入电流配置104、感应配置与/或控制模块108)可被修饰且通过多逻辑电路而分享，减少附加费用。
参阅图2，在实施例中，电子系统可用于进行控制程序200与其它任务、功能与运算，如下所述。可用软件、硬件、韧件或其任何组合进行不同任务。为达说明的目的，以下的描述可指上述图1中的组件。实际上，可用所描述系统的不同组件，例如逻辑电路102、输入电流配置104、感应配置106、控制模块108、输入晶体管112、输出晶体管116与/或切换组件154，进行任务、功能与运算。可包含任何数目的其它任务，以及可并入本申请案未描述的更广泛程序或是有其它功能的程序。
参阅图2与图1，使逻辑电路102的输入节点160处的输入电流方向对应于所要的数字输入值，初始化或开始控制程序200。例如，当输出铁磁组件114的高阻抗磁化作用状态对应于逻辑‘0’，以及输出铁磁组件114的低阻抗磁化作用状态对应于逻辑‘1’时，来自第一输入电流源150的输入电流，方向从固定层120至自由层122，对应于逻辑‘1’输入值，以及来自第二输入电流源152的输入电流，方向从自由层122至固定层120，对应于逻辑‘0’输入值。在这方面，响应辨识逻辑‘1’的数字输入值，控制模块108操作切换组件154，耦合第一输入电流源150至输入节点160，以及相反地，响应辨识逻辑‘0’的数字输入值，控制模块108操作切换组件154，耦合第二输入电流源152至输入节点160。
在实施例中，启动或开启输入晶体管，继续控制程序200，使得所选择的输入电流流经输入铁磁组件(任务204)。在这方面，操作切换组件154，耦合适当的第二输入电流源150、152至输入节点160之后，控制模块108施加或提供电压至输入晶体管112的栅极终端，开启或启动输入晶体管112，以及使得输入电流从所选择的输入电流源150、152流经输入晶体管112与输入铁磁组件110。在实施例中，响应输入节点160处提供所选择的输入电流，控制模块108提供电压的时间大于或等于自由层122磁化作用方向稳定至特定方向(例如与磁化作用方向126磁性平行或是磁性反平行)所需要的最少时间。在已经开启输入晶体管112所需要的时间之后，控制模块108移除输入晶体管112的栅极终端的电压(或是施加不同电压至输入晶体管112的栅极终端)，关闭或停止输入晶体管112，防止电流流经输入晶体管112。
如上所述，当指示来自第一输入电流源150的逻辑‘1’输入值的输入电流被提供至输入节点160时，输入电流从固定层120流经输入铁磁组件110至自由层122，因而造成自由层122的磁化作用方向对准磁性平行(或等于)固定层120的磁化作用方向126，造成输入铁磁组件110在低阻抗磁化作用状态。由于自由层122、132之间的物理关系，当输入铁磁组件110在低阻抗磁化作用状态以及自由层122的磁化作用方向与磁化作用方向126相同时，输入铁磁组件110的自由层122的边缘磁场与输出铁磁组件114的自由层132交互作用，造成自由层132的磁化作用方向对准相反方向，亦即与磁化作用方向126、136相反(或磁性反平行)的方向，造成输出铁磁组件114被切换至高阻抗磁化作用状态(或逻辑‘0’)。相反地，当指示来自第二输入电流源152的逻辑‘0’输入值的输入电流被提供至输入节点160时，输入电流从自由层122流经输入铁磁组件110至固定层120，因而造成自由层122的磁化作用方向磁性反平行对准固定层120的磁化作用方向126，造成输入铁磁组件110在高阻抗磁化作用状态。当输入铁磁组件110在高阻抗磁化作用状态以及自由层122的磁化作用方向与磁化作用方向126相反时，自由层122的边缘磁场与自由层132交互作用，造成自由层132的磁化作用方向对准与自由层122的磁化作用方向相反，亦即与磁化作用方向126、136相同(或磁性平行)，造成输出铁磁组件114被切换至低阻抗磁化作用状态(或逻辑‘1’)。
在实施例中，操作输入晶体管使得输入铁磁组件有所要的数字输入值之后，启动或开启输出晶体管，继续控制程序200，使得输出电流流经输出铁磁组件，并且从逻辑电路(任务206、208)得到数字输出值。在这方面，为了得到逻辑电路102进行的逻辑运算结果，在输入晶体管112已经被关闭或停止之后的任何时间，控制模块108施加或提供电压至输出晶体管116的栅极终端，开启或启动输出晶体管116，使得电流通过电阻组件142与输出铁磁组件114流经参考电压节点118、119之间。在输出节点140处的电压改变是响应流经参考电压节点118、119之间的电流，其中输出节点140的电压强度受到输出铁磁组件114的有效阻抗影响，由自由层132的磁化作用方向指示。如上所述，改应配置106耦合至输出节点140，以及基于输出节点140的电压，决定或辨识磁化作用状态(或自由层132的磁化作用方向)，因而辨识逻辑电路102的数字输出值。在这方面，当输出节点140的电压大于门坎值时，感应配置106辨识或决定输出铁磁组件114是在高阻抗磁化作用状态，因而辨识逻辑‘0’成为逻辑电路102的数字输出值。或者，当输出节点140的电压小于门坎值时，感应配置106辨识或决定输出铁磁组件114是在低阻抗磁化作用状态，因而辨识逻辑‘1’成为逻辑电路102的数字输出值。在启动输出晶体管116之后，控制模块108从感应配置106得到逻辑电路102的数字输出值，而后停止或关闭输出晶体管116，防止电流流经参考电压节点118、119之间的输出晶体管。
图3描述逻辑电路300的实施例，进行多数函数逻辑运算(majorityfunctionlogicaloperation)。逻辑电路300的实施例包含多个输入铁磁组件302、304、306、输出铁磁组件308、多个输入晶体管312、314、316，以及输出晶体管318。图3的组件类似于上述图1描述的对应组件，这些共同组件的描述在图3中不再赘述。图3简单说明与解释多数函数逻辑电路300，实际的实施例可包含其它装置与组件，提供其它的功能与特征，以及/或逻辑电路300可以是更大电子系统的一部分。因此，虽然图3说明电路组件与/或终端之间的直接电连接，但是其它实施例可使用中间电路组件与/或组件，而在实质类似方式中具有功能。在这方面，虽然图3的逻辑电路300基于三个输入用于进行多数函数，但是目标物并不受限于任何特定数目的输入，逻辑电路300可被修饰，用于基于任何数目的输入，进行多数函数。
在实施例中，配置铁磁组件302、304、306、308，因而它们的自由层322、332、342、352共平面，将输入铁磁组件302、304、306的自由层322、332、342与输出铁磁组件308的自由层352之间的磁耦合最大化。在这方面，输出铁磁组件308的自由层352的磁化作用方向受到输入铁磁组件302、304、306的自由层322、332、342磁化作用方向影响，因而输出铁磁组件308的自由层352的磁化作用方向反映出提供至逻辑电路300的多数数字输入值，如下详细说明所述。输出铁磁组件308位于一对输入铁磁组件304、306之间，其中铁磁组件304、306、308彼此分隔且配置，因而输入铁磁组件304、306的纵轴与输出铁磁组件308的纵轴共直线。其它输入铁磁组件302与输出铁磁组件308分隔与配置，因而输入铁磁组件302的纵轴实质平行于输出铁磁组件308的纵轴，以及输出铁磁组件302的横轴与输出铁磁组件308的横轴共直线，如描述图1的铁磁组件110、114的类似方式。在实施例中，输入铁磁组件302被磁化，因而固定层320具有磁化作用326的永久方向对准其纵轴，方向与剩余的铁磁组件304、306、308的磁化作用方向336、346、356相反(或反平行)。
在实施例中，每一个输入铁磁组件302、304、306通过个别的输入晶体管312、314、316耦合至对应的输入节点362、364、366，方式类似于上述图1描述的内容。在这方面，第一组件302的固定层320连接至第一输入晶体管312的汲极(或源极)终端，以及第一输入晶体管312的源极(或汲极终端)连接至第一输入节点362，第二铁磁组件304的固定层330连接至第二输入晶体管314的汲极(或源极)终端，以及第二输入晶体管314的源极(汲极终端)连接至第二输入节点364，以及第三铁磁源件306的固定层340连接至第三输入晶体管316的汲极(或源极)终端，以及第三输入晶体管316的源极(或汲极终端)连接至第三输入节点366。每一个输入节点362、364、366耦合至个别的输入电流配置，其中操作个别的输入电流配置，在个别输入节点362、364、366提供输入电流，电流以适当方向流动，相对于个别输入铁磁组件302、304、306的铁磁层，使得个别输入铁磁组件302、304、306反映出对应于逻辑电路300的个别数字输入值的磁化作用状态。
如同上述图1-2所述的方式，输出铁磁组件308有效作为双稳定电阻切换组件，可基于提供至输入铁磁组件302、304、306的多数数字输入值，显示高阻抗磁化作用状态或低阻抗磁化作用状态。例如，当输入晶体管312被开启时，提供至第一输入节点362的逻辑‘1’数字输入值(例如电流从固定层320流至自由层322)造成自由层322的磁化作用方向与固定层320的磁化作用方向326相同。自由层322的边缘磁场与输出铁磁组件308的自由层352相互作用，造成自由层352的磁化作用方向倾向于以相反方向流动，亦即与磁化作用方向356相同方向(或磁性平行)，以及与磁化作用方向326相反(或反平行)。同时，当第二输入晶体管314被开启时，提供至第二输入节点364(例如从固定层330流至自由层332的电流)的逻辑‘1’数字输入值造成自由层322的磁化作用方向与固定层330的磁化作用方向336相同。自由层332的边缘磁场与输出铁磁组件308的自由层352交互作用，造成自由层352的磁化作用方向倾向于同方向流动，亦即与磁化作用方向336、356相同方向(或磁性平行)以及与磁化作用方向326相反(或磁性反平行)。相对地，提供给第二输入节点364的逻辑‘0’数字输入值(例如从自由层332流至固定层330的电流)造成自由层332的磁化作用方向与磁化作用方向335相反(或磁性反平行)，而后造成自由层352的磁化作用方向倾向与磁化作用方向336、356相反方向(或磁性反平行)流动。在这方式中，当输入铁磁组件302、304具有相同的磁化作用状态时(例如当提供至输入节点362、364的数字输入值相同时)，自由层332的边缘电场强化自由层322的边缘电场，以及当输入铁磁组件302、304具有相反的磁化作用状态时(例如当提供给输入节点362、364的数字输入值不同时)，自由层332的边缘电场与自由层322的边缘电场对立。同样地，当提供至第三输入节点366的数字输入值与提供至第一输入节点362与/或第二输入节点364的数字输入值相同时，第三铁磁组件306的自由层342的边缘电场强化第一组件302的自由层322与/或第二铁磁组件304的自由层332的边缘电场，以及当提供给第三输入节点366的数字输入值不同于提供给第一输入节点362与/或第二输入节点364的数字输入值时，自由层342的边缘电场与自由层322及/或自由层332的边缘电场对立。
因此，藉由输入铁磁组件302、304、306的物理配置及其个别的固定层磁化作用方向326、336、346，当提供至输入节点362、363、366的多数数字输入值对应为逻辑‘1’时，自由层352的磁化作用方向倾向与输出铁磁组件308的固定层350的磁化作用方向356相同方向(或磁性平行)流动。当自由层352的磁化作用方向与固定层350的磁化作用方向相同时，输出铁磁组件308是在低阻抗磁化作用状态，因而指示为逻辑‘1’反映出提供至输入节点362、364、366的多数数字输入值是逻辑‘1’。相对地，当提供至输入节点362、364、366的多数数字输入值对应为逻辑‘0’时，自由层352的磁化作用方向倾向与磁化作用方向356相反方向(或磁性反平行)流动。当自由层352的磁化作用方向与固定层350的磁化作用方向相反时，输出铁磁组件308是在高阻抗磁化作用状态，因而指示为逻辑‘0’，反映出提供至输入节点362、364、366的多数数字输入值是逻辑‘0’。
图4说明表400，说明输入铁磁组件自由层322、332、342的磁化作用方向，以及对于提供至逻辑电路300的数字输入值的可能组合，得到的输入铁磁组件308的自由层352的磁化作用方向。如输入组合A所述，当逻辑‘0’数字输入值提供至输入节点362、364、366时，自由层322的磁化作用方向与固定层350的磁化作用方向356相同(或磁性平行)，以及自由层332、342的磁化作用方向与固定层350的磁化作用方向356相反(或磁性反平行)。自由层322、332、342的边缘磁场与输出铁磁组件308的自由层352交互作用，造成自由层352的磁化作用方向与固定层350的磁化作用方向356相反(或磁性反平行)，得到的输出铁磁组件308是在高阻抗磁化作用状态，因而指示为逻辑‘0’，反映出提供至输入节点362、364、366的多数数字输入值是逻辑‘0’。如输入组合B至D所述，当提供逻辑‘0’数字输入值至输入节点362、364、366的其中两个时，自由层322、332、342的磁化作用方向与输出铁磁组件308的自由层352交互作用，造成自由层352的磁化作用方向与固定层350的磁化作用方向356相反(或磁性反平行)，因而指示提供至输入节点362、364、366的多数数字输入值是逻辑‘0’。如输入组合E至H所述，一旦提供至输入节点362、364、366的多数数字输入值对应为逻辑‘1’，自由层322、332、342的磁化作用方向与输出铁磁组件308的自由层352交互作用，造成自由层352的磁化作用方向对准固定层350的磁化作用方向356相同方向(或磁性平行)，所得的输出铁磁组件308是在低阻抗磁化作用状态，因而指示为逻辑‘1’，反映出提供至输入节点362、364、366的多数数字输入值是逻辑‘1’。在这方面，自由层352的磁化作用方向与/或输出铁磁组件308的阻抗状态对应于提供至输入节点362、364、366的多数数字输入值。
参阅图1-3，如上所述，图3的逻辑电路300可与类似图1中控制模块108的控制模块以及/或类似图2的控制程序200的控制程序使用，而操作逻辑电路300。在这方面，控制模块可操作耦合至输入节点362、364、366的输入电流配置，提供适当方向的输入电流，对应于所要的数字输入值，以及提供电压至输入晶体管312、314、316的栅极终端，启动输入晶体管312、314、316，使得输入电流产生隧道电流流经输入铁磁组件302、304、306，造成输入铁磁组件302、304、306的铁磁作用状态对应于数字输入值。而后控制模块可提供电压至输出晶体管318的栅极终端，启动输出晶体管318，以及使得电流流经输出铁磁组件308。如上所述，可使用感应配置，基于通过输出铁磁组件308的电压，决定输出铁磁组件308的磁化作用状态，响应流经输出铁磁组件308的电流，因而辨识逻辑电路300进行的多数函数逻辑运算的数字输出值。
参阅图5，以及参阅图1与图3，本申请案描述的逻辑电路102、300的制造可以是在进行一或多线背端(BEOL)制程步骤形成输入/输出铁磁组件重迭输入/输出晶体管之前，进行一或多线前端(FEOL)制程步骤，在半导体基板上形成输入/输出晶体管。在这方面，可使用现存的半导体制造技术与计算器执行的设计工具，实现本申请描述的目标物实际实施例，产生制造设备，例如铸造厂或半导体制造工厂(或fab)使用的屏蔽的布局设计，实际制造上述装置、设备与系统。实际上，当由计算器、处理器执行时，可用任何适合的非短暂计算器可读取媒介储存、编码或收录布局设计档案，成为计算器可执行的指令或储存于其上的数据，便于上述设备、系统、装置与/或电路的制造。
例如，参阅图5，可进行已知的互补金属氧化物半导体(CMOS)FEOL制程步骤，在半导体基板506上形成输入晶体管结构502(例如输入晶体管112)与输出晶体管结构504(例如输出晶体管116)。在形成晶体管结构502、504之后，继续制造逻辑电路结构500，形成介电材料508层(例如层间介电层)重迭晶体管结构502、504，以及形成在层间介电层508内适当位置，形成传导材料510，提供电连接(例如通孔)至晶体管结构502、504的汲极与源极终端区域。在实施例中，继续制造逻辑电路结构500，形成传导材料512重迭层间介电层508。在这方面，传导材料512重迭且接触通孔510，因而传导材料512电连接至晶体管结构502、504的终端区域，对应于要被连接至铁磁组件520、522的晶体管结构502、504的终端区域(例如铁磁组件110、114)，而后形成重迭传导材料512。例如，传导材料层可一致位于重迭在层间介电层508，以及部分的传导金属材料层可被移除，而传导材料512重迭连接至晶体管502、504的适当终端区域的通孔510则保持完整。例如，传导金属材料512的第一部分重迭通孔510，提供电连接至输入晶体管结构502的汲极区域509(例如输入晶体管112的汲极终端)，以及传导金属材料512的第二部分重迭通孔510，提供电连接至输出晶体管结构504的汲极区域511(例如输出晶体管116的汲极终端)。可设计传导材料512的剩余部分513、515，使得后续形成的铁磁组件520、522分隔距离小于最小的孔对孔间隔，而使得铁磁组件520、522仍形成重迭且电连接至它们相连的晶体管结构502、504，避免增加逻辑电路结构500的面积脚印。例如，如图5所述，铁磁组件520、522之间的距离小于相邻通孔510之间的距离，所述通孔提供终端区域509、511与铁磁组件520、522之间的电连接。
在形成传导材料512之后，继续制造制程，形成第一铁磁金属材料514层迭在逻辑电路结构500。例如，铁磁金属材料514，例如铁、钴、镍或类似物，可一致位于重迭传到材料512。第一铁磁金属材料514作为铁磁组件520、522的固定层(例如铁磁组件110、114的固定层120、130)。在形成第一铁磁金属材料层514之后，继续制造铁磁组件520、522，形成介电材料层516重迭第一铁磁材料514，以及形成第二铁磁金属材料层518重迭介电材料516。在这方面，介电材料516作为铁磁组件520、522的绝缘层(例如绝缘层124、134)，以及第二铁磁金属材料518作为自由层(例如自由层122、132)。一致沉积氧化物材料，例如氧化镁，形成介电材料516，重迭第一铁磁金属材料514，以及一致沉积另一铁磁金属材料形成第二铁磁金属材料518，重迭氧化物材料层516。如上所述，第二铁磁金属材料518较佳是比第一铁磁金属材料514薄，以及选择介电材料516的厚度，因而隧道电流可在铁磁金属材料514、518之间流动。
在形成第二铁磁金属材料518之后，进行习知的光蚀刻步骤，完成铁磁组件520、522的制造，形成蚀刻屏蔽重迭第二铁磁金属材料518，定义铁磁组件520、522，以及蚀刻铁磁金属材料层514、518与介电材料516直到达到层间介电层508与/或传导材料513，使用蚀刻屏蔽，形成铁磁组件520、522(例如铁磁组件110、114)，彼此配置方式如图1所述。在这方面，输入铁磁组件520的第二铁磁金属材料518(例如输入铁磁组件110的自由层122)的磁化作用方向影响输出铁磁组件522的第二铁磁金属材料518(例如输出铁磁组件114的自由层132)的磁化作用方向。如上所述，铁磁组件520、522(例如第一铁磁材料514)的固定层通过通孔510与传导材料512电连接至晶体管结构502、504的适当终端区域509、511，因而流经输入晶体管结构502的电流产生隧道电流，影响输入铁磁组件520的第二铁磁材料518的磁化作用方向(影响输出铁磁组件522的第二铁磁材料518的磁化作用方向)，以及流经输出晶体管结构504的电流强度受到输出铁磁组件522的第二铁磁材料518的磁化作用方向影响。在蚀刻铁磁金属材料层来形成铁磁组件520、522之后，一致沉积介电材料，填充铁磁组件520、522之间的间隔，以及防止铁磁组件520、522之间不想要的电连接与/或物理连接，以及可使用已知的制程步骤，完成逻辑电路102、300、500与/或电子系统100剩余组件的制造，在本申请案中不再描述。
简短总结，本申请案的逻辑电路的一优点是非挥发性，亦即即使没有施加电力在逻辑电路，输出铁磁组件也能维持逻辑电路进行逻辑运算的数字输出值，因为输出铁磁组件的自由层可维持其磁化作用方向而不需要电力。因此，由于本申请案的逻辑电路不需要固定的电力(或电流)，逻辑电路可用于达到减少电力(或电流)消耗(例如排除维持数据的预备电力之需要)，因而改善成本与/或功效。此外，整合逻辑函数与非挥发性数据储存，对于一些应用可达到更快的系统速度，因为先前计算的数据可被维持与重复使用，而不是必须重复撷取与计算需要的数据。同时，逻辑电路可与现存的CMOS装置兼容，以及逻辑电路的制造可与现存的CMOS制造程序整合。在此方式中，可在CMOS架构中实施非挥发性逻辑栅极，以及通过逻辑与内存函数的最佳整合，达到降低功率消耗与较快的系统速度。此外，如上所述，输入/输出铁磁组件的面积脚印可小于输入/输出晶体管的面积脚印，因而可实施逻辑电路，而没有CMOS逻辑电路相关的面积损失。在这方面，可使用整合制程程序改善装置密度(或信息密度)，在输入/输出晶体管的面积脚印内，制造非挥发性逻辑电路的铁磁组件。
为求简短，铁磁、铁隧道接合、CMOS晶体管制造程序以及目标物的其它功能方面相关的习知技术可不在本申请案中详细描述。再者，在不同图式中显示的连接线是用于表示举例不同组件之间功能关系与/或物理耦合，应注意实际实施例中可有许多其它功能关系或物理连接。因此，虽然图式可苗是组件的一范例配置，但是在实施例中可有其它的中间组件、装置、特征或组件。
如本申请案所述，“节点”是指任何内部或外部参考点、连接点、接合、信号线、传导组件或类似物，存在所给的信号、逻辑程度、电压、数据图案、电流或量。此外，本申请案也可使用一些技术，仅作为参考，而非用于限制，以及“第一”、“第二”与指代结构的其它数字并不是暗示顺序，除非说明书中清楚指示。前述说明也是指组件或节点或特征“连接”或“耦合”在一起。在本申请案中，除非特别声明，“连接”是指一组件直接接合至(或直接连接)另一组件，且非需机械性。同样地，除非特别声明，“耦合”是指一组件直接或间接接合至(或直接或间接连接)另一组件，且非需机械性。
虽然前述说明中已经呈现至少一实施例，但是仍存在许多变异。本申请案描述的实施例并不是用于在任何方面限制本申请案权利要求的范围、应用或结构。前述详细说明提供熟知此技艺的人士方便实施描述的实施例。组件的功能与配置可有许多变化，而不会脱离权利要求定义的范围，包含已知的均等物以及在申请此专利申请案时可预见的均等物。

Claims (19)

1.一种逻辑电路，包括：
第一铁磁组件，包含第一铁磁层和具有第一固定磁化作用方向的第一固定层，其中所述第一固定层相对比所述第一铁磁层厚；
第二铁磁组件，具有第二铁磁层；
第一晶体管耦合至所述第一铁磁组件，其中所述第一晶体管用于使得第一电流流经所述第一铁磁组件，所述第一电流影响所述第一铁磁层的磁化作用方向，所述第一铁磁层的所述磁化作用方向影响所述第二铁磁层的磁化作用方向；
输出晶体管耦合至所述第二铁磁组件，其中所述输出晶体管用于使得输出电流流经所述第二铁磁组件，所述输出电流不影响所述第二铁磁层的磁化作用方向。
2.如权利要求1所述的逻辑电路，其中所述输出电流的强度受到所述第二铁磁层的所述磁化作用方向影响。
3.如权利要求1所述的逻辑电路，其中：
所述第一铁磁组件包括：
第一绝缘层，位在所述第一固定层与所述第一铁磁层之间；以及
所述第二铁磁组件包括：
第二固定层，具有第二固定磁化作用方向；以及
第二绝缘层，位在所述第二固定层与所述第二铁磁层之间。
4.如权利要求3所述的逻辑电路，其中：
所述第一固定磁化作用方向对准所述第一铁磁组件的纵轴；
所述第二固定磁化作用方向对准所述第二铁磁组件的纵轴；以及
所述第一铁磁组件的所述纵轴与所述第二铁磁组件的所述纵轴实质平行。
5.如权利要求4所述的逻辑电路，其中当所述第一电流的方向造成所述第一电流从所述第一铁磁层流至所述第一固定层：
所述第一铁磁层的所述磁化作用方向与所述第一固定磁化作用方向相反；以及
所述第二铁磁层的所述磁化作用方向等于所述第二固定磁化作用方向，响应所述第一铁磁层的所述磁化作用方向与所述第一固定磁化作用方向相反。
6.如权利要求4所述的逻辑电路，其中当所述第一电流的方向造成所述第一电流从所述第一固定层流至所述第一铁磁层：
所述第一铁磁层的所述磁化作用方向等于所述第一固定磁化作用方向；以及
所述第二铁磁层的所述磁化作用方向与所述第二固定磁化作用方向相反，响应所述第一铁磁层的所述磁化作用方向等于所述第一固定磁化作用方向。
7.如权利要求3所述的逻辑电路，其中：
所述第一铁磁层的所述磁化作用方向与所述第一固定磁化作用方向相反，响应所述第一电流从所述第一铁磁层流至所述第一固定层；以及
所述第一铁磁层的所述磁化作用方向等于所述第一固定磁化作用方向，响应所述第一电流从所述第一固定层流至所述第一铁磁层。
8.如权利要求7所述的逻辑电路，其中所述输出电流的强度受到所述第二铁磁层的所述磁化作用方向影响。
9.如权利要求1所述的逻辑电路，更包括：
第三铁磁组件，具有第三铁磁层；以及
第二晶体管，耦合至所述第三铁磁组件，其中：
所述第二晶体管使得第二电流流经所述第三铁磁组件，所述第二电流影响所述第三铁磁层的磁化作用方向；以及
所述第二铁磁层的所述磁化作用方向受到所述第一铁磁层与所述第三铁磁层的所述磁化作用方向影响。
10.如权利要求9所述的逻辑电路，更包括：
第四铁磁组件，具有第四铁磁层；以及
第三晶体管，耦合至所述第四铁磁组件，其中：
所述第一电流指示第一数字输入值；
所述第二电流指示第二数字输入值；
所述第三晶体管使得第三电流流经所述第四铁磁组件，所述第三电流指示第三数字输入值并且影响所述第四铁磁层的磁化作用方向；以及
所述第二铁磁层的所述磁化作用方向指示多数所述第一数字输入值、所述第二数字输入值以及所述第三数字输入值。
11.如权利要求1所述的逻辑电路，更包括感应配置，用于基于所述第二铁磁层的所述磁化作用方向，辨识数字输出值。
12.一种用于操作逻辑电路的方法，所述逻辑电路包含具有第一固定层和第一自由层的输入铁磁组件，所述第一固定层相对比所述第一自由层厚，以及具有磁化作用方向的输出铁磁组件，所述磁化作用方向受到所述输入铁磁组件的磁化作用方向影响，所述方法包括：
启动耦合至所述输入铁磁组件的输入晶体管，使得输入电流流经所述输入铁磁组件，所述输入电流影响所述输入铁磁组件的所述磁化作用方向；
启动耦合至所述输出铁磁组件的输出晶体管，使得输出电流流经所述输出铁磁组件，其中所述输出电流的强度受到所述输出铁磁组件的所述磁化作用方向影响，所述输出电流不影响所述输出铁磁层的磁化作用方向；
决定所述输出铁磁组件的所述磁化作用方向，响应所述输出电流；以及
基于所述输出铁磁组件的所述磁化作用方向，决定所述逻辑电路的数字输出值。
13.如权利要求12所述的方法，更包括操作耦合至所述输入晶体管的输入电流配置，提供方向对应于数字输入值的所述输入电流。
14.如权利要求13所述的方法，所述输出铁磁组件包含第二固定层与第二自由层，所述第二自由层的磁化作用方向受到所述第一自由层的磁化作用方向影响，其中操作所述输入电流配置包括：
操作所述输入电流配置，提供所述输入电流从所述第一自由层流至所述第一固定层，响应所述数字输入值对应于第一数字值，所述输入电流从所述第一自由层流至所述第一固定层，造成所述第一自由层的所述磁化作用方向与所述第一固定层的磁化作用方向相反；以及
操作所述输入电流配置，提供所述输入电流从所述第一固定层流至所述第一自由层，响应所述数字输入值对应于第二数字值，从所述第一固定层流至所述第一自由层的所述输入电流造成所述第一自由层的所述磁化作用方向等于所述第一固定层的磁化作用方向。
15.如权利要求12所述的方法，其中决定所述磁化作用方向包括：
通过所述输出铁磁组件，得到电压，响应所述输出电流；以及
基于通过所述输出铁磁组件的所述电压，决定所述磁化作用方向。
16.如权利要求15所述的方法，其中基于通过所述输出铁磁组件的所述电压，决定所述磁化作用方向包括：
当通过所述输出铁磁组件的所述电压大于门坎电压时，辨识第一数字值成为所述数字输出值；以及
当通过所述输出铁磁组件的所述电压小于所述门坎电压时，辨识第二数字值成为所述数字输出值。
17.一种用于制造逻辑电路的方法，所述方法包括：
形成包含第一铁磁层和具有第一固定磁化作用方向的第一固定层的第一铁磁组件，其中所述第一固定层相对比所述第一铁磁层厚；
形成具有第二铁磁层的第二铁磁组件，其中所述第二铁磁组件配置与所述第一铁磁组件有关，因而所述第一铁磁层的磁化作用方向影响所述第二铁磁层的磁化作用方向；
形成耦合至所述第一铁磁组件的第一晶体管，其中所述第一晶体管使得第一电流流经所述第一铁磁组件，所述第一电流影响所述第一铁磁层的所述磁化作用方向；以及
形成耦合至所述第二铁磁组件的输出晶体管，其中所述输出晶体管使得输出电流流经所述第二铁磁组件，所述输出电流不影响所述第二铁磁层的磁化作用方向。
18.如权利要求17所述的方法，其中形成所述第一铁磁组件包括形成所述第一铁磁组件重迭所述第一晶体管。
19.如权利要求18所述的方法，更包括：
形成介电材料层重迭所述第一晶体管；以及
在所述介电材料层中形成通孔，所述通孔重迭所述第一晶体管的终端区域，其中形成所述第一铁磁组件包括：
形成第三铁磁层重迭所述介电材料层，所述第三铁磁层电连接至所述通孔；
形成绝缘层重迭所述第三铁磁层；以及
形成所述第一铁磁层重迭所述绝缘层，其中所述第一电流在所述第三铁磁层与所述第一铁磁层之间流动。
CN201210024995.6A 2011-02-07 2012-02-06 非挥发cmos兼容逻辑电路与相关操作方法 Expired - Fee Related CN102629868B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/022,231 2011-02-07
US13/022,231 US8207757B1 (en) 2011-02-07 2011-02-07 Nonvolatile CMOS-compatible logic circuits and related operating methods

Publications (2)

Publication Number Publication Date
CN102629868A CN102629868A (zh) 2012-08-08
CN102629868B true CN102629868B (zh) 2015-12-16

Family

ID=46272897

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210024995.6A Expired - Fee Related CN102629868B (zh) 2011-02-07 2012-02-06 非挥发cmos兼容逻辑电路与相关操作方法

Country Status (6)

Country Link
US (1) US8207757B1 (zh)
KR (1) KR101310339B1 (zh)
CN (1) CN102629868B (zh)
DE (1) DE102012201789B4 (zh)
SG (1) SG183601A1 (zh)
TW (1) TWI508062B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011243716A (ja) * 2010-05-18 2011-12-01 Toshiba Corp スピントランジスタ及び集積回路
US8490244B1 (en) * 2012-04-16 2013-07-23 International Business Machines Corporation Methodologies for automatic 3-D device structure synthesis from circuit layouts for device simulation
TWI469325B (zh) * 2012-07-31 2015-01-11 Ind Tech Res Inst 邏輯閘
JP6824504B2 (ja) 2015-03-06 2021-02-03 株式会社ＢｌｕｅＳｐｉｎ 磁気メモリ、磁気メモリへのデータ書き込み方法及び半導体装置
JP2016194964A (ja) * 2015-04-01 2016-11-17 株式会社ＢｌｕｅＳｐｉｎ 磁気メモリ及びその動作方法
CN105206742B (zh) * 2015-08-18 2017-08-11 清华大学 一种室温可编程磁逻辑器件

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1805166A (zh) * 2004-12-30 2006-07-19 三星电子株式会社 磁逻辑装置及其制造和操作方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3179926A (en) * 1960-09-27 1965-04-20 Bell Telephone Labor Inc Ferroelectric logic circuits
US4423339A (en) 1981-02-23 1983-12-27 Motorola, Inc. Majority logic gate
JPH042457A (ja) 1990-04-20 1992-01-07 Brother Ind Ltd 生産管理システム
JPH103663A (ja) 1996-06-12 1998-01-06 Fuji Photo Film Co Ltd 磁気記録媒体の製造方法
US7123050B2 (en) * 2002-09-19 2006-10-17 Lienau Richard M Programmable array logic circuit employing non-volatile ferromagnetic memory cells
JP2002042457A (ja) 2000-07-21 2002-02-08 Victor Co Of Japan Ltd 磁性メモリ
JP2003258207A (ja) 2002-03-06 2003-09-12 Sony Corp 磁気ランダムアクセスメモリおよびその動作方法およびその製造方法
US6778364B2 (en) 2002-08-28 2004-08-17 International Business Machines Corporation Current-in-plane magnetoresistive sensor with longitudinal biasing layer having a nonmagnetic oxide central region and method for fabrication of the sensor
US6577529B1 (en) 2002-09-03 2003-06-10 Hewlett-Packard Development Company, L.P. Multi-bit magnetic memory device
WO2004086625A1 (ja) * 2003-03-26 2004-10-07 Japan Science And Technology Agency スピン依存伝達特性を有するトランジスタを用いた再構成可能な論理回路
JP4631090B2 (ja) 2004-02-19 2011-02-16 株式会社 東北テクノアーチ 磁気抵抗効果素子を用いたロジックインメモリ回路
JP4367281B2 (ja) * 2004-08-03 2009-11-18 ソニー株式会社 演算回路
US7129742B1 (en) 2005-02-23 2006-10-31 The United States Of America As Represented By The National Security Agency Majority logic circuit
JP4984408B2 (ja) * 2005-03-17 2012-07-25 ヤマハ株式会社 磁気センサおよびその製法
JP2006269885A (ja) 2005-03-25 2006-10-05 Sony Corp スピン注入型磁気抵抗効果素子
JP2007103663A (ja) 2005-10-04 2007-04-19 Toshiba Corp 磁気素子、記録再生素子、論理演算素子および論理演算器
US7397277B2 (en) 2005-10-17 2008-07-08 Northern Lights Semiconductor Corp. Magnetic transistor circuit with the EXOR function
US8143682B2 (en) * 2006-10-31 2012-03-27 Hewlett-Packard Development Company, L.P. Methods and systems for implementing logic gates with spintronic devices located at nanowire crossbar junctions of crossbar arrays
US7728622B2 (en) * 2007-03-29 2010-06-01 Qualcomm Incorporated Software programmable logic using spin transfer torque magnetoresistive random access memory
US7795696B2 (en) * 2007-09-12 2010-09-14 Seagate Technology Llc Modular magnetoresistive memory
US20090103354A1 (en) * 2007-10-17 2009-04-23 Qualcomm Incorporated Ground Level Precharge Bit Line Scheme for Read Operation in Spin Transfer Torque Magnetoresistive Random Access Memory
JP5231029B2 (ja) 2008-01-22 2013-07-10 株式会社日立製作所 磁気論理素子
JP5201489B2 (ja) * 2008-04-04 2013-06-05 富士電機株式会社 論理回路
US7505308B1 (en) 2008-05-09 2009-03-17 International Business Machines Corporation Systems involving spin-transfer magnetic random access memory
US7852663B2 (en) * 2008-05-23 2010-12-14 Seagate Technology Llc Nonvolatile programmable logic gates and adders
US8295082B2 (en) * 2008-08-15 2012-10-23 Qualcomm Incorporated Gate level reconfigurable magnetic logic
JP5388525B2 (ja) * 2008-09-25 2014-01-15 株式会社東芝 プログラマブル論理回路
US8063460B2 (en) 2009-12-18 2011-11-22 Intel Corporation Spin torque magnetic integrated circuits and devices therefor
KR101084019B1 (ko) * 2010-05-12 2011-11-16 한국과학기술연구원 상보성 스핀 트랜지스터 논리회로

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1805166A (zh) * 2004-12-30 2006-07-19 三星电子株式会社 磁逻辑装置及其制造和操作方法

Also Published As

Publication number Publication date
TWI508062B (zh) 2015-11-11
US8207757B1 (en) 2012-06-26
SG183601A1 (en) 2012-09-27
KR20120090845A (ko) 2012-08-17
TW201236012A (en) 2012-09-01
CN102629868A (zh) 2012-08-08
DE102012201789B4 (de) 2018-07-12
DE102012201789A1 (de) 2012-08-09
KR101310339B1 (ko) 2013-09-23

Similar Documents

Publication Publication Date Title
CN102629868B (zh) 非挥发cmos兼容逻辑电路与相关操作方法
Sun et al. Logic computing with stateful neural networks of resistive switches
US7336525B2 (en) Nonvolatile memory for logic circuits
CN105917409B (zh) 用于地址解码及选择存取线的设备、存储器及方法
CN109783056A (zh) 物理不可克隆功能发生器
CN110268526B (zh) 用于超导设备的约瑟夫森传输线
US8203871B2 (en) Reconfigurable magnetic logic device using spin torque
US20150016176A1 (en) Memory storage circuit and method of driving memory storage circuit
JP6094582B2 (ja) 半導体装置およびプログラミング方法
CN105356876A (zh) 基于忆阻器的逻辑门电路
WO2012039415A1 (ja) 半導体装置およびその制御方法
US8681535B2 (en) Nonvolatile latch circuit
KR100612884B1 (ko) 자기 논리 소자와 그 제조 및 동작 방법
CN110445489A (zh) 一种数位比较电路及其操作方法
TWI281162B (en) Non-volatile memory-element
KR102203486B1 (ko) 자구벽 이동 방식의 논리 게이트 소자
US10651235B1 (en) 2-transistor 2-magnetic tunnel junction (2T2MTJ) MRAM structure
CN202018827U (zh) 适用于存储器的反熔丝存储单元
WO2015137256A1 (ja) ピエゾ抵抗体をチャネルに用いたトランジスタおよび電子回路
US20110286255A1 (en) Magnetic Logic Circuits Formed with Tapered Magnetic Wires
WO2012085627A1 (en) Method for operating a transistor, reconfigurable processing architecture and use of a restored broken down transistor for a multiple mode operation
CN105720958A (zh) Fpga芯片上电控制方法、电路及fpga芯片
Liu et al. Investigation on the implementation of stateful minority logic for future in-memory computing
US20240105261A1 (en) Non-volatile storage circuit
CN218549894U (zh) 一种精简阻变型可编程开关点单元装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20151216

Termination date: 20200206

CF01 Termination of patent right due to non-payment of annual fee