CN102629148B - 恒压电路 - Google Patents

恒压电路 Download PDF

Info

Publication number
CN102629148B
CN102629148B CN201210024785.7A CN201210024785A CN102629148B CN 102629148 B CN102629148 B CN 102629148B CN 201210024785 A CN201210024785 A CN 201210024785A CN 102629148 B CN102629148 B CN 102629148B
Authority
CN
China
Prior art keywords
mentioned
generating unit
reference voltage
voltage generating
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210024785.7A
Other languages
English (en)
Other versions
CN102629148A (zh
Inventor
广部希世
齐藤润一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Publication of CN102629148A publication Critical patent/CN102629148A/zh
Application granted granted Critical
Publication of CN102629148B publication Critical patent/CN102629148B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Control Of Electrical Variables (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

本发明提供一种能兼顾稳定启动与低消耗功率的恒压电路。该恒压电路具备：利用双极型晶体管的带隙电压生成基准电压的第1基准电压产生部(2)；利用场效应晶体管生成基准电压的第2基准电压产生部(3)；参照第1基准电压产生部(2)的输出电压、或者第2基准电压产生部(3)的输出电压的任意一个而生成恒压的恒压生成部(4)；和对第1基准电压产生部(2)、第2基准电压产生部(3)以及恒压生成部(4)进行控制的控制部(5)；在启动初始期间，使第1基准电压产生部(2)与第2基准电压产生部(3)动作，在之后的动作期间，使第1基准电压产生部(2)停止。

Description

恒压电路
技术领域
本发明涉及一种生成稳定的电压的恒压电路。
背景技术
以往，公知有使用了双极型晶体管的基准电压产生电路和使用了场效应晶体管的基准电压产生电路(例如参照专利文献1、专利文献2)。一般情况下，使用了双极型晶体管的基准电压产生电路具有能够实现恒定电压下的稳定启动、工艺偏差的影响小的特征。另一方面，使用了场效应晶体管的基准电压产生电路具有消耗功率小的特征。
【专利文献1】日本特开2010-49422号公报
【专利文献2】日本特开2010-108419号公报
根据上述的基准电压产生电路的特征，在需要迅速生成恒压的数字电路中，大多采用含有使用了双极型晶体管的基准电压产生电路的恒压电路。但是，由于该基准电压产生电路包含被基极电流(base current)驱动的双极型晶体管，所以存在恒压电路的消耗功率变大的问题。另一方面，如果为了抑制消耗功率而采用使用了场效应晶体管的基准电压产生电路，则难以实现稳定的电压下的启动。这样，在以往的恒压电路中，难以兼顾稳定的电压下的启动与低消耗功率。
发明内容
本发明鉴于该点而提出，其目的在于，提供一种能够兼顾稳定启动与低消耗功率的恒压电路。
本发明的恒压电路具备：利用双极型晶体管的带隙电压生成基准电压的第1基准电压产生部；利用场效应晶体管生成基准电压的第2基准电压产生部；参照上述第1基准电压产生部的输出电压、或者上述第2基准电压产生部的输出电压的任意一个而生成恒压的恒压生成部；和对上述第1基准电压产生部、上述第2基准电压产生部以及上述恒压生成部进行控制的控制部；在启动初始期间使上述第1基准电压产生部和上述第2基准电压产生部动作，在之后的动作期间使上述第1基准电压产生部停止。
根据该构成，由于能够通过使用了恒压启动性出色的双极型晶体管的第1基准电压产生部使恒压电路启动，然后使第1基准电压产生部停止，通过使用了消耗功率低的场效应晶体管的第2基准电压产生部生成恒压，所以实现了可兼顾稳定启动和低消耗功率的恒压电路。
在本发明的恒压电路中，上述控制部具有存储部，该存储部存储了在上述第2基准电压产生部的输出电压的修正中所使用的修正值，在上述启动初始期间，使用参照上述第1基准电压产生部的输出电压而生成的上述恒压生成部的输出电压来启动上述控制部，上述控制部读出上述存储部中存储的上述修正值，对上述第2基准电压产生部的输出电压进行修正，在之后的上述动作期间，上述恒压生成部参照上述第2基准电压产生部的输出电压来生成输出电压，使上述第1基准电压产生部停止。
根据该构成，由于能够不使用激光微调(laser trimming)、熔合微调(fuse trimming)等方法来抑制第2基准电压产生部中的工艺偏差的影响，所以可以抑制恒压电路的制造成本。
在本发明的恒压电路中，具备：被赋予参照电压的外部电压输入端子、从来自上述恒压生成部的输出电压与上述参照电压中选择对上述控制部赋予的电压的开关、和构成为能够监控来自上述恒压生成部的输出电压的监控管脚，上述修正值以上述控制部被赋予上述参照电压时上述恒压生成部的输出电压成为规定值的方式被决定。
在本发明的恒压电路中，上述存储部构成为能够改写。
在本发明的恒压电路中，上述第2基准电压产生部具有二极管接法的(日本语：ダイオ一ド接続された)2个场效应晶体管，并构成为因温度变化引起的一个场效应晶体管的特性变动的影响能够通过另一个场效应晶体管抵消。
在本发明的恒压电路中，上述第2基准电压产生部具备：栅极相互连接的2个场效应晶体管、一端与上述栅极连接的第1电容器、和一端与上述第1电容器的另一端连接的第2电容器，并构成为通过向上述第2电容器的另一端赋予规定的电压，能够抑制上述栅极的急剧的电压变动。
发明效果
根据本发明，可以提供一种能兼顾稳定启动与低消耗功率的恒压电路。
附图说明
图1是表示本实施方式涉及的恒压电路的构成例的框图。
图2是表示本实施方式涉及的使用了双极型晶体管的第1基准电压产生部的构成例的电路图。
图3是表示本实施方式涉及的使用了场效应晶体管的第2基准电压产生部的构成例的电路图。
图4是表示本实施方式涉及的第2基准电压产生部的输出电压与温度的关系的曲线图。
图5是表示本实施方式涉及的恒压生成部的构成例的电路图。
图6是本实施方式涉及的恒压电路的时序图。
具体实施方式
以下，参照附图对本发明的一个实施方式涉及的恒压电路的构成进行说明。
图1是表示本发明的一个实施方式涉及的恒压电路1的构成例的框图。本实施方式涉及的恒压电路1具有：使用了双极型晶体管的第1基准电压产生部2、使用了场效应晶体管的第2基准电压产生部3、参照第1基准电压产生部2的输出电压或者第2基准电压产生部3的输出电压来生成恒压的恒压生成部4、和对第1基准电压产生部2、第2基准电压产生部3以及恒压生成部4进行控制的控制部5。而且，恒压电路1还具有：在决定第2基准电压产生部3的修正值时被赋予来自外部的参照电压的外部电压输入端子6、用于在决定修正值时对控制部5赋予参照电压的开关7、和用于在决定修正值时对来自恒压生成部4的输出电压进行监控的监控管脚8。
图2是表示恒压电路1中的第1基准电压产生部2的构成例的电路图。第1基准电压产生部2构成为能够根据双极型型晶体管的带隙电压生成第1基准电压VREF1。第1基准电压产生部2包括：NPN型双极型晶体管(以下称为NPN型BJT)201、202、电阻203～206、运算放大器207、N沟道型场效应晶体管(以下称为N型FET)208、209。NPN型BJT202相当于8个NPN型BJT并联连接而成的元件。在第1基准电压产生部2中，通过相对于NPN型BJT201配置并列了8个NPN型BJT的NPN型BJT202，在2个晶体管的VBE中产生差。由于运算放大器207的输入电压虚拟短路而相等，所以电阻205被施加与VBE之差相当的电压，电流流过，从而输出电压被保持为与带隙电压对应的第1基准电压VREF1。这里，在NPN型BJT由硅构成的情况下，第1基准电压VREF1约为1.2V。
NPN型BJT201通过电阻203、206等连接在被赋予电源电压Vdd的端子A1与被赋予接地电压Vss(GND)的端子B1之间。另外，NPN型BJT202通过电阻204、205、206等连接在端子A1、端子B1之间。由于NPN型BJT201的集电极以及NPN型BJT202的集电极分别与运算放大器207的2个输入端连接，所以从运算放大器207的输出端输出与NPN型BJT201的集电极电压和NPN型BJT202的集电极电压的差量对应的电压。另外，由于运算放大器207的输出端与第1基准电压产生部2的输出端子C1连接，并且与NPN型BJT201的基极、NPN型BJT202的基极连接，所以与运算放大器207的输出端连接的输出端子C1的电压被保持为大致恒定的第1基准电压VREF1。
N型FET208与NPN型BJT201、202串联连接，构成为能够通过被施加给栅极的来自控制部5的反转选择信号SEL_N(使选择信号SEL反转后的信号)控制在端子A1-B1间流动的电流。在反转选择信号SEL_N为高电压(以下称为高电平)的情况下，N型FET208导通，向NPN型BJT201、202流过电流。该情况下，第1基准电压产生部2启动。在反转选择信号SEL_N为低电压(以下称为低电平)的情况下，N型FET208截止，不向NPN型BJT201、202流过电流。该情况下，第1基准电压产生部2不启动。由于反转选择信号SEL_N按照在使第1基准电压产生部2动作的启动初始期间成为高电平、在不需要使第1基准电压产生部2动作的动作期间成为低电平的方式在控制部5中生成，所以能够在不需要使第1基准电压产生部2动作的期间中使第1基准电压产生部2停止。由此，可抑制由第1基准电压产生部2产生的功率的消耗。
N型FET209被来自控制部5的节电信号PS控制。在节电信号PS为高电平的情况下，N型FET209导通，运算放大器207的输出端的电压降到接地电压Vss。由于节电信号PS在恒压电路1动作时成为低电平，所以运算放大器207的输出端在恒压电路1动作时与接地电压Vss隔离。
如果上述的第1基准电压产生部2被输入高电平的反转选择信号SEL_N、低电平的节电信号PS(恒压电路1启动)，则N型FET208导通，N型FET209截止。于是，在NPN型BJT201、202中流过电流，与NPN型BJT201、202的集电极电压相当的电压被输入到运算放大器207的2个输入端。结果，运算放大器207输出与NPN型BJT201、202的集电极电压之差对应的电压。由于NPN型BJT201、202上连接有电阻203～206，所以NPN型BJT201、202的集电极电压基于在NPN型BJT201、202中流过的电流而变动。另外，NPN型BJT201、202中流过的电流依赖于NPN型BJT201、202的基极电压。由于NPN型BJT201、202的基极与运算放大器207的输出端连接，所以运算放大器207的输出端的电压被保持为规定的电平(第1基准电压VREF1)。然后，如果反转选择信号SEL_N变为低电平，则N型FET208截止，第1基准电压产生部2停止。
图3是表示恒压电路1中的第2基准电压产生部3的构成例的电路图。第2基准电压产生部3构成为能够通过多个FET生成第2基准电压VREF2。第2基准电压产生部3包括：P沟道型场效应晶体管(以下称为P型FET)301～303、N型FET304～311、电阻312、313、可变电阻314、电容器315、316。第2基准电压产生部3按照使P型FET303中流过的电流大致恒定的方式进行控制，从而将成为输出电压的P型FET303的漏极电压保持为大致恒定。
P型FET303连接在被赋予电源电压Vdd的端子A2与被赋予接地电压Vss(GND)的端子B2之间。因此，通过P型FET303导通，在P型FET303中电流从端子A2朝向端子B2流过。
P型FET303的漏极与第2基准电压产生部3的输出端子C2连接，以使漏极电压成为第2基准电压产生部3的输出电压。而且，P型FET303的漏极经由电阻313、可变电阻314、二极管接法的N型FET306与端子B2连接，P型FET303的漏极电压、即输出端子C2的输出电压能够通过电阻313、可变电阻314以及二极管接法的N型FET306的电阻值和P型FET303的栅极电压来控制。这里，为了修正因工艺偏差引起的第2基准电压产生部3的输出电压偏差，可变电阻314的电阻值对应于来自控制部5的修正信号来决定。由此，由于能够不使用激光微调、熔合微调等方法地修正工艺偏差等的影响，所以可低成本地提供能够生成稳定的第2基准电压VREF2的恒压电路1。
P型FET303的栅极与P型FET301、302的栅极连接，它们的电压相等。P型FET301连接在端子A2与端子B2之间。而且，P型FET301经由N型FET304、307与端子B2连接。因此，通过P型FET301、N型FET304、307导通，在它们当中电流从端子A2朝向端子B2流过。P型FET302连接在端子A2与端子B2之间。而且，P型FET302经由电阻312与端子A2连接，经由N型FET305与端子B2连接。因此，通过P型FET302与N型FET305导通，在P型FET302与N型FET305中从端子A2朝向端子B2流过与电阻312的电阻值对应的电流。这里，电阻312是将温度特性不同的多个电阻组合而得到的电阻。由于通过将温度特性不同的多个电阻组合而得到的电阻312能够降低温度依赖性，所以可以生成稳定的第2基准电压VREF2。
P型FET301是二极管接法，漏极电压与栅极电压相等。由于P型FET301～303的栅极相互连接，所以P型FET301～303的栅极电压与P型FET301的漏极电压相等。同样，N型FET305是二极管接法，漏极电压与栅极电压相等。另外，N型FET304、305的栅极相互连接，它们的电压相等。即，N型FET304、305的栅极电压与N型FET305的漏极电压相等。
如上所述，N型FET305与N型FET306都是二极管接法。而且，设N型FET305与N型FET306通过相同的工艺制造。因此，N型FET305与N型FET306具有同等的特性。由于通过这样的N型FET306，能够抵消因温度变化引起的N型FET305的特性变动的影响，所以可以抑制第2基准电压产生部3的输出电压的温度偏差。即，能够生成稳定的第2基准电压VREF2。图4是表示第2基准电压产生部3的输出电压(V：纵轴)与温度(℃：横轴)的关系的曲线图。实线表示第2基准电压产生部3的输出电压，虚线表示取代N型FET306而使用了固定电阻的基准电压产生部的输出电压。由图4可知，本实施方式涉及的第2基准电压产生部3的输出电压在较宽的温度范围中稳定。
N型FET304、305的栅极经由电容器315、和由反转节电信号PS_N(使节电信号PS反转后的信号)控制的N型FET308，而与端子A2连接。而且，N型FET308的源极、电容器315的一端经由电容器316与端子B2连接。这样，通过N型FET304、305的栅极与供给电源电压Vdd的电容器315以及N型FET308连接，并且电容器315与电容器316连接，使得N型FET304、305的栅极电压稳定化。
例如，在不具有上述构成的情况下，如果电源电压Vdd急剧下降，则N型FET304、305的栅极电压也下降，基准电压的产生停止。但是，在具有上述构成的第2基准电压产生部3中，如果电源电压急剧下降，则与电源电压连动地反转节电信号PS_N也成为低电平，N型FET308截止。因此，N型FET304、305的栅极电压不会大幅变动。其原因在于，N型FET308通过由反转节电信号PS_N控制而如二极管那样发挥功能。由此，能够防止因电源电压的急剧变动引起的第2基准电压产生部3的动作不良，可以生成稳定的第2基准电压VREF2。
N型FET309～311由来自控制部5的节电信号PS控制。在节电信号PS为高电平的情况下，N型FET309～311导通，使连接N型FET309～311的漏极的节点的电压降为接地电压Vss。由于在恒压电路1动作时节电信号PS为低电平，所以N型FET309～311截止。
如果上述的第2基准电压产生部3被输入低电平的节电信号PS、高电平的反转节电信号PS_N(恒压电路1启动)，则由反转节电信号PS_N控制的N型FET307、308导通。于是，经由N型FET308以及电容器315对N型FET304、305的栅极施加高电平，N型FET304、305导通。通过N型FET304、305导通，P型FET301的漏极被施加低电平，所以P型FET301～303的栅极也被施加低电平，P型FET301～303导通。由此，P型FET301～303中流过电流。由于P型FET303中流过的电流被电流反射镜电路控制而成为P型FET302的镜像电流，所以P型FET303的漏极电压被保持为大致恒定，作为第2基准电压产生部3的输出电压，可获得第2基准电压VREF2。
图5是表示恒压电路1中的恒压生成部4的构成例的电路图。恒压生成部4构成为能够基于第1基准电压产生部2或者第2基准电压产生部3的输出电压而生成恒压。恒压生成部4包括：P型FET401～409、N型FET410～423、电阻424～427、电容器428、429、EX-NOR电路430。恒压生成部4通过对P型FET406中流过的电流进行控制，来生成大致恒定的输出电压。在本实施方式中，将由恒压生成部4生成的电压设为约1.8V，但本发明并不限定于此。
P型FET406连接在被赋予电源电压Vdd的端子A3与被赋予接地电压Vss(GND)的端子B3之间。P型FET406的漏极与恒压生成部4的输出端子C3连接，以使漏极电压成为恒压生成部4的输出电压。而且，P型FET406的漏极经由P型FET409、电阻427与端子B3连接，P型FET406的漏极电压、即输出端子C3的输出电压由在电阻427中流过的电流控制。
P型FET406的栅极与连接在端子A3和端子B3之间的P型FET402的漏极连接。P型FET402的漏极经由N型FET411，与被第1基准电压产生部2的输出电压控制的N型FET412连接，并经由N型FET413与被第2基准电压产生部3的输出电压控制的N型FET414连接。而且，N型FET412的源极和N型FET414的源极经由N型FET419～422而与端子B3连接，该N型FET419～422的栅极与第2基准电压产生部3的输出端子C2连接。即，N型FET411以及412、N型FET413以及414在端子A3与端子B3之间相互并联连接。
N型FET412的栅极经由P型FET407、N型FET410与第1基准电压产生部2的输出端子C1连接。另一方面，N型FET414的栅极与第2基准电压产生部3的输出端子C2连接。而且，N型FET411的栅极被输入反转选择信号SEL_N，N型FET411在第1基准电压产生部2启动的定时导通。另一方面，N型FET413的栅极被输入选择信号SEL，N型FET413在第1基准电压产生部2不启动的定时导通。因此，在第1基准电压产生部2动作的期间，电流流过N型FET411、412，在第1基准电压产生部2停止之后，电流流过N型FET413、414。由此，与第1基准电压产生部2以及第2基准电压产生部3的动作状况对应的电压被施加给P型FET406的栅极，来控制输出端子C3的输出电压。
P型FET402的栅极与在端子A3和端子B3之间二极管接法的P型FET404的栅极(漏极)连接。因此，P型FET402的栅极被施加P型FET404的漏极电压，与P型FET404中流过的电流对应的电流在P型FET402中流动。另外，P型FET404的漏极经由N型FET415、416、419～422与端子B3连接。
P型FET401的栅极被输入根据选择信号SEL而由EX-NOR电路430生成的信号。P型FET403的栅极被输入反转节电信号PS_N。P型FET405、409的栅极被输入使反转节电信号PS_N延迟后得到的延迟反转节电信号PS_1N。P型FET407、N型FET417的栅极被输入选择信号SEL。P型FET408、N型FET410、423的栅极被输入反转选择信号SEL_N。N型FET418的栅极被输入节电信号PS。
如果上述的恒压生成部4被输入低电平的节电信号PS、高电平的反转节电信号PS_N、低电平的选择信号SEL、高电平的反转选择信号SEL_N(恒压电路1启动)，则P型FET407导通，P型FET401～404、408截止，N型FET410、411、423导通，N型FET413、417、418截止。此时，由于延迟反转节电信号PS_1N为低电平，所以P型FET405、409导通。如果在规定时间之后第1基准电压VREF1上升，则从端子A3经过P型FET405、N型FET411、412、419～422流过电流，P型FET405的漏极、即P型FET406的栅极被赋予规定的电平。由于N型FET412被施加第1基准电压VREF1，所以P型FET406的栅极被施加与第1基准电压VREF1对应的电压。由此，输出端子C3的电压开始上升。另外，由于P型FET406的栅极经由电容器429以及电阻425与输出端子C3连接，输出端子C3经由P型FET409以及电阻427与端子B3连接，所以输出端子C3的电压缓缓上升。然后，如果延迟反转节电信号PS_1N成为高电平，则P型FET405、409截止。而且，输出端子C3的电压上升到约1.8V。
如果选择信号SEL成为高电平、反转选择信号SEL_N成为低电平，则P型FET408导通，P型FET407截止，N型FET413、417导通，N型FET410、411、423截止。此时，由于N型FET416导通，所以P型FET402、404也导通。结果，从端子A3经过P型FET404、N型FET415、416、419～422流过电流。而且，由于N型FET414被施加第2基准电压VREF2，所以从端子A3经过P型FET402、N型FET413、414、419～422流过电流。由此，P型FET406的栅极被施加与第2基准电压VREF2对应的电压，输出端子C3的电压维持1.8V。
控制部5具有：生成节电信号PS、选择信号SEL等控制信号的控制信号生成部501；和存储有用于对第2基准电压产生部3的输出电压进行修正的修正值的存储部502。存储部502只要是没有电力的供给也能保持存储的非易失性存储器即可，没有特别限定。
被写入到存储部502的修正值例如能够如下述那样取得。首先，从外部对外部电压输入端子6赋予参照电压。作为参照电压，使用与在恒压电路1正常动作的情况下生成的电压相等的电压。如本实施方式中表示那样，在恒压电路的生成电压为1.8V的情况下，使用1.8V作为参照电压。接下来，操作开关7，对控制部5赋予参照电压。此时，来自恒压生成部4的输出电压对应于第2基准电压产生部3的可变电阻314的电阻值变化。因此，监控来自恒压生成部4的输出电压，使可变电阻314的电阻值变化，取得能够获得适当的输出电压的条件。在取得了条件之后，将该条件作为修正值写入到存储部502中。通过以上步骤，可以取得修正值。另外，来自恒压生成部4的输出电压可以通过对监控管脚8的电压进行监控来确以。
下面，对上述的恒压电路1的动作进行说明。
图6是表示本实施方式涉及的恒压电路1的动作定时的时序图。首先，若使恒压电路1启动，则以节电信号PS为代表的控制信号的信号电平与电源电压Vdd的上升一同上升，与此同时，第1基准电压产生部2的输出电压开始上升。如果电源电压Vdd达到规定电平，则节电信号PS变为低电平，反转节电信号PS_N成为高电平，选择信号SEL成为低电平，反转选择信号SEL_N成为高电平(定时T1)。然后，第1基准电压产生部2的输出电压上升到第1基准电压VREF1，恒压生成部4的输出电压变为约1.8V。第1基准电压产生部2是所谓的带隙基准电压产生电路，即使在刚刚启动之后输出电压也稳定，所以可以实现恒压电路1的稳定启动。
在恒压生成部4的输出电压稳定的定时(定时T2)，控制部5读出存储部502中保存的修正值，并提供给第2基准电压产生部3。由此，第2基准电压产生部3的可变电阻314的电阻值成为与读出的修正值相当的值。
然后，在可变电阻314的电阻值的修正完成的定时(定时T3)，选择信号SEL变为高电平，反转选择信号SEL_N变为低电平。结果，第1基准电压产生部2不启动而停止。第2基准电压产生部3继续动作，恒压生成部4根据来自第2基准电压产生部3的第2基准电压VREF2生成1.8V。由于第2基准电压产生部3采用了消耗功率小的场效应晶体管，所以可以抑制恒压电路1的消耗功率。
如上所述，本实施方式涉及的恒压电路1可以通过使用了1.2V附近的恒压启动性出色的双极型晶体管的第1基准电压产生部2使恒压电路1启动，然后，使第1基准电压产生部2停止，通过使用了消耗功率低的场效应晶体管的第2基准电压产生部3生成恒压。因此，可实现能够兼顾稳定启动和低消耗功率的恒压电路1。另外，由于通过将可变电阻314的电阻值修正为适当值，缓和了第2基准电压产生部3中的工艺偏差的影响，所以不需要采用激光微调、熔合微调等成本高的方法。因此，可抑制恒压电路1的制造成本。
此外，本发明并不限定于上述实施方式的记载，可以通过能够发挥其效果的方式进行适当变更来实施。例如，本发明的恒压电路1在不对动作造成妨碍的范围内可以包含其他的电路要素。同样，可以在不对动作造成妨碍的范围省略电路要素。而且，各构成要素的阻抗、电容等可以根据要生成的电压、晶体管的特性等来适当变更。
工业上的可利用性
本发明的恒压电路作为生成数字电路的动作所必要的电压的恒压源是有用的。
附图标记说明：1-恒压电路；2-第1基准电压产生部；3-第2基准电压产生部；4-恒压生成部；5-控制部；6-外部电压输入端子；7-开关；8-监控管脚；201、202-NPN型BJT；203～206、312、313、424～427-电阻；207-运算放大器；208、209、304～311、410～423-N型FET；301～303、401～409-P型FET；314-可变电阻；315、316、428、429-电容器；430-EX-NOR电路。

Claims (6)

1.一种恒压电路，其特征在于，具备：
利用双极型晶体管的带隙电压生成基准电压的第1基准电压产生部；
利用场效应晶体管生成基准电压的第2基准电压产生部；
参照上述第1基准电压产生部的输出电压、或者上述第2基准电压产生部的输出电压的任意一个而生成恒压的恒压生成部；和
对上述第1基准电压产生部、上述第2基准电压产生部以及上述恒压生成部进行控制的控制部；
在启动初始期间使上述第1基准电压产生部和上述第2基准电压产生部动作，在之后的动作期间使上述第1基准电压产生部停止。
2.根据权利要求1所述的恒压电路，其特征在于，
上述控制部具有存储部，该存储部存储了在上述第2基准电压产生部的输出电压的修正中所使用的修正值，
在上述启动初始期间，使用参照上述第1基准电压产生部的输出电压而生成的上述恒压生成部的输出电压来启动上述控制部，上述控制部读出上述存储部中存储的上述修正值，对上述第2基准电压产生部的输出电压进行修正，
在之后的上述动作期间，上述恒压生成部参照上述第2基准电压产生部的输出电压来生成输出电压，使上述第1基准电压产生部停止。
3.根据权利要求2所述的恒压电路，其特征在于，具备：
被赋予参照电压的外部电压输入端子；
从来自上述恒压生成部的输出电压与上述参照电压中选择对上述控制部赋予的电压的开关；和
构成为能够监控来自上述恒压生成部的输出电压的监控管脚，
决定上述修正值，以使得上述控制部被赋予上述参照电压时上述恒压生成部的输出电压成为规定值。
4.根据权利要求2所述的恒压电路，其特征在于，
上述存储部构成为能够改写。
5.根据权利要求1所述的恒压电路，其特征在于，
上述第2基准电压产生部具有二极管接法的2个场效应晶体管，并构成为因温度变化引起的一个场效应晶体管的特性变动的影响能够通过另一个场效应晶体管抵消。
6.根据权利要求1所述的恒压电路，其特征在于，
上述第2基准电压产生部具备：栅极相互连接的2个场效应晶体管、一端与上述栅极连接的第1电容器、和一端与上述第1电容器的另一端连接的第2电容器，并构成为通过向上述第2电容器的另一端赋予规定的电压，能够抑制上述栅极的急剧的电压变动。
CN201210024785.7A 2011-02-08 2012-02-06 恒压电路 Active CN102629148B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP024971/2011 2011-02-08
JP2011024971A JP5792477B2 (ja) 2011-02-08 2011-02-08 定電圧回路

Publications (2)

Publication Number Publication Date
CN102629148A CN102629148A (zh) 2012-08-08
CN102629148B true CN102629148B (zh) 2014-10-15

Family

ID=46587412

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210024785.7A Active CN102629148B (zh) 2011-02-08 2012-02-06 恒压电路

Country Status (4)

Country Link
US (1) US8552794B2 (zh)
JP (1) JP5792477B2 (zh)
KR (1) KR101353329B1 (zh)
CN (1) CN102629148B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5735219B2 (ja) * 2010-04-28 2015-06-17 ラピスセミコンダクタ株式会社 半導体装置
US9477244B2 (en) * 2014-01-10 2016-10-25 Lattice Semiconductor Corporation Linear regulator with improved power supply ripple rejection
CN105305810A (zh) * 2014-05-29 2016-02-03 展讯通信（上海）有限公司 一种改进的电荷泵电路系统
JP6262082B2 (ja) * 2014-06-09 2018-01-17 株式会社東芝 Ｄｃ−ｄｃ変換器
KR20160118026A (ko) * 2015-04-01 2016-10-11 에스케이하이닉스 주식회사 내부전압 생성회로
KR102393410B1 (ko) * 2015-07-06 2022-05-03 삼성디스플레이 주식회사 전류 센서 및 그를 포함하는 유기전계발광 표시장치
CN112421952A (zh) * 2020-11-25 2021-02-26 北京奕斯伟计算技术有限公司 电压生成模组和电源管理芯片
US11892862B2 (en) * 2021-08-30 2024-02-06 Micron Technology, Inc. Power supply circuit having voltage switching function

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0175319B1 (ko) * 1991-03-27 1999-04-01 김광호 정전압 회로
JPH11288588A (ja) * 1998-04-02 1999-10-19 Mitsubishi Electric Corp 半導体回路装置
JP3827066B2 (ja) * 2001-02-21 2006-09-27 シャープ株式会社 不揮発性半導体記憶装置およびその制御方法
JP2002328732A (ja) * 2001-05-07 2002-11-15 Texas Instr Japan Ltd 基準電圧発生回路
EP1361664B1 (en) * 2002-05-10 2008-08-06 Texas Instruments Incorporated LDO regulator with sleep mode
KR100933211B1 (ko) * 2002-11-06 2009-12-22 삼성전자주식회사 기준전압 보정장치 및 보정방법
JP4287678B2 (ja) * 2003-03-14 2009-07-01 Ｏｋｉセミコンダクタ株式会社 内部電源回路
KR100548558B1 (ko) * 2003-06-16 2006-02-02 주식회사 하이닉스반도체 반도체 장치용 내부전압 발생기
JP2005128939A (ja) 2003-10-27 2005-05-19 Fujitsu Ltd 半導体集積回路
JP4150326B2 (ja) * 2003-11-12 2008-09-17 株式会社リコー 定電圧回路
JP2006313438A (ja) 2005-05-06 2006-11-16 Mitsumi Electric Co Ltd 基準電圧生成回路
TWI394367B (zh) * 2006-02-18 2013-04-21 Seiko Instr Inc 帶隙定電壓電路
JP4954850B2 (ja) * 2007-11-08 2012-06-20 パナソニック株式会社 定電圧回路
TWI372379B (en) * 2007-12-31 2012-09-11 Au Optronics Corp Liquid crystal display apparatus and bandgap reference circuit thereof
JP2010049422A (ja) 2008-08-20 2010-03-04 Sanyo Electric Co Ltd 低電圧動作定電圧回路
US8207787B2 (en) 2008-08-20 2012-06-26 Semiconductor Components Industries, Llc Low-voltage operation constant-voltage circuit
JP2010049421A (ja) * 2008-08-20 2010-03-04 Sanyo Electric Co Ltd 低電圧動作定電圧回路
JP5297143B2 (ja) * 2008-10-10 2013-09-25 ルネサスエレクトロニクス株式会社 半導体装置及びｒｆｉｄタグチップ
JP2010108419A (ja) 2008-10-31 2010-05-13 Toshiba Corp 基準電圧発生回路およびそれを用いたレギュレータ
JP5051105B2 (ja) * 2008-11-21 2012-10-17 三菱電機株式会社 リファレンス電圧発生回路及びバイアス回路

Also Published As

Publication number Publication date
US20120200343A1 (en) 2012-08-09
KR20120090854A (ko) 2012-08-17
KR101353329B1 (ko) 2014-01-17
US8552794B2 (en) 2013-10-08
JP2012164195A (ja) 2012-08-30
JP5792477B2 (ja) 2015-10-14
CN102629148A (zh) 2012-08-08

Similar Documents

Publication Publication Date Title
CN102629148B (zh) 恒压电路
US9614439B2 (en) Semiconductor device
JP3729278B2 (ja) 内部電源電圧発生回路
JP2011054248A (ja) 参照電流生成回路
US20110248688A1 (en) Programmable low-dropout regulator and methods therefor
US9274539B2 (en) Voltage trimming circuit and method of semiconductor apparatus
CN105652949A (zh) 具软启动电路的电压调整器
CN103000225B (zh) 非易失性存储器件
US20140306751A1 (en) Bias circuit
CN102200797A (zh) 基准电压电路
US11086349B2 (en) Reference voltage generator capable of reducing hot carrier stress
CN103176496B (zh) 电压调节器
JP5637096B2 (ja) バンドギャップ基準電圧回路及びこれを用いたパワーオンリセット回路
CN113641208B (zh) 带隙基准电路
US20150214837A1 (en) Charge pump circuit
TWI509382B (zh) 能隙電壓參考電路
TWI520482B (zh) 起始電壓產生電路和起始電壓產生的方法
KR20070025000A (ko) 레퍼런스 전압 트리밍 장치
US20150287473A1 (en) Resistive memory device
CN213459059U (zh) 非易失性存储器设备和电压生成器电路
US20160091911A1 (en) Semiconductor apparatus
KR20130132186A (ko) 주기신호생성회로
US20050122159A1 (en) Fuse circuit with controlled fuse burn out and method thereof
CN208673180U (zh) 一种用于带隙基准电压源的高精度校正电路
JP2019087292A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: Tokyo, Japan, Japan

Patentee after: Alpine Alpine Company

Address before: Tokyo, Japan, Japan

Patentee before: Alps Electric Co., Ltd.

CP01 Change in the name or title of a patent holder