CN102622027A

CN102622027A - 电压识别装置以及时钟控制装置

Info

Publication number: CN102622027A
Application number: CN2012100202644A
Authority: CN
Inventors: 宇都野纪久生
Original assignee: Lapis Semiconductor Co Ltd
Current assignee: Lapis Semiconductor Co Ltd
Priority date: 2011-01-28
Filing date: 2012-01-29
Publication date: 2012-08-01
Anticipated expiration: 2032-01-29
Also published as: US8610381B2; US20140091779A1; US9223335B2; CN102622027B; JP2012156963A; JP5714924B2; US20120194105A1

Abstract

提供一种能够一边抑制电路规模以及消耗电流的增大一边对识别对象电压的大小高精度地进行识别的电压识别装置以及时钟用控制装置。包括：基准电压生成电路(12)；识别电路(14)，具备被施加线(18)和开关电路(20)，所述开关电路(20)以电压线VSH和接地线GND能够导通的方式插入在电压线VSH和接地线GND之间，并对应于向被施加线(18)施加的识别对象电压的大小进行开关，该识别电路(14)通过对被施加到被施加线(18)的识别对象电压的大小和阈值进行比较，从而对识别对象电压的大小进行识别；以及控制部(16)，能够在使识别电路(14)对识别对象电压的大小进行识别的期间，以在电压线VSH和接地线GND之间流过的电流大小被保持为规定大小的方式控制开关电路(20)与接地线GND之间的电阻(22)。

Description

电压识别装置以及时钟控制装置

技术领域

本发明涉及一种识别电压的大小的电压识别装置以及具备该电压识别装置的时钟用控制装置。

背景技术

秒针、分针以及时针等时钟的针(以下，称为“指针”。)受到由电动机生成的驱动力而进行动作。指针动作的控制是使用时钟用LSI(Large Scale Integration：大规模集成电路)来进行的。时钟用LSI为了以最小的功率使指针转动，从对电动机开始供给驱动用电流起，在规定时间(例如，数ms)后，暂时切断对电动机的电流供给。此时，如果指针转动，则从电动机产生反向电压，如果指针未转动，则不产生反向电压。当指针未转动时，需要再次更长时间地向电动机供给电流。而且，时钟用LSI为了继续控制指针的动作，需要识别指针是否转动。作为识别指针是否转动的方法，已知识别从电动机产生的反向电压的大小的方法。

如果在识别反向电压的大小时成为比较对象的阈值比当初预定的值低，则有时因噪声而导致发生错误识别。即，尽管指针未转动，时钟用LSI却识别为指针已转动。因此，不会再次向电动机供给驱动用电流，其结果，产生指针不转动的问题。相反地，如果阈值比当初预定的值高，则尽管指针已转动，时钟用LSI却识别为指针未转动。因此，再次向电动机供给多余的驱动用电流，其结果，产生消耗电流增大的问题。因此，在识别反向电压的大小时作为比较对象的阈值，需要设定为最佳值(当初预定的值的容许范围)。再有，根据所使用的电动机的不同，该最佳值也会发生变化。

图8示出了搭载于时钟上的、为了识别反向电压的大小而使用的NAND电路100的结构的一个例子。如同图所示，NAND电路100构成为包含P沟道型MOS场效应晶体管(以下，称为“PMOS晶体管”。)104、106以及N沟道型MOS场效应晶体管(以下，称为“NMOS”晶体管。)108、110。此外，NAND电路100具备：由电源施加电源电压的电压线VDD、被施加用于选择性地切换PMOS晶体管106以及NMOS晶体管108各自的导通状态和截止状态的电压的使能线EN、被施加相当于对反向电压的大小和阈值进行比较而得到的比较结果的电压的输出端子112。在像这样构成的NAND电路100中，在其电源与时钟用LSI的电源共用的情况下，通过配合所使用的电源(例如电池)以及电动机102来调整PMOS晶体管104以及NMOS晶体管108各自的栅极长度以及栅极宽度，从而调整阈值。

但是，随着时钟小型化的推进，例如，需要配合电池个数的减少或太阳能电池板个数的减少而造成的发电电压大小的降低、或使用可充电的小型2次电池而造成的时钟用LSI的电源电压的降低来使阈值对应于较宽的电源电压范围。因此，像NAND电路100那样，由于将其电源与时钟用LSI的电源共用，故产生阈值依赖于电源电压的大小的问题。在现有的NAND电路100中，为了将阈值设定成接近于电源电压的大小的值，需要通过使PMOS晶体管104的栅极宽度变大，从而使PMOS晶体管104中的流过电流的能力变大，并且，通过使NMOS晶体管108的栅极长度变大，从而使NMOS晶体管108中的流过电流的能力变小，大幅度地提高在PMOS晶体管104和NMOS晶体管108之间的流过电流的能力之比，存在导致电路面积增大的问题。

因此，为了抑制电路面积的增大，本发明者研究了作为一个例子应用了图9中示出的NAND电路100A以取代NAND电路100。在NAND电路100A中，利用调节器（regulator）114，将由电源向电压线VDD施加的电源电压恒压化，将该被恒压化而得到的基准电压施加于电压线VSH。由此，能够向VSH供给不依赖于电源电压的基准电压，实现了具备不依赖于电源电压的阈值的NAND电路。

但是，在应用了NAND电路100A的情况下，由于近年来时钟用LSI的进一步小型化的要求导致难以在调节器114内应用具备充分容量的电容元件，因此，当由于在电压线VSH(调节器114的输出侧)没有充分容量的电容器而向PMOS晶体管104及NMOS晶体管108的各栅极端子施加反向电压时，产生如下问题：在NAND电路100A中产生直通电流，调节器114的输出瞬间降低，与此相伴地阈值也降低。

再有，在本说明书中，所谓直通电流例如表示在对PMOS晶体管和NMOS晶体管进行组合而构成的所谓CMOS电路(开关电路)中贯通的电流(例如，参照专利文献1以及专利文献2)。在同图所示的例子中，当作为反向电压从电动机102向NAND电路100A输入的信号的信号电平从低电平转变为高电平、或从高电平转变为低电平时，在规定期间内PMOS晶体管104以及NMOS晶体管108的每一个均变为导通状态，从电压线VSH流向接地线GND的电流是直通电流。

使用在图10中示出的调节器的一个例子以及图11来说明在应用了图9中示出的NAND电路100A的情况下所产生的问题的主要原因。如图10所示那样，调节器114构成为包含：运算放大器116、PMOS晶体管118、恒流源120以及电容器122。再有，电容器122通常在如下的用途中用于调节器114：即使在PMOS晶体管118为截止状态下产生负载电流，也通过释放电荷使PMOS晶体管118变为导通状态，从而抑制开关动作的延迟。在调节器114中，虽然在输出侧VSH没有电流负载的状态下，PMOS晶体管118处于截止状态，但在此，在该状态下由于直通电流而在VSH中产生急剧的电流负载，在这样的情况下，由于PMOS晶体管118处于截止状态，故暂时向VSH施加与积蓄在电容器122中的容量对应的电流。但是，如上所述，因为难以充分地确保电容器122的面积，所以在从电容器122的容量耗尽起到PMOS晶体管118导通为止的期间，作为一个例子，如图11所示那样，从调节器114向VSH施加的电压暂时降低。与此相伴地，作为一个例子，如图11所示那样阈值也瞬间降低。

在此，作为解决在NAND电路100A中所产生的问题的手段，发明者研究了如下的结构：例如如图12所示那样，将调节器114的输出作为时钟用LSI的端子向外部伸出，向该端子添加充分容量的电容器124。可知根据该相同结构，能够防止如图11所示那样调节器114的输出的瞬间降低，进而作为一个例子也能够防止如图11所示那样阈值的瞬间降低。

专利文献1：日本特开2001-44822号公报；

专利文献2：日本特开2007-249712号公报。

但是，在向调节器114的输出侧添加电容器124的上述对策中，因为零部件件数增加，所以产生了成本以及安装面积增大的问题。因此，作为不添加电容器来解决在NAND电路100A中产生的问题的方法，发明者还研究了如下方法：在图9所示的例子中，在调节器114的输出侧连接电流负载，使恒定电流流向接地线GND，由此防止调节器114的PMOS晶体管118从导通状态暂时转变为截止状态。但是，在该情况下，虽然能够避免由于添加电容器而导致安装面积增大，但产生了消耗电流增大的问题。

再有，这些问题不仅在为了控制指针的动作而识别反向电压的大小的情况下适合，很显然，对于使用具有流过直通电流的开关电路的电路(例如，NAND电路、AND电路、OR电路以及NOR电路等)对识别对象电压的大小进行识别的所有装置也是适合的。

发明内容

本发明是为了解决上述问题而完成的，其目的在于提供一种能够一边抑制电路规模以及消耗电流的增大一边对识别对象电压的大小高精度地进行识别的电压识别装置以及时钟用控制装置。

为了实现上述目的，方案1所述的电压识别装置构成为包含：基准电压生成电路，生成规定大小的基准电压；识别电路，具备：被施加识别对象电压的被施加线和开关电路，所述开关电路以被施加了由所述基准电压生成电路生成的基准电压的第1电压线和被施加了与该基准电压不同大小的其他基准电压的第2电压线能够导通的方式插入在该第1电压线和该第2电压线之间，并且对应于向所述被施加线施加的识别对象电压的大小进行开关，所述识别电路通过对被施加到所述被施加线的识别对象电压的大小和阈值电压进行比较，从而对该识别对象电压的大小进行识别；以及控制单元，通过在包含向所述被施加线施加所述识别对象电压的时刻并且使所述识别电路对所述识别对象电压的大小进行识别的期间，以将在所述第1电压线和所述第2电压线之间流过的电流大小保持为规定大小的方式控制所述开关电路和所述第2电压线之间的电阻，从而控制流过所述第1电压线和所述第2电压线的电流量。

此外，为了实现上述目的，方案12所述的时钟控制装置包含方案1～方案11的任一项所述的电压识别装置，将所述识别对象电压作为反向电压，该反向电压在切断提供给使时钟的指针动作的电动机的驱动用电流时产生。

根据本发明，得到能够一边抑制电路规模以及消耗电流的增大一边对识别对象电压的大小高精度地进行识别的效果。

附图说明

图1是表示实施方式的电压识别装置的主要部分结构的一个例子的框图。

图2是表示第1实施方式的时钟控制装置的结构的一个例子的结构图。

图3是表示第1实施方式的电压识别指示处理程序的处理流程的流程图。

图4是表示第1实施方式的电压识别装置的主要部分的等效电路的一个例子的电路图。

图5示出了表示第1实施方式的CMOS电路中的PMOS晶体管的栅极端子和源极端子间的电压大小、与能够在PMOS晶体管的源极端子和漏极端子间流过的电流的最大大小之间的相关的曲线。

图6是表示第2实施方式的时钟控制装置的结构的一个例子的结构图。

图7是表示第3实施方式的时钟控制装置的结构的一个例子的结构图。

图8是表示在现有的时钟控制装置中搭载的NAND电路的结构的一个例子的结构图。

图9是表示在现有的时钟控制装置中搭载的NAND电路的结构的另一个例子的结构图。

图10是表示在现有的时钟控制装置中调节器的结构的一个例子的电路图。

图11是用于说明阈值发生变化的理由的时间图。

图12是表示现有的时钟控制装置中调节器的结构的另一个例子的电路图。

附图标记说明

10、10A、10B、10C 电压识别电路

11、11A、11B 时钟控制装置

12 基准电压生成电路

13 电动机

14、14A、14B 识别电路

16、16A、16B、16C 控制部

17、19、64 PMOS晶体管

18 被施加线

20 开关电路

21、23、42、60 NMOS晶体管

22 电阻

30 电源

32 CMOS电路

36 系统控制器

38、38A、38B 电流反射镜电路

40、40A、40B 基准电流生成电路

44A 可变电阻器

54 布线

62 反相逻辑单元。

具体实施方式

图1是表示本发明的电压识别装置10的主要部分结构的一个例子的框图。如同图所示，电压识别装置10构成为包含：基准电压生成电路12、识别电路14以及控制部16。

基准电压生成电路12生成规定大小的基准电压。识别电路14具备：被施加线18，被施加识别对象电压；以及开关电路20，以被施加了由基准电压生成电路12生成的基准电压的电压线VSH和被施加了大小与基准电压不同的其他基准电压即接地电压的接地线GND能够导通的方式插入在电压线VSH和接地线GND之间，并且对应于向被施加线18施加的识别对象电压的大小进行开关，该识别电路14通过对被施加到被施加线18的识别对象电压的大小和阈值进行比较，从而对识别对象电压的大小进行识别。

控制部16在使识别电路14对识别对象电压的大小进行识别的期间，以将在电压线VSH和接地线GND之间流过的电流大小保持为规定大小的方式控制开关电路20和接地线GND之间的电阻22的大小，从而控制在电压线VSH和接地线GND之间流过的电流的大小(电流量)。

以下，在本发明的各实施方式中，以如下情况为例进行说明：将电压识别装置10作为对电动机中所产生的反向电压的大小进行识别的电压识别装置，并应用在控制时钟的指针动作的时钟控制装置中，其中该电动机生成用于使指针转动的动力。

［第1实施方式］

图2是表示应用到时钟控制装置11的情况下的一例结构的结构图，该时钟控制装置11包含作为图1所示的电压识别装置10的具体方式例的电压识别装置10A。如同图所示，时钟控制装置11构成为除了电压识别装置10A之外，还包含电源30以及电动机13。电动机13以由电源30施加驱动用电压的方式与电源30连接。电动机13的驱动轴(省略图示)经由齿轮机构等被连接成能够向时钟指针(省略图示)的旋转轴传递驱动力。因此，指针受到由电动机13产生的驱动力而进行动作。

电压识别装置10A构成为包含调节器15、NAND电路14A以及控制部16A。再有，NAND电路14A作为在图1中示出的识别电路14而发挥作用。此外，控制部16A通过控制电源30，从而控制电动机13的驱动，由此控制时钟指针的动作，该控制部16A作为在图1中示出的控制部16而发挥作用。

调节器15作为在图1中示出的基准电压生成电路12而发挥作用，经由电压线VDD与电源30连接。此外，调节器15经由电压线VSH与NAND电路14A连接。

NAND电路14A经由被施加线18连接到电动机13。此外，NAND电路14A连接到控制部16A。此外，控制部16A以由电源30施加电源电压的方式连接到电压线VDD。此外，控制部16A以能够控制电源30的方式连接到电源30。进而，电动机13以从电源30施加驱动用电压的方式连接到电源30。

在调节器15中，作为一个例子如图10所示那样，PMOS晶体管15B的源极端子连接到电压线VDD，PMOS晶体管15B的漏极端子连接到恒流源15C的一个端子、电容器15D的一个电极以及电压线VSH。恒流源15C的另一端子连接到接地线GND。

运算放大器15A的非反相输入端子连接到PMOS晶体管15B的漏极端子，运算放大器15A的输出端子连接到PMOS晶体管15B的栅极端子以及电容器15D的另一个电极。此外，向运算放大器15A的反相输入端子施加规定的电压(大小固定的电压)。进而，运算放大器15A连接到电压线VDD以及接地线GND，由此，从电源30经由电压线VDD供给驱动用电压。

NAND电路14A作为一个例子如图2所示那样，构成为包含：作为在图1中示出的开关电路20而发挥作用的CMOS电路32、作为第2切换单元的PMOS晶体管19、作为第1切换单元的NMOS晶体管23以及输出相当于对反向电压的大小和阈值电压的大小进行比较而得到的比较结果的信号的输出端子25。CMOS电路32构成为包含：作为第1开关元件的PMOS晶体管17以及作为第2开关元件的NMOS晶体管21。在PMOS晶体管17中，源极端子连接到电压线VSH，漏极端子连接到NMOS晶体管21的漏极端子，栅极端子以被施加电动机13的反向电压的方式经由被施加线18连接到电动机13。在NMOS晶体管21中，源极端子连接到NMOS晶体管23的漏极端子，栅极端子以被施加电动机13的反向电压的方式经由被施加线18连接到电动机13。PMOS晶体管17的漏极端子与NMOS晶体管21的漏极端子的连接点经由作为第3电压线的布线OUT与输出端子25连接。

在PMOS晶体管19中，源极端子连接到电压线VSH，漏极端子连接到布线OUT。

时钟控制装置11构成为包含系统控制器36。系统控制器36是构成为包含CPU(中央处理装置)、作为存储介质的ROM(Read Only Memory，只读存储器)、作为存储介质的RAM(Random Access Memory，随机存取存储器)以及非易失性存储器等的通用的计算机，其中该CPU通过执行规定的程序处理来控制时钟控制装置11整体，该ROM预先存储了对时钟控制装置11的基本动作进行控制的控制程序以及在后面叙述的电压识别指示处理程序，该RAM被用作在执行各种程序时的工作区等。系统控制器36连接到电源30。此外，系统控制器36经由使能线EN连接到PMOS晶体管19的栅极端子以及NMOS晶体管23的栅极端子。因此，系统控制器36能够分别进行电源30的控制、和NAND电路14A的PMOS晶体管19以及NMOS晶体管23的开关动作的控制。

控制部16A构成为包含：电流反射镜电路38以及基准电流生成电路40。电流反射镜电路38构成为包含：基准电流生成电路40以及作为第3开关元件的NMOS晶体管42。基准电流生成电路40基于从电源30经由电压线VDD施加的电源电压，生成规定大小的基准电流i1。基准电流生成电路40构成为包含：电阻器44、NMOS晶体管46、48及PMOS晶体管50、52。电阻器44的一端连接到接地线GND，电阻器44的另一端连接到NMOS晶体管46的源极端子。NMOS晶体管46的漏极端子连接到PMOS晶体管50的漏极端子。PMOS晶体管50的源极端子连接到电压线VDD，PMOS晶体管50的栅极端子连接到PMOS晶体管52的栅极端子以及自身的漏极端子。

NMOS晶体管48的源极端子连接到接地线GND，NMOS晶体管48的栅极端子连接到NMOS晶体管46的栅极端子以及自身的漏极端子。PMOS晶体管52的漏极端子连接到NMOS晶体管48的漏极端子，PMOS晶体管52的源极端子连接到电压线VDD。

电流反射镜电路38具有布线54，该布线54作为被施加了与基准电流i1对应的恒定电压的恒定电压线。布线54跨跃基准电流生成电路40和电流反射镜电路38配置，NMOS晶体管48的漏极端子与PMOS晶体管52的漏极端子的连接点α经由作为恒定电压线的布线54连接到NMOS晶体管42的栅极端子。NMOS晶体管42的源极端子连接到接地线GND，NMOS晶体管42的漏极端子连接到NMOS晶体管23的源极端子。像这样，电流反射镜电路16A以插入在NMOS晶体管23和接地线GND之间的NMOS晶体管42的栅极端子与基准电流生成电路40的连接点α被电流镜连接的方式构成，故在NMOS晶体管42的源极端子以及漏极端子间流过对应于基准电流i1的反射镜电流。再有，在同图中，作为反射镜电流而图示了流过大小和基准电流i1的大小相同的电流的例子，但不仅限于此，也可以通过改变电流反射镜比，从而使反射镜电流成为大小和基准电流i1的大小不同的电流。

在像这样构成的电压识别装置10A中，通过控制图1中示出的在开关电路20和接地线GND之间的电阻22，即在图2中示出的NMOS晶体管42的导通电阻，从而能够控制在电压线VSH和接地线GND之间流过的电流的大小(电流量)，其结果，在电压线VSH和接地线GND之间流过对应于基准电流i1的反射镜电流。

接着，说明时钟控制装置11的作用。

为了使时钟的指针动作，当按照系统控制器36的指示，从电源30向电动机13供给电流时，电动机13开始驱动。在指针的动作开始时，开始从电源30向电动机13供给电流，在规定时间(例如数ms)后，当按照系统控制器36的指示，停止电流的供给时，电动机13的驱动停止，由此指针的动作停止。像这样当指针动作时，从电动机13产生反向电压。该反向电压的大小由NAND电路14A识别(例如，识别反向电压的大小是否超过了阈值)，并从输出端子25输出基于表示识别结果的电压的信号。由此，能够掌握指针是否动作。

但是，在对反向电压的大小进行识别的期间(也包含向被施加线18施加反向电压的时刻的期间)，存在当直通电流流过CMOS电路32时，阈值发生变动的情况，在该情况下，不能高精度地识别反向电压的大小。

因此，在本第1实施方式的电压识别装置10A中，在对反向电压的大小进行识别时，执行电压识别指示处理，指示NAND电路14A对反向电压的大小进行识别。

参照图3，对在执行了电压识别指示处理时的电压识别装置10A的作用进行说明。再有，图3是表示在向电压线VDD施加了电源电压时由系统控制器36执行的电压识别指示处理程序的处理流程的流程图。此外，在此，为了避免错综复杂，针对如下情况进行说明，即：作为初始状态的、在向使能线EN施加低电平的电压(能够转变为高电平的电压)的状态下开始进行电压识别指示处理的情况。

在同图的步骤200中，一直待机到满足作为开始进行反向电压的大小识别的条件的识别开始条件为止。作为识别开始条件，例如可举出如下的条件：经过了被预先确定为从进行电动机13的驱动指示起产生反向电压的时间的时间、或被预先确定为产生反向电压的定时的定时到来。再有，假设“预先确定的定时”是指每次经过规定的时间(例如数ms)而到来的定时。

在上述步骤200的处理中，当满足识别开始条件时，为肯定判定，并转移至步骤202。在步骤202中，在将施加到使能线EN的电压(期间信号)的电平从作为识别期间电平的低电平转变为作为非识别期间电平的高电平之后，转移至步骤204。在NAND电路14A中，对应于步骤202的处理，PMOS晶体管19从导通状态转变成截止状态，另一方面，NMOS晶体管23从截止状态转变成导通状态。由此，对应于向被施加线18施加的电压的大小，向输出端子25施加的电压的大小，即从输出端子25输出的信号的信号电平发生转变。

在此，针对如下方法进行说明，即：在NAND电路14A中，对阈值(施加到被施加线18的电压的大小，NAND电路14A输出反相逻辑信号所需的电压的大小)进行设定，该阈值在识别反向电压的大小时作为与反向电压的大小进行比较的比较对象。再有，在此，作为一个例子，对如下情况进行说明，即：将被施加到电压线VSH的基准电压的大小设定为1.3V、将阈值设定为1.0V。

在该情况下，例如，以成为向栅极端子施加的电压(栅极电压)为0.5V、并能够流过10μA以上的电流的栅极长度以及栅极宽度的方式形成NMOS晶体管21。因此，对于阈值1.0V，NMOS晶体管21与NMOS晶体管23同样地变为导通状态，并与NMOS晶体管23同样地不被阈值1.0V影响。通过将NMOS晶体管21、23均设定成小至导通电阻相对于阈值1.0V可忽视的程度，从而作为一个例子，如图4所示那样，NAND电路14A能够由使用了恒流源iS1的等效电路来表现。

另一方面，针对PMOS晶体管17，以在栅极端子和源极端子间的电压P1Vgs的大小为0.3V，在源极端子和漏极端子间流过的电流P1ids的大小为100nA的方式设定PMOS晶体管17的尺寸。如果向电压线VSH施加的基准电压的大小为1.3V并且向被施加线18(在图5所示的例子中为“IN”)施加的电压的大小为1.0V，则PMOS晶体管17的栅极端子和源极端子间的电压P1Vgs的大小变为1.3V-1.0V=0.3V。因此，根据在源极端子和漏极端子间流过的电流P1ids的大小与在栅极端子和源极端子间的电压P1Vgs的大小存在相关的MOS晶体管的特性，能够在PMOS晶体管17的源极端子和漏极端子间流过的电流P1ids的最大的大小为100nA。另一方面，恒定电流iS1也设定为与被施加到NMOS晶体管21的漏极端子的电压大小无关地最大能够流过100nA的电流。

图5中示出了如下曲线，该曲线表示本第1实施方式的PMOS晶体管17的栅极端子和源极端子间的电压P1Vgs的大小、与能够在PMOS晶体管17的源极端子和漏极端子间流过的电流P1ids的最大的大小之间的相关。在被施加到电压线VSH的基准电压的大小为1.3V、并且向被施加线18施加的电压的大小为1.0V的情况下，作为一个例子，如同图所示，在PMOS晶体管17的源极端子和漏极端子间最大能够流过100nA的电流，与能够从NMOS晶体管21的源极端子经由NMOS晶体管23以及NMOS晶体管42流向接地线GND的电流的最大的大小相同。因此，向电压线VSH施加的基准电压的大小理论上由PMOS晶体管17与NMOS晶体管21、23、42各分压1/2，向输出端子25施加大小为被施加到电压线VSH的基准电压大小的1/2的电压。

此外，当向被施加线18施加的电压的大小比1.0V大时，PMOS晶体管17的栅极端子和源极端子间的电压的大小比0.3V小。因此，能够在PMOS晶体管17的源极端子和漏极端子间流过的电流P1ids的最大的大小作为一个例子如同图所示那样比100nA小。与此不同，能够从NMOS晶体管21的源极端子经由NMOS晶体管23及NMOS晶体管42流向接地线GND的恒定电流iS1的最大的大小仍为100nA，因此，PMOS晶体管17的流过电流的能力比NMOS晶体管21、23、42的流过电流的能力低。因此，向输出端子25施加大小比施加于电压线VSH的基准电压大小的1/2小的电压。

相反地，当向被施加线18施加的电压的大小比1.0V小时，PMOS晶体管17的栅极端子和源极端子间的电压P1Vgs的大小比0.3V大。因此，能够在PMOS晶体管17的源极端子和漏极端子间流过的电流P1ids的最大的大小作为一个例子如同图所示那样比100nA大。与此不同，能够从NMOS晶体管21的源极端子经由NMOS晶体管23以及NMOS晶体管42流向接地线GND的恒定电流iS1的最大的大小仍为100nA，故PMOS晶体管17的流过电流的能力比NMOS晶体管21、23、42的流过电流的能力高。因此，向输出端子25施加大小比被施加于电压线VSH的基准电压大小的1/2大的电压。

在步骤204中，一直待机到满足作为结束反向电压的大小识别的条件的识别结束条件。作为识别结束条件，例如可举出如下的条件：经过了被预先确定为从进行电动机13的驱动指示起产生反向电压、到产生的反向电压的大小识别结束为止的时间的时间、或被预先确定为结束反向电压的识别的定时的定时到来。

在上述步骤204的处理中，当满足识别结束条件时，为肯定判定，并转移至步骤206。在步骤206中，在将被施加到使能线EN的电压从高电平转变为低电平之后，结束本电压识别指示处理程序。在NAND电路14A中，对应于步骤206的处理，PMOS晶体管19从截止状态转变成导通状态，另一方面，NMOS晶体管23从导通状态转变成截止状态。

如以上详细说明的那样，在本第1实施方式的电压识别装置10A中，由调节器15向识别反向电压的NAND电路14A供给基准电压，在NAND电路14A的NMOS晶体管21和接地线GND之间插入恒流源iS1，由此，将施加反向电压时的CMOS电路32的直通电流限制为固定的大小，故能够抑制如下缺陷产生：由调节器15施加于电压线VSH的基准电压的大小暂时降低。其结果，能够不依赖于从电源30向调节器15供给的电源电压的大小而将在NAND电路14A中使用的阈值保持为固定。此外，通过调整恒流源is1，从而能够容易地调整由于构成CMOS电路32的元件(例如PMOS晶体管17、NMOS晶体管21)的制造偏差而产生的阈值的偏离。

此外，当将NAND电路14A中使用的阈值设定为接近于电源电压的大小的值时，与不能应用本发明的情况相比，不需要大幅度地提高PMOS晶体管17的流过电流的能力与NMOS晶体管21的流过电流的能力之比，故能够有助于电路面积的缩小。

此外，在现有的NAND电路中产生的数10μA左右的直通电流也通过将流向接地线GND的电流设为恒定电流，从而能够降低到数10nA～100nA左右，并能够减少消耗电流。进而，设置在调节器15输出侧的电容器的容量也只要数pF左右即可，现有技术中需要的1000pF左右的电容器也变得多余。因此，能够有助于通过减少端子数以及减少外挂部件而减少成本以及减少安装面积。

此外，根据本第1实施方式的电压识别装置10A，由于基准电流生成电路40以及调节器15共用电源30，所以能够有助于时钟控制装置11的小型化。

［第2实施方式］

在本第2实施方式中，针对和上述第1实施方式的时钟控制装置11的不同之处进行说明。

图6是表示本第2实施方式的时钟控制装置11A的一例结构的结构图。如同图所示，本第2实施方式的时钟控制装置11A与上述第1实施方式的时钟控制装置11相比，不同之处在于应用了电压识别装置10B来代替电压识别装置10A。电压识别装置10B与上述第1实施方式的电压识别装置10A相比，不同之处在于应用了控制部16B来代替控制部16A。控制部16B与上述第1实施方式的控制部16A相比，不同之处在于应用了电流反射镜电路38A来代替电流反射镜电路38。电流反射镜电路38A与上述第1实施方式的电流反射镜电路38相比，不同之处在于应用了基准电流生成电路40A来代替基准电流生成电路40。基准电流生成电路40A与上述第1实施方式的基准电流生成电路40相比，不同之处在于应用了可变电阻器44A来代替电阻器44。

在像这样构成的时钟控制装置11A的电压识别装置10B中，当使可变电阻器44A的电阻值变小时，与此相伴地在NMOS晶体管48的源极端子和漏极端子间流过的基准电流i1变大，在与连接点α电流反射镜连接的NMOS晶体管42的源极端子和漏极端子间流过的反射镜电流也变大。因此，能够使NAND电路14A中所使用的阈值变小。

相反地，当使可变电阻器44A的电阻值变大时，与此相伴地在NMOS晶体管48的源极端子和漏极端子间流过的基准电流i1变小，在与连接点α电流反射镜连接的NMOS晶体管42的源极端子和漏极端子间流过的反射镜电流也变小。因此，能够使NAND电路14A中所使用的阈值变大。

像这样，根据第2实施方式，通过在电流反射镜电路38A中设置能够调整基准电流i1的可变电阻器44A，从而能够容易地调整NAND电路14A中所使用的阈值。再有，阈值的调整例如在半导体装置的晶片处理工序完成，在进行探测工序(最初的检测工序)时进行。

［第3实施方式］

在本第3实施方式中，针对和上述第2实施方式的时钟控制装置11A的不同之处进行说明。

图7是表示本第3实施方式的时钟控制装置11B的一例结构的结构图。如同图所示那样，本第3实施方式的时钟控制装置11B与上述第2实施方式的时钟控制装置11A相比，不同之处在于应用了电压识别装置10C来代替电压识别装置10B。电压识别装置10C与上述第2实施方式的电压识别装置10B相比，不同之处在于应用了NAND电路14B来代替NAND电路14A，应用了控制部16C来代替控制部16B。NAND电路14B与上述第2实施方式的NAND电路14相比，不同之处在于除去了NMOS晶体管23。控制部16C与上述第2实施方式的控制部16B相比，不同之处在于应用了电流反射镜电路38B来代替电流反射镜电路38A。电流反射镜电路38B与上述第2实施方式的电流反射镜电路38A相比，不同之处在于应用了基准电流生成电路40B来代替基准电流生成电路40A。基准电流生成电路40B与上述第2实施方式的基准电流生成电路40A相比，不同之处在于还具备NMOS晶体管60、反相逻辑单元62以及PMOS晶体管64。再有，在本第3实施方式中，NMOS晶体管60以及PMOS晶体管64作为第1切换单元而发挥作用。

在基准电流生成电路40B中，NMOS晶体管60的漏极端子连接到布线54，NMOS晶体管60的源极端子连接到接地线GND，NMOS晶体管60的栅极端子连接到反相逻辑单元62的输出端子。反相逻辑单元62的输入端子连接到使能线EN。PMOS晶体管64的栅极端子连接到使能线EN，PMOS晶体管64的源极端子连接到电压线VDD，PMOS晶体管64的漏极端子连接到PMOS晶体管50、52的各栅极端子。

在像这样构成的时钟控制装置11B的电压识别装置10C中，在施加于使能线EN的电压为高电平的情况下，PMOS晶体管64变为截止状态，反相逻辑单元62的输出变为低电平。与此对应地，NMOS晶体管60从导通状态转变成截止状态，在NMOS晶体管48的源极端子和漏极端子间流过基准电流i1。另一方面，PMOS晶体管19也变为截止状态，NAND电路14B处于能够识别反向电压的大小的状态。

相反地，在施加于使能线EN的电压为低电平的情况下，PMOS晶体管64变为截止状态，反相逻辑单元62的输出变为高电平。与此对应地，NMOS晶体管60从截止状态转变成导通状态，在NMOS晶体管48的源极端子和漏极端子间未流过电流。另一方面，PMOS晶体管19也变为导通状态，输出端子25的电压被固定为高电平。

像这样，根据第3实施方式，在基准电流生成电路40B中以切断基准电流i1的方式设置有NMOS晶体管60、反相逻辑单元62及PMOS晶体管64，因此，能够减少在未识别反向电压的大小时的基准电流生成电路40B中的消耗电流。

再有，在上述各实施方式中以CMOS电路32为例进行了说明，但并不仅限于此，如果是能够与CMOS电路32进行同样的开关的开关电路(与向被施加线18施加的反向电压的电压电平的转变对应地流过直通电流的开关电路),则什么样的开关电路都可以。例如，代替由PMOS晶体管17以及NMOS晶体管21的组合构成的开关电路，对导电类型不同的一对双极晶体管进行组合而构成的开关电路。

此外，在上述各实施方式中，举出使用NAND电路14A(14B)来识别反向电压的大小的方式例并进行了说明，但并不仅限于此，很显然，在AND电路、OR电路及NOR电路等逻辑电路中也能够应用本发明。

此外，在上述各实施方式中，以时钟控制装置11(11A、11B)为例进行了说明，但并不仅限于此，很显然，对于例如由于产生直通电流而导致阈值发生变动，从而不能对识别对象电压大小高精度地进行识别的电路也能够应用本发明。

Claims

1.一种电压识别装置，其中，包括：

基准电压生成电路，生成规定大小的基准电压；

识别电路，具备：被施加识别对象电压的被施加线、以及开关电路，所述开关电路以被施加了由所述基准电压生成电路生成的基准电压的第一电压线和被施加了与该基准电压不同大小的其他基准电压的第二电压线能够导通的方式插入在该第一电压线和该第二电压线之间，并且对应于向所述被施加线施加的识别对象电压的大小进行开关，所述识别电路通过对被施加到所述被施加线的识别对象电压的大小和阈值电压进行比较，从而对该识别对象电压的大小进行识别；以及

控制单元，在包含向所述被施加线施加所述识别对象电压的时刻并且使所述识别电路对所述识别对象电压的大小进行识别的期间，以将流过所述第一电压线和所述第二电压线之间的电流大小保持为规定大小的方式控制所述开关电路和所述第二电压线之间的电阻，从而控制在所述第一电压线和所述第二电压线中流过的电流量。

2.根据权利要求1所述的电压识别装置，其中，

所述控制单元具有：基准电流生成电路，生成规定大小的基准电流；以及电流反射镜电路，在包含向所述被施加线施加所述识别对象电压的时刻并且使所述识别电路对所述识别对象电压的大小进行识别的期间，在所述第一电压线和所述第二电压线之间流过对应于由该基准电流生成电路生成的基准电流的反射镜电流。

3.根据权利要求2所述的电压识别装置，其中，

所述基准电压生成电路基于从规定的电源供给的电源电压，生成所述基准电压，

所述基准电流生成电路从所述电源供给所述电源电压，基于被供给的电源电压生成所述基准电流。

4.根据权利要求2或权利要求3所述的电压识别装置，其中，

所述识别电路构成为包含输出表示识别结果的信号的输出端子；

所述开关电路构成为包含：分别具有第一端子、第二端子以及控制端子的导电类型不同的第一开关元件以及第二开关元件；

将所述第一开关元件的第一端子连接到所述第一电压线；

将所述第二开关元件的第一端子连接到所述第二电压线；

连接所述第一开关元件的第二端子、所述第二开关元件的第二端子、以及所述输出端子；

连接所述第一开关元件的控制端子、所述第二开关元件的控制端子、以及所述被施加线；

所述电流反射镜电路构成为包含第三开关元件，该第三开关元件为所述第二开关元件的导电类型，并且以在第一端子和第二端子间流过所述反射镜电流的方式插入在所述第二开关元件和所述第二电压线。

5.根据权利要求4所述的电压识别装置，其中，

将所述第一开关元件设为P沟道型场效应晶体管；

将所述第二开关元件以及所述第三开关元件的每一个设为N沟道型场效应晶体管。

6.根据权利要求2～权利要求5的任一项所述的电压识别装置，其中，

所述电流反射镜电路还具有能够调整所述反射镜电流的可变电阻器。

7.根据权利要求1～权利要求6的任一项所述的电压识别装置，其中，

还包括供给单元，向所述识别电路供给期间信号，其中该期间信号在识别期间电平与非识别期间电平之间转变，所述识别期间电平表示包含向所述被施加线施加所述识别对象电压的时刻并且使所述识别电路对所述识别对象电压的大小进行识别的识别期间，所述非识别期间电平表示该识别期间以外的非识别期间；

所述识别电路在由所述供给单元供给的期间信号为所述识别期间电平的期间，识别所述识别对象电压的大小，在由所述供给单元供给的期间信号为所述非识别期间电平的期间，不识别所述识别对象电压的大小。

8.根据权利要求7所述的电压识别装置，其中，

所述识别电路具有：对导通状态与非导通状态进行切换的第一切换单元，其中所述导通状态在由所述供给单元供给的期间信号为所述识别期间电平的期间使所述开关电路和所述第二电压线能够导通，所述非导通状态在由所述供给部件供给的期间信号为所述非识别期间电平的期间使所述开关电路与所述第二电压线非导通；以及对输出许可状态与输出禁止状态进行切换的第二切换单元，所述输出许可状态在由所述供给单元供给的期间信号为所述识别期间电平的期间使所述识别电路输出识别结果，所述输出禁止状态在由所述供给部件供给的期间信号为所述非识别期间电平的期间使所述识别电路不输出该识别结果。

9.根据权利要求8所述的电压识别装置，其中，

所述识别电路还具有：第三电压线，被施加由所述识别电路表示所述识别结果的电压；

将所述第一切换单元作为N沟道型场效应晶体管，其中该N沟道型场效应晶体管具备以由所述供给单元供给所述期间信号的方式连接到该供给单元的栅极端子，并以如下方式插入在该开关电路和该第二电压线之间，即：在向该栅极端子供给所述识别期间电平的所述期间信号时，使源极端子和漏极端子间变为导通状态，从而能够使所述开关电路和所述第二电压线导通，在向该栅极端子供给所述非识别期间电平的所述期间信号时，使源极端子和漏极端子间变为非导通状态，从而使所述开关电路和所述第二电压线非导通；

将所述第二切换单元作为P沟道型场效应晶体管，其中该P沟道型场效应晶体管具备以由所述供给单元供给所述期间信号的方式连接到该供给单元的栅极端子，并以如下方式插入在该第一电压线和该第三电压线之间，即：在向该栅极端子供给所述识别期间电平的所述期间信号时，使源极端子和漏极端子间变为非导通状态，从而使所述第一电压线和所述第三电压线非导通，在向该栅极端子供给所述非识别期间电平的所述期间信号时，使源极端子和漏极端子间变为导通状态，从而使所述第一电压线和所述第三电压线导通。

10.根据权利要求3～权利要求6的任一项所述的电压识别装置，其中，

所述控制单元还具有第一切换单元，该第一切换单元对导通状态与非导通状态进行切换，所述导通状态以在所述识别信号为所述识别期间电平的期间生成所述基准电流的方式使所述电源和所述基准电流生成电路之间导通，所述非导通状态以在所述识别信号为所述非识别期间电平的期间不生成所述基准电流的方式使所述电源和所述基准电流生成电路之间非导通；

所述识别电路具有第二切换单元，该第二切换单元对输出许可状态和输出禁止状态进行切换，其中所述输出许可状态在由所述供给单元供给的期间信号为所述识别期间电平的期间使所述识别电路输出识别结果，所述输出禁止状态在由所述供给单元供给的期间信号为所述非识别期间电平的期间使所述识别电路不输出该识别结果。

11.根据权利要求10所述的电压识别装置，其中，

还包括恒定电压线，为了在所述第一电压线与所述第二电压线之间流过所述反射镜电流，跨跃所述基准电流生成电路与所述电流反射镜电路进行布线，并由所述基准电流生成电路施加对应于所述基准电流的恒定电压；

所述识别电路还具有第三电压线，由所述识别电路施加表示所述识别结果的电压；

所述第一切换部件构成为包含P沟道型场效应晶体管和N沟道型场效应晶体管，其中该P沟道型场效应晶体管具备以由所述供给单元供给所述期间信号的方式连接到该供给单元的栅极端子，并以如下方式插入在所述电源和所述基准电流生成电路之间，即：在向该栅极端子供给所述识别期间电平的所述期间信号时，使源极端子和漏极端子间变为非导通状态，从而以能够对所述基准电流生成电路供给所述电源电压的方式使所述电源和所述基准电流生成电路导通，在向该栅极端子供给所述非识别期间电平的所述期间信号时，使源极端子和漏极端子间变为导通状态，从而以不能对所述基准电流生成电路供给所述电源电压的方式使所述电源和所述基准电流生成电路非导通，该N沟道型场效应晶体管具备以由所述供给单元供给所述期间信号的方式经由反相逻辑单元连接到该供给单元的栅极端子，并以如下方式插入在所述恒定电压线和所述第二电压线之间，即：在向该栅极端子供给所述识别期间电平的所述期间信号的反相信号时，使源极端子和漏极端子间变为非导通状态，从而所述反射镜电流在所述第一电压线和所述第二电压线之间流过，在向该栅极端子供给所述非识别期间电平的所述非识别期间信号的反相信号时，使源极端子和漏极端子间变为导通状态，从而所述反射镜电流不在所述第一电压线和所述第二电压线之间流过；

将所述第二切换单元作为P沟道型场效应晶体管，其中该P沟道型场效应晶体管具备以由所述供给单元供给所述期间信号的方式连接在该供给单元的栅极端子，并以如下方式插入在该第一电压线和该第三电压线之间，即：在向该栅极端子供给所述识别期间电平的所述期间信号时，使源极端子和漏极端子间变为非导通状态，从而使所述第一电压线和所述第三电压线非导通，在向该栅极端子供给所述非识别期间电平的所述期间信号时，使源极端子和漏极端子间变为导通状态，从而使所述第一电压线和所述第三电压线导通。

12.一种时钟控制装置，其中，

包括权利要求1～权利要求11的任一项所述的电压识别装置；

将所述识别对象电压作为反向电压，其中该反向电压在切断被供给到使时钟的指针动作的电动机的驱动用电流时产生。

13.根据权利要求12所述的时钟控制装置，其中，

所述控制单元能够以在从所述电动机产生所述反向电压时开始识别所述识别对象电压的大小的方式控制所述识别电路。