CN102543841B - 半导体器件、形成栓塞的方法 - Google Patents
半导体器件、形成栓塞的方法 Download PDFInfo
- Publication number
- CN102543841B CN102543841B CN201010608248.8A CN201010608248A CN102543841B CN 102543841 B CN102543841 B CN 102543841B CN 201010608248 A CN201010608248 A CN 201010608248A CN 102543841 B CN102543841 B CN 102543841B
- Authority
- CN
- China
- Prior art keywords
- layer
- embolism
- substrate
- formation
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种半导体器件、形成栓塞的方法，形成栓塞的方法包括：提供第一衬底；在第一衬底上依次形成剥离层和金属层；利用压印模具拓印金属层，形成位于剥离层上的金属凸柱；形成碳单原子层，覆盖金属凸柱的表面；形成粘附层，覆盖碳单原子层的表面以及剥离层暴露的表面；去除剥离层；转移金属凸柱和粘附层至第二衬底上，第二衬底为半导体衬底，第二衬底中形成有器件结构；去除粘附层；在金属凸柱之间形成超低k介质层，位于超低k介质层中的金属凸柱以及位于金属凸柱表面的碳单原子层作为栓塞，栓塞与器件结构电连接。本发明形成的栓塞，比铜、钨作为材料的栓塞具有更好的导电性，可以降低RC延迟，提高半导体器件的性能，促进半导体技术的发展。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及半导体器件、形成栓塞的方法。
背景技术
在半导体器件中，减小RC(resistance capacitance delay)延迟，可以提高半导体器件的性能。随着半导体工艺的发展，半导体技术在摩尔定律的驱动下持续地朝更小的工艺节点迈进，工艺节点进入到65纳米、45纳米，甚至更低的32纳米。随着半导体技术的不断进步，器件的功能不断强大，器件的集成度越来越高，器件的特征尺寸(critical dimension，CD)越来越小。器件的特征尺寸越来越小，器件的集成度越来越高，相应的需要进一步减小RC延迟，这样才可以提高半导体器件的性能。
现有技术中，半导体器件的互连结构的中使用的材料通常为铝、铜、钨。互连结构包括互连线以及栓塞，栓塞的材料的通常使用铜或者钨。最初，使用钨作为栓塞的材料，然而随着半导体工艺的发展，为了减小RC延迟，采用铜作为材料的栓塞逐渐取代了钨栓塞。
然而，随着半导体技术的发展，铜栓塞的RC延迟将会成为提高半导体器件性能的一大障碍，期望可以找到一种替代的材料作为栓塞的材料，用该材料形成栓塞，减少RC延迟，提高半导体器件的性能。
现有技术中有许多关于半导体器件栓塞的专利，例如，申请号为“200910052969.2”的中国专利申请，然而，均没有解决以上所述的技术问题。
发明内容
本发明的目的是提供一种新的形成栓塞的方法，减少RC延迟，提高半导体器件的性能，促进半导体技术的发展。
为解决上述问题，本发明一种形成栓塞的方法，包括：
提供第一衬底；
在所述第一衬底上依次形成剥离层和金属层；
利用压印模具拓印所述金属层，形成位于所述剥离层上的金属凸柱；
形成碳单原子层，覆盖所述金属凸柱的表面；
形成粘附层，覆盖所述碳单原子层的表面以及所述剥离层暴露的表面；
去除所述剥离层；
转移金属凸柱和粘附层至第二衬底上，所述第二衬底为半导体衬底，所述第二衬底中形成有器件结构；
去除所述粘附层；
在所述金属凸柱之间形成超低k介质层，位于所述超低k介质层中的金属凸柱以及位于所述金属凸柱表面的碳单原子层作为栓塞，所述栓塞与所述器件结构电连接。
可选的，所述第一衬底的材料为硅或二氧化硅。
可选的，所述剥离层包括镍层和位于所述镍层上的介质层。
可选的，所述介质层的材料为氮化硅。
可选的，所述去除剥离层的方法包括：
利用盐酸湿法刻蚀去除镍层；
利用磷酸湿法刻蚀去除介质层。
可选的，所述金属层的材料为镍。
可选的，所述形成碳单原子层的气体包括甲烷和氢气。
可选的，所述形成碳单原子层的方法为分解甲烷，沉积形成碳单原子层。
可选的，所述粘附层的材料为有机玻璃。
可选的，所述形成粘附层的方法为旋涂法。
可选的，所述去除粘附层的方法为：利用丙酮湿法刻蚀去除粘附层。
可选的，去除粘附层后还包括退火的步骤。
可选的，所述在所述金属凸柱之间形成超低k介质层包括：
形成超低k介质层，覆盖所述碳单原子层以及所述第二衬底，所述超低k介质层的厚度大于所述金属凸柱的高度；
平坦化所述超低k介质层至暴露出所述碳单原子层。
可选的，所述利用压印模具拓印所述金属层，形成位于所述介质层上的金属凸柱包括：对所述金属层进行软化；使用所述压印模具对所述软化后的金属层进行冲压；对所述冲压后的金属层进行冻结，形成金属凸柱；移除所述压印模具。
本发明还提供一种半导体器件，包括：
衬底，所述衬底中形成有器件结构；
超低k介质层，形成于所述衬底上；
栓塞，位于所述超低k介质层中，与所述器件结构电连接；所述栓塞包括金属凸柱以及位于所述金属凸柱侧壁和上表面的碳单原子层。
可选的，所述金属凸柱的材料为镍。
与现有技术相比，本发明具有以下优点：
利用碳单原子层的高导电性，本发明形成栓塞的方法，在形成有器件结构的第二衬底上形成金属凸柱以及位于所述金属凸柱表面的碳单原子层，其中金属凸柱以及位于所述金属凸柱表面的碳单原子层作为栓塞。由于碳单原子层比铜、钨具有更好的导电性，因此本发明形成的栓塞，比铜、钨作为材料的栓塞具有更好的导电性，可以降低RC延迟，提高半导体器件的性能，促进半导体技术的发展。
本发明的半导体器件，利用金属凸柱以及位于所述金属凸柱侧壁和上表面的碳单原子层作为栓塞，此种栓塞比铜、钨作为材料的栓塞具有更好的导电性，可以降低RC延迟，提高半导体器件的性能，促进半导体技术的发展。
附图说明
图1是本发明具体实施方式的形成栓塞的流程图；
图2a～图2j为本发明具体实施例的形成栓塞的剖面结构示意图。
具体实施方式
现有技术中，随着半导体技术的发展，铜栓塞的RC延迟将会成为提高半导体器件性能的一大障碍，期望可以找到一种替代的材料作为栓塞的材料，用该材料形成栓塞，减少RC延迟，提高半导体器件的性能。
本发明的发明人为了解决以上的问题，查阅了大量的资料，进行了长期的钻研，发现碳单原子层具有高导电性，可以作为电极使用，因此发明人利用碳单原子层具有高导电性的特性，提出了形成栓塞的方法。关于碳单原子层具有高导电性的特性可以详见“Graphene-on-insulator transistors made usingC on Ni chemical-vapor Deposition，IEEE electron device letters，Vol.30，No.7，July 2009”。
利用碳单原子层的高导电性，本发明形成栓塞的方法，在形成有器件结构的第二衬底上形成金属凸柱以及位于所述金属凸柱表面的碳单原子层，其中金属凸柱以及位于所述金属凸柱表面的碳单原子层作为栓塞。由于碳单原子层比铜、钨具有更好的导电性，因此本发明形成的栓塞，比铜、钨作为材料的栓塞具有更好的导电性，可以降低RC延迟，提高半导体器件的性能，促进半导体技术的发展。
为了使本领域的技术人员可以更好的理解本发明，下面结合附图详细说明本发明的具体实施方式。
图1为本发明的具体实施方式的形成栓塞的方法的流程图，参图1，本发明具体实施方式的形成栓塞的方法包括：
步骤S11，提供第一衬底；
步骤S12，在所述第一衬底上依次形成剥离层和金属层；
步骤S13，利用压印模具拓印所述金属层，形成位于所述介质层上的金属凸柱；
步骤S14，形成碳单原子层，覆盖所述金属凸柱的表面；
步骤S15，形成粘附层，覆盖所述碳单原子层的表面以及所述介质层暴露的表面；
步骤S16，去除所述剥离层；
步骤S17，转移金属凸柱和粘附层至第二衬底上，所述第二衬底为半导体衬底，所述第二衬底中形成有器件结构；
步骤S18，去除所述粘附层；
步骤S19，在所述金属凸柱之间形成超低k介质层，位于所述超低k介质层中的金属凸柱以及位于所述金属凸柱表面的碳单原子层作为栓塞，所述栓塞与所述器件结构电连接。
图2a～图2j为本发明具体实施例的形成栓塞的方法的剖面结构示意图，为了使本领域技术人员可以更好的理解本发明具体实施方式的形成栓塞的方法，下面结合具体实施例并结合参考图1和图2a～图2j详细说明本发明具体实施方式的形成栓塞的方法。
结合参考图1和图2a，执行步骤S11，提供第一衬底20。在本发明具体实施例中，所述第一衬底20的材料为硅或二氧化硅。但是，由于本发明中第一衬底20起到中间媒介的作用，之后的工艺中会将形成于其上的其他结构转移至第二衬底上，因此本发明中第一衬底20的材料不限于硅或二氧化硅，可以为其他材料的衬底。
结合参考图1和图2b，执行步骤S12，在所述第一衬底20上依次形成剥离层21和金属层22。本发明中剥离层21作为金属层22和衬底20之间的隔离层，在之后的工艺中形成需要的结构后，会将剥离层21去除，以将衬底20与其上的其他结构分离，这样才可以将形成的结构转移至第二衬底上。在本发明具体实施例中，所述剥离层21为双层结构，其包括镍层21a和位于镍层21a上的介质层21b。本发明具体实施例中，介质层21b的材料为氮化硅。本发明具体实施例中，所述金属层22的材料为镍。由于本发明中金属层22在之后的工艺中是利用纳米拓印(nano-imprint)技术形成金属凸柱，因此金属层22的材料不限于镍，只要满足可以利用纳米拓印技术形成金属凸柱即可。
结合参考图1和图2c，并结合参考图2b，执行步骤S13，利用压印模具30拓印所述金属层22，形成位于所述剥离层21上的金属凸柱221。本发明具体实施例中，所述利用压印模具30拓印所述金属层22，形成位于所述剥离层21上的金属凸柱221包括：对所述金属层22进行软化；使用所述压印模具30对所述软化后的金属层22进行冲压；对所述冲压后的金属层22进行冻结，形成金属凸柱221；移除所述压印模具30。
结合参考图1和图2d，执行步骤S14，形成碳单原子层23，覆盖所述金属凸柱221的表面，即覆盖所述金属凸柱21的四个侧壁和上表面(与剥离层21接触表面的相对表面)。本发明具体实施例中，形成碳单原子层23的方法为在反应腔内通入甲烷(CH4)和氢气(H2)，高温分解甲烷，甲烷在高温下分解生成碳原子和氢气，碳原子沉积在金属凸柱221的表面形成碳单原子层23。其中，通入的甲烷(CH4)和氢气(H2)的流量比为90∶1～100∶1，甲烷的流量为760torr～860torr。优选为，甲烷(CH4)和氢气(H2)的流量比为99∶1，甲烷的流量为760torr；分解甲烷的温度为1000℃，沉积时间约为5min。
结合参考图1和图2e，执行步骤S15，形成粘附层24，覆盖所述碳单原子层23的表面以及所述剥离层21暴露的表面；在本发明具体实施例中，也就是覆盖碳单原子层23的表面以及所述介质层21b暴露的表面。粘附层24与介质层21b有很好的粘附性，并且在之后去除剥离层21时，可以保护碳原子层23以及金属凸柱221不受损伤。本发明具体实施例中，所述粘附层24的材料为有机玻璃(PMMA)，形成有机玻璃粘附层24的方法为旋涂法。
结合参考图1和图2f、2g，执行步骤S16，去除所述剥离层21。由于在本发明具体实施例中，剥离层21包括镍层21a和介质层21b，去除剥离层21的方法包括：参考图2f，利用盐酸湿法刻蚀去除镍层21a(结合参考图2e)。参考图2g，利用磷酸湿法刻蚀去除介质层21b(结合参考图2f)。
结合参考图1和图2h，执行步骤S17，转移金属凸柱221和粘附层24至第二衬底40上，所述第二衬底40为半导体衬底，所述第二衬底40中形成有器件结构(图中未示)。第一衬底40的材料可以为单晶或非晶结构的硅或硅锗；也可以是绝缘体上硅(SOI)；或者还可以包括其它的材料，例如砷化镓等III-V族化合物。在所述第一衬底40中形成有器件结构(图中未示)，例如隔离沟槽结构，源区、漏区等。
结合参考图1和图2i、图2h，执行步骤S18，去除所述粘附层24。在本发明具体实施例中，粘附层24的材料为有机玻璃，利用丙酮湿法刻蚀去除材料为有机玻璃的粘附层24。本发明具体实施例中，去除粘附层24后还包括退火的步骤，以提高金属凸柱221与第二衬底40之间的粘附性。
结合参考图1和图2j，执行步骤S19，在所述金属凸柱221之间形成超低k介质层25，位于所述超低k介质层25中的金属凸柱221以及位于所述金属凸柱221表面的碳单原子层23作为栓塞，所述栓塞与所述第二衬底40中的器件结构电连接。本发明具体实施例中，所述在所述金属凸柱221之间形成超低k介质层包括：形成超低k介质层25，覆盖所述碳单原子层23以及所述第二衬底40，所述超低k介质层25的厚度大于所述金属凸柱221的高度；平坦化所述超低k介质层25至暴露出所述碳单原子层23。
利用碳单原子层的高导电性，本发明形成栓塞的方法，在形成有器件结构的第二衬底上形成金属凸柱以及位于所述金属凸柱表面的碳单原子层，其中金属凸柱以及位于所述金属凸柱表面的碳单原子层作为栓塞。由于碳单原子层比铜、钨具有更好的导电性，因此本发明形成的栓塞，比铜、钨作为材料的栓塞具有更好的导电性，可以降低RC延迟，提高半导体器件的性能，促进半导体的发展。而且，由于金属凸柱也具有导电性，该金属凸柱可以在碳单原子层失效时单独作为栓塞使用，延长半导体器件的可靠性，即寿命。
根据以上所述的本发明的精神，参考图2j，本发明还提供一种半导体器件，包括：衬底40，所述衬40底中形成有器件结构；超低k介质层25，形成于所述衬底40上；栓塞，位于所述超低k介质层中，与所述器件结构电连接；本发明中，所述栓塞包括金属凸柱221以及位于所述金属凸柱221侧壁和上表面的碳单原子层23。本发明具体实施例中，所述金属凸柱221的材料为镍。
本发明的半导体器件，利用金属凸柱以及位于所述金属凸柱侧壁和上表面的碳单原子层作为栓塞，此种栓塞比铜、钨作为材料的栓塞具有更好的导电性，可以降低RC延迟，提高半导体器件的性能，促进半导体技术的发展。而且，由于金属凸柱也具有导电性，该金属凸柱可以在碳单原子层失效时，也可以单独作为栓塞使用，延长半导体器件的可靠性，即寿命。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
Claims (13)
1.一种形成栓塞的方法，其特征在于，包括：
提供第一衬底；
在所述第一衬底上依次形成剥离层和金属层，所述剥离层包括镍层和位于所述镍层上的介质层；
利用压印模具拓印所述金属层，形成位于所述剥离层上的金属凸柱；
形成碳单原子层，覆盖所述金属凸柱的表面；
形成粘附层，覆盖所述碳单原子层的表面以及所述剥离层暴露的表面；
去除所述剥离层；
转移金属凸柱和粘附层至第二衬底上，所述第二衬底为半导体衬底，所述第二衬底中形成有器件结构；
去除所述粘附层；
在所述金属凸柱之间形成超低k介质层，位于所述超低k介质层中的金属凸柱以及位于所述金属凸柱表面的碳单原子层作为栓塞，所述栓塞与所述器件结构电连接。
2.如权利要求1所述的形成栓塞的方法，其特征在于，所述第一衬底的材料为硅或二氧化硅。
3.如权利要求1所述的形成栓塞的方法，其特征在于，所述介质层的材料为氮化硅。
4.如权利要求3所述的形成栓塞的方法，其特征在于，所述去除剥离层的方法包括：
利用盐酸湿法刻蚀去除镍层；
利用磷酸湿法刻蚀去除所述介质层。
5.如权利要求1所述的形成栓塞的方法，其特征在于，所述金属层的材料为镍。
6.如权利要求1所述的形成栓塞的方法，其特征在于，所述形成碳单原子层的气体包括甲烷和氢气。
7.如权利要求6所述的形成栓塞的方法，其特征在于，所述形成碳单原子层的方法为分解甲烷，沉积形成碳单原子层。
8.如权利要求1所述的形成栓塞的方法，其特征在于，所述粘附层的材料为有机玻璃。
9.如权利要求8所述的形成栓塞的方法，其特征在于，所述形成粘附层的方法为旋涂法。
10.如权利要求8所述的形成栓塞的方法，其特征在于，所述去除粘附层的方法为：利用丙酮湿法刻蚀去除粘附层。
11.如权利要求10所述的形成栓塞的方法，其特征在于，去除粘附层后还包括退火的步骤。
12.如权利要求1所述的形成栓塞的方法，其特征在于，所述在所述金属凸柱之间形成超低k介质层包括：
形成超低k介质层，覆盖所述碳单原子层以及所述第二衬底，所述超低k介质层的厚度大于所述金属凸柱的高度；
平坦化所述超低k介质层至暴露出所述碳单原子层。
13.如权利要求1所述的形成栓塞的方法，其特征在于，所述利用压印模具拓印所述金属层，形成位于所述介质层上的金属凸柱包括：对所述金属层进行软化；使用所述压印模具对所述软化后的金属层进行冲压；对所述冲压后的金属层进行冻结，形成金属凸柱；移除所述压印模具。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010608248.8A CN102543841B (zh) | 2010-12-27 | 2010-12-27 | 半导体器件、形成栓塞的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010608248.8A CN102543841B (zh) | 2010-12-27 | 2010-12-27 | 半导体器件、形成栓塞的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102543841A CN102543841A (zh) | 2012-07-04 |
| CN102543841B true CN102543841B (zh) | 2014-07-30 |
Family
ID=46350389
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201010608248.8A Active CN102543841B (zh) | 2010-12-27 | 2010-12-27 | 半导体器件、形成栓塞的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102543841B (zh) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101675174A (zh) * | 2007-02-13 | 2010-03-17 | 耶鲁大学 | 压印和擦除非晶态金属合金的方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11251722A (ja) * | 1998-02-27 | 1999-09-17 | Toppan Printing Co Ltd | 耐熱性配線基板 |
| KR20060007503A (ko) * | 2004-07-20 | 2006-01-26 | 삼성코닝 주식회사 | 가요성 기판 상의 고전도성 금속 패턴 형성 방법 및 이를이용한 전자파 차폐 필터 |
| US20070023976A1 (en) * | 2005-07-26 | 2007-02-01 | Asml Netherlands B.V. | Imprint lithography |
| EP1840648A1 (en) * | 2006-03-31 | 2007-10-03 | Sony Deutschland Gmbh | A method of applying a pattern of metal, metal oxide and/or semiconductor material on a substrate |
-
2010
- 2010-12-27 CN CN201010608248.8A patent/CN102543841B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101675174A (zh) * | 2007-02-13 | 2010-03-17 | 耶鲁大学 | 压印和擦除非晶态金属合金的方法 |
Non-Patent Citations (3)
| Title |
|---|
| AlfonsoReinaetal..LargeArea Few-Layer Graphene Films on Arbitrary Substrates by Chemical Vapor Deposition.《NANO LETTERS》.2008 |
| JP特开平11-251722A 1999.09.17 |
| Large Area, Few-Layer Graphene Films on Arbitrary Substrates by Chemical Vapor Deposition;Alfonso Reina etal.;《NANO LETTERS》;20081201;第9卷(第1期);第30页第1段，第31页第1段 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102543841A (zh) | 2012-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103563080B (zh) | 具有嵌入的栅电极的自对准碳电子装置 | |
| EP2254146B1 (fr) | Structure semiconductrice et procédé de réalisation d'une structure semiconductrice | |
| CN103117243B (zh) | 反调sti形成 | |
| US8343871B2 (en) | Method for fabricating fine patterns of semiconductor device utilizing self-aligned double patterning | |
| KR101878737B1 (ko) | 트렌치를 이용한 그래핀 전사방법 및 그래핀 전사 대상 기판 | |
| US9484302B2 (en) | Semiconductor devices and methods of manufacture thereof | |
| US20110291184A1 (en) | Semiconductor structure and method for manufacturing the same | |
| WO2011064074A1 (en) | Field effect transistor having nanostructure channel | |
| FR3005309A1 (fr) | Transistors a nanofils et planaires cointegres sur substrat soi utbox | |
| CN102856276A (zh) | 半导体器件及其制造方法 | |
| CN109285875A (zh) | 鳍式晶体管及其形成方法 | |
| CN1832124A (zh) | 形成隔离膜的方法 | |
| CN103915372B (zh) | 半导体器件的形成方法 | |
| US20130140682A1 (en) | Buried word line and method for forming buried word line in semiconductor device | |
| WO2007146777A3 (en) | Method of manufacturing gate sidewalls that avoids recessing | |
| CN102543841B (zh) | 半导体器件、形成栓塞的方法 | |
| CN102760686B (zh) | 半导体器件、形成互连结构的方法 | |
| CN103730433A (zh) | 导电栓塞及导电栓塞的形成方法 | |
| CN103094186A (zh) | 半导体结构及其形成方法 | |
| US20120309200A1 (en) | Method for fabricating a bottom oxide layer in a trench | |
| US8962411B2 (en) | Circuit pattern with high aspect ratio and method of manufacturing the same | |
| CN102479695B (zh) | 提高金属栅化学机械平坦化工艺均匀性的方法 | |
| CN109560045A (zh) | 半导体结构及其形成方法 | |
| FR3009430A1 (fr) | Procede de realisation d'un motif dans un circuit integre et circuit integre correspondant | |
| FR2976401A1 (fr) | Composant electronique comportant un ensemble de transistors mosfet et procede de fabrication |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING (BEIJING) INTERNATIONA Effective date: 20121102 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20121102 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation Applicant after: Semiconductor Manufacturing International (Beijing) Corporation Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |