CN102540759A - 使用相移掩模的光刻发光二极管制作 - Google Patents

使用相移掩模的光刻发光二极管制作 Download PDF

Info

Publication number
CN102540759A
CN102540759A CN2011104319953A CN201110431995A CN102540759A CN 102540759 A CN102540759 A CN 102540759A CN 2011104319953 A CN2011104319953 A CN 2011104319953A CN 201110431995 A CN201110431995 A CN 201110431995A CN 102540759 A CN102540759 A CN 102540759A
Authority
CN
China
Prior art keywords
led
substrate
stake
phase
photoresist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011104319953A
Other languages
English (en)
Other versions
CN102540759B (zh
Inventor
A·M·霍利鲁克
R·L·辛赫
W·W·弗莱克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ultratech Inc
Ultratech Corp
Original Assignee
Ultratech Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ultratech Corp filed Critical Ultratech Corp
Publication of CN102540759A publication Critical patent/CN102540759A/zh
Application granted granted Critical
Publication of CN102540759B publication Critical patent/CN102540759B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70216—Mask projection systems
    • G03F7/70283—Mask effects on the imaging process
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70216—Mask projection systems
    • G03F7/703—Non-planar pattern areas or non-planar masks, e.g. curved masks or substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0083—Periodic patterns for optical field-shaping in or on the semiconductor body or semiconductor body package, e.g. photonic bandgap structures

Abstract

本发明涉及使用相移掩模的光刻发光二极管制作。为改进LED光发射效率而形成发光二极管(LED)的被粗糙化表面的光刻方法被公开。该光刻方法包含，用光刻方式使相移掩模图形成像在基底的光刻胶层上，以在其中形成光刻胶特征的周期性阵列。该被粗糙化基底表面的建立，是通过处理已曝光的光刻胶层，以在该基底表面中形成基底桩的周期性阵列。然后，用于形成LED的p-n结多层结构，被形成在该被粗糙化基底表面顶部。该基底桩的周期性阵列起散射点的作用，该散射点与没有被粗糙化基底表面的LED比较，改进LED的光发射效率。相移掩模的使用，使在适合非平坦LED基底的焦深上的光刻成像能得以使用，同时还提供形成基底桩所必需的分辨率。

Description

使用相移掩模的光刻发光二极管制作
技术领域
本公开一般涉及发光二极管(LED)的制作，尤其涉及为增加LED光发射效率而使用相移掩模的光刻系统和LED制作方法。
背景技术
LED被用于各种各样的照明应用(如，全色显示、灯、交通灯、节日灯等等)，且随着LED技术的改进和LED成本的下降，与日俱增地找到更多的应用。
由于LED制作和LED设计的不断改进，LED正在日益变得更有效。然而，对LED光发射效率的一般限制，是由于LED内产生的光的全内反射。例如，在氮化镓(GaN)基的LED中，n掺杂和p掺杂的GaN层被有表面的半导体基底(如蓝宝石)支承。n掺杂和p掺杂的GaN层中间夹着激活层，而GaN层之一有与空气对接的表面。光在激活层中被产生，并沿所有方向均等地发射。然而，GaN有大约3的相对高的折射率。结果是，在GaN-空气界面上存在最大入射角锥(“出射锥”)，光在该最大入射角锥内射出该p-GaN-空气界面，但在该最大入射角锥以外，由于Snell定律，光被反射回GaN结构。
为改进LED的光发射效率，某些LED已经用被粗糙化基底表面制作。该被粗糙化基底表面散射内部反射的光，使一些光落入该出射锥内并射出LED，从而改进LED的光发射效率。
在制造环境中，希望有形成被粗糙化基底表面的可控和一致的方法，以便使LED有相同结构和相同性能。目前使用磨蚀使基底表面粗糙化的方法，不是一种可重复的过程，因而不大适合大批量的LED制造。
发明内容
本公开的一个方面，是一种为改进LED光发射效率而形成LED被粗糙化表面的光刻方法。该光刻方法包含提供有被光刻胶覆盖的表面的半导体基底。该光刻方法还包含，用光刻方式使相移掩模图形成像在光刻胶上。该相移掩模图形包含第一及第二相移区的周期性阵列及第一空间频率。该光刻成像，在光刻胶中形成有第二空间频率的光刻胶特征的周期性阵列，该第二空间频率基本上是第一空间频率的两倍。该光刻方法还包含，通过处理被粗糙化基底表面中的光刻胶和光刻胶特征，在该基底表面中形成基底桩的对应的周期性阵列，定义该被粗糙化基底表面。该光刻方法还包含，在该被粗糙化基底表面顶部形成用于形成LED的p-n结多层结构，周期性基底桩(substrate post)起散射点(scatter site)的作用，该散射点与没有被粗糙化基底表面的LED比较，改进LED的光发射效率。
在该光刻方法中，基底最好由蓝宝石制成。
在该光刻方法中，该光刻成像最好在成像波长上进行。而第一及第二相移区最好被构造成在成像波长上提供各自的0°和180°相移。
在该光刻方法中，成像波长最好是365nm。而光刻成像最好按单位放大倍数进行。
在该光刻方法中，该基底桩有直径、间隔和高度。该光刻方法最好还包含，按对该直径、间隔和高度提供最大焦深的数值孔径，进行光刻成像。
在该光刻方法中，第一及第二相移区最好有圆形形状、椭圆形状和多边形形状中的至少之一。
该光刻方法最好还包含，形成2微米或更小的宽度的基底桩。
该光刻方法最好还包含，形成有在0.5微米和3微米之间的边缘到边缘间隔的基底桩。
该光刻方法最好还包含，形成有直到2微米高度的基底桩。
在该光刻方法中，该基底桩的周期性阵列，最好有基本上1∶1的节距(pitch)。
在该光刻方法中，该基底桩最好有1微米或更小的尺寸。而该光刻方法最好包含按0.5或更小的数值孔径进行光刻成像。
本公开的另一方面，是一种形成LED的方法。该方法包含用光刻方式，使受半导体基底支承的光刻胶曝光，以在光刻胶中形成光刻胶桩的阵列，包含使照明光通过有包括第一及第二相移区的周期性图形的相移掩模。该方法还包含处理该光刻胶，以形成定义被粗糙化基底表面的基底桩的阵列。该方法还包含，在该被粗糙化基底表面顶部形成用于形成LED的p-n多层结构，其中该被粗糙化基底表面的作用是散射由p-n多层结构产生的光，以便与有未被粗糙化基底表面的LED比较，增加LED发射的光的量。
在该方法中，该基底桩最好至少有0.5微米的一种尺寸。而该光刻曝光最好有0.5或更小的数值孔径和约365nm的成像波长。
在该方法中，基底最好是蓝宝石。
在该方法中，相移掩模图形最好有不透光的背景区，该不透光的背景区包围被分隔开的第一及第二相移区。
在该方法中，第一及第二相移区最好有圆形形状、椭圆形状和多边形形状中的至少之一。
在该方法中，光刻曝光最好在成像波长上进行。而第一及第二相移区最好被构造成在成像波长上提供各自的0°和180°相移。
在该方法中，光刻曝光最好按单位放大倍数进行。
在该方法中，基底桩最好有1微米或更小的尺寸。该方法最好还包含按0.5或更小的数值孔径，进行光刻曝光。
在该方法中，第一及第二相移区最好不被分隔开。
本公开的另一方面，是一种由如下过程形成的发光二极管产品，该过程包含，用光刻方式使受半导体基底支承的光刻胶曝光，以在其中形成光刻胶桩的阵列，包含使照明光通过相移掩模，该相移掩模有第一及第二相移区的周期性图形。该过程还包含，处理该光刻胶，以形成定义基底被粗糙化表面的基底桩的阵列。该过程还包含，在该被粗糙化基底表面顶部形成用于形成LED的p-n多层结构，其中该被粗糙化基底表面的作用是散射由p-n多层结构产生的光，以便与有未被粗糙化基底表面的LED比较，增加LED发射的光的量。
本公开另外的特征和优点在下面详细描述中阐述，部分地对本领域熟练技术人员从该描述或通过实践本文描述的实施例得到的认识，将是显而易见的，本文的描述包含下面的详细说明、权利要求书、以及附图。
应当理解，前面的一般描述和下面给出的详细说明二者，旨在提供概况和框架，以便理解按权利要求所要求的本公开的本质和特点。所包含的附图用于提供本公开的进一步理解，并被结合到本说明书中而构成本说明书的一部分。附图示出本公开的各种实施例，并与说明书一道起解释本公开的原理和操作的作用。
附图说明
图1是示例性GaN基LED的示意断面图，该LED包含由桩的阵列定义的被粗糙化基底表面；
图2是对诸如图1所示并有定义被粗糙化蓝宝石基底表面的桩的均匀阵列的LED，所测量到的LED(光)发射的增加(％)与桩的尺寸(微米)关系的曲线图；
图3是示例性的桩的均匀阵列一部分的透视图；
图4是桩的阵列中四个相邻桩的特写透视图，表明边缘到边缘的桩的间隔S、桩的直径D和桩的高度H；
图5是用于实行光刻成像并一般地实施本公开的方法的通用光刻系统的示意图；
图6是图5所示光刻系统例子的更详细的示意图；
图7是示例性基底的平面图，该基底有曝光场以及全局的和精细的对准标记，且还包含表明曝光场的插图A(Inset A)、表明曝光场内的LED区的插图B(Inset B)、以及表明LED区中形成的光刻胶桩的阵列的插图C(Inset C)；
图8A是示例性相移掩模一部分的示意图，图上该掩模图形包括区R，具有有0°相移的透射区R0和有180°(π)相移的透射区Rπ；
图8B是图8A相移掩模的四个区R的特写图；
图9A是能够用于形成亚微米桩的另一种示例性相移掩模的示意图，其中的相移区被分隔开并有多边形形状；
图9B类似于图9A，但其中的相移区是圆形；
图10是在有3微米厚度的光刻胶中，并用与图9A类似的有L/2＝0.6和有区R0和Rπ的相移掩模所形成的示例性柱的阵列的扫描电子显微镜像；和
图11A到11D是按照本公开的在形成LED的过程中，使用有相移掩模的光刻成像以及光刻处理技术的经处理后在基底表面中形成桩的阵列的基底示意断面图。
具体实施方式
现在仔细参考本公开的各个实施例，这些实施例的例子示出在附图中。只要可能，相同的或类似的参考数字和符号，在全部图中用于指相同的或类似的部分。
示例性LED结构
图1是示例性GaN基LED 10的示意断面图，示例性GaN基LED10在美国专利No.6,455,877、7,259,399和7,436,001中描述，这些专利通过引用被合并到本文中。本公开不限于GaN基LED，而是针对任何类型的LED，它们使用光刻成像和处理技术形成，并且可以从本文所描述的桩的阵列所形成被粗糙化基底表面中增加光发射而获益。
LED 10包含有表面22的基底20。基底20的示例性材料包含：蓝宝石、SiC、GaN、Si等等。布置在基底20顶部的是GaN多层结构30，该GaN多层结构30包含n掺杂GaN层(“n-GaN层”)40和有表面52的p掺杂GaN层(“p-GaN层”)50。n-GaN层40和p-GaN层50中间夹着激活层60，以n-GaN层40与基底20相邻。在其它GaN基LED实施例中，GaN多层结构30被颠倒，于是p-GaN层50与基底20相邻。激活层60包括，例如多量子阱(MQW)结构，诸如未掺杂的GaInN/GaN超晶格GaN多层结构30，由此定义p-n结，本文更一般地称之为p-n结多层结构。在一些例子中，表面52能够被粗糙化，以通过它增加LED光发射。
基底20的表面22包含桩72的阵列70，该桩72的阵列70定义基底20的表面22的粗糙性。在下面更详细描述的一个例子中，桩72的阵列70被蚀刻进基底20的表面22中，因此桩72由基底材料制成。要增LED光发射效率，桩72最好有大于发射的LED波长λLED2倍到10倍的尺寸(如直径或宽度D)。重要的是要指出，虽然发射的LED波长λLED可以例如是在400和700nm之间，但在GaN层40和50中的LED波长大致变小2.5倍，因为GaN的折射率n使GaN层40和50中的波长成为约150250nm(即，λLED/n)。在一个例子中，为了在n-GaN层40内有效地散射光，桩72要有约0.5微米到约3微米的尺寸D。另外在一个例子中，桩72之间边缘到边缘的间隔S，能够从0.5微米到3微米变化，而桩高度H能够是直到约3微米(见图3和图4)。
LED 10作为有形成在GaN多层结构30中的倾斜部分80被出示在图1中。倾斜部分80形成n-GaN层40的暴露的表面部分42，该暴露的表面部分42的作用，是用作支承两个电触点90之一，即n触点90n的凸台。示例性的n触点材料，包含Ti/Au、Ni/Au、Ti/Al或它们的组合。另一个电触点90是p触点90p，它被安排在p-GaN层50的表面52上。示例性的p触点材料，包含Ni/Au和Cr/Au。示例性的距离d1约为4微米，而示例性的距离d2约为1.4微米。示例性的LED 10通常是1mm×1mm见方。
增加LED光发射效率
图2是对诸如图1所示并有定义蓝宝石基底20中的被粗糙化表面22的桩72的均匀阵列70的LED 10，所测量到的LED(光)发射的增加(％)与桩的尺寸(微米)关系的曲线图。图3是示例性的桩72的均匀阵列70一部分的透视图。图4是阵列70中四个桩72的特写透视图，表明边缘到边缘的桩的间隔S、桩的直径D和桩的高度H。图2曲线图中桩的尺寸，是沿水平轴按(D、S、H)格式给出的。有未被粗糙化蓝宝石表面22的LED 10的LED光发射作为参考被示出，而LED光发射的增加，是相对于该参考值(0％)测量的。
从图2的曲线图观察到，LED光发射对更高和更窄的桩72一般是增加的。对均匀的阵列70，表层要求是不严格的，而偶尔的缺陷尤其不成问题。然而，桩72的大小，如同用于形成桩72的大批量过程的可重复性和一致性一样重要。应当注意，桩72能够有任何合理断面形状，而作为图例被画成有圆断面的圆柱形桩。桩72能够为非圆柱形(即有倾斜的或非直的侧壁)、能够有矩形或正方形断面形状、四季豆类型形状，等等。一般说来，按照或接近用于形成桩72的光刻成像过程的分辨率极限所形成的示例性桩72(如在下面的讨论)，有圆滑的断面形状而没有尖锐边缘。因此，桩直径或宽度D，在本文中意指桩72的断面大小的代表或有效尺寸，而不限于任何具体形状。例如，桩直径D可以指有椭圆断面形状的桩的主轴直径。
如在上面的讨论，桩72能够有亚微米直径D，如D＝0.5微米。使用当今的光刻技术形成这种桩72，通常要求能使0.5微米特征成像的光刻系统。然而，这样的光刻系统，通常是为传统的半导体集成电路制造而设计的，用于形成关键层(critical layer)(即有最小尺寸的层)，且一般被认为用于LED制造过于昂贵。
本公开的各方面，包含用于在基底20的表面22上，形成桩72的阵列70的光刻系统和方法，以制作与有光滑基底表面的相同LED相比，有增加的LED光发射效率的LED 10。然而，本文描述的光刻系统和方法，适合于使用非关键层光刻系统与选定的相移掩模类型的组合被实施。相移掩模被与光刻系统的数值孔径和照明(即“西格马”)匹配，以形成有需要尺寸的桩72。这样允许光刻系统在合适的焦深(DOF)上，印出比使用传统的玻璃上镀铬(chrome-on-glass)的非相移掩模能够印出的小得多的桩72。
光刻成像
众所周知，光栅型结构能够使用两束相交的相干光束在光刻胶中产生。在正常条件下，两束有入射角θ和波长λ的相干光束，能够干涉而在光刻胶中产生周期性光栅型结构，其周期P由P＝λ/(2＊sinθ)给出。x-y平面中的两维格栅型(棋盘格)图形，能够用叠加的四束相干光束，即，两束沿x方向和两束沿y方向，产生。
图5是通用光刻系统100的示意图，而图6是示例性光刻系统100更详细的示意图。笛卡尔X-Y-Z坐标被画出以供参考。光刻系统100被构造成进行光刻成像，它在本文中亦称“光刻曝光”，因为成像引起光敏材料即光刻胶曝光。光刻成像或光刻曝光，一般地指俘获通过掩模的光并使俘获的光在DOF内的像平面上成像，其中的光敏材料一般地被安排在该DOF之内以记录该像。
参考图5和图6两图，光刻系统100包含，沿系统轴A1：照明器106、掩模台110、投影透镜120、以及可移动基底台130。掩模台110支承相移掩模112，该相移掩模112有在其上形成相移掩模图形115的表面114。基底台130支承基底20。基底20可以是晶片的形式。在一个例子中，光刻系统100是1∶1系统(即，单位放大倍数系统)，它有约0.3的数值孔径并操作在中紫外波长，如所谓i谱线(标称值365nm)上。在另一个例子中，一种缩小的光刻系统能够被使用。在一个例子中，光刻系统100适合在半导体处理过程中供处理非关键层使用。适合实现本文公开的光刻系统和方法的示例性光刻系统100，是SapphireTM 100光刻系统，可从加州San Jose的Ultratech.Inc.购得。
示例性投影透镜120包含可变孔径光阑AS，该光阑AS定义有直径DP的光瞳P，又定义光瞳平面PP。照明器106被构造成通过提供充满光瞳P一部分的光源像SI以照射相移掩模112。在一个例子中，光源像SI是有直径DSI的均匀圆盘。光刻系统100的部分相干性因子被定义为σ＝DSI/DP，这里光瞳P被假定是圆的。对不是简单均匀圆盘的不同光源像SI，部分相干性σ的定义变得更复杂。在一个例子中，相移掩模112的照明，是Kohler照明或其变型。
光刻系统100还包含光学对准系统150，诸如所示的通过透镜对准系统，它可以利用机器视觉对准系统。示例性光学对准系统被公开在美国专利No.5,402,205、5,621,813和6,898,306，以及美国专利申请序列No.12/592,735中，这些专利和专利申请通过引用被合并进本文中。
图7是示例性基底20的平面图，该基底20有如由光刻系统100形成的曝光场EF，并还包含用于全局对准的全局对准标记136G，以及用于精细对准的精细对准标记136F(见插图A)。注意，在所示例子中，两种类型的对准标记136驻留在曝光场EF之间的或与曝光场EF相邻的曝光场划线区域137中。曝光场EF在下面结合它们的形成更详细讨论，它们的形成是在形成LED 10的光刻过程中，使用相移掩模112完成的。
再参考图6，示例性光学对准系统150包含沿轴A2排列并发射波长λA的对准光153的光源152。分束器154被排列在轴A2和垂直轴A3之间的交点上。透镜156和折叠反射镜158被沿轴A3排列。折叠反射镜158把轴A3折叠以形成平行于系统轴A1的轴A4。轴A4行进通过掩模112，通过投影透镜120并到达基底20。光学对准系统150还包含像传感器160，沿轴A3被排列在透镜156和折叠反射镜158的相反侧，与分束器154相邻。像传感器160被电学地连接到像处理单元164，该像处理单元164被构造成处理由像传感器160俘获的数字像。像处理单元164被电学地连接到显示单元170并还连接到可移动基底台130。
在光刻系统100的一般操作中，来自照明器106的光108照射相移掩模112和其上的相移掩模图形115，而该相移掩模图形115，借助从投影透镜120来的曝光的光121，被成像在选定曝光场EF(图7)上的基底20的表面22上。对准图形115W形成基底对准标记136。基底20的表面22通常被光敏材料如光刻胶层135涂覆(图5)，因此相移掩模图形115能够被记录并转移到基底20。
光刻系统100被用于使用光刻成像(光刻曝光)与光刻处理技术结合，形成相对大量(如数千)的LED 10。组成LED 10的各层，例如按分步重复或分步扫描方式被形成，然后一道被处理。因此，在使相移掩模图形115成像到光刻胶层135上以形成曝光场EF的阵列70之前，相移掩模图形115必须被恰当地对准先前已形成的层，尤其是对准先前已形成的曝光场EF。这是通过使用一个或多个前述基底对准标记136和对准参考，使基底20相对于相移掩模112对准而实现的，该对准参考在光学对准系统150中是一个或多个掩模对准标记116。
因此，在光学对准系统150的操作中，来自光源152的对准光153沿轴A2传播并被分束器154沿轴A3向透镜156反射。对准光153通过透镜156并被折叠反射镜158反射，通过相移掩模112及投影透镜120，照射基底20的表面22的包含基底对准标记136的部分。对准光153的一部分153R被基底20的表面22和基底对准标记136反射，向后传播通过投影透镜120并通过相移掩模112，并且尤其是通过掩模对准标记116。在基底对准标记136是衍射式的情形中，则来自基底对准标记136的衍射光被收集。
投影透镜120与透镜156的组合，从反射光部分135R形成像传感器160上的基底对准标记136和掩模对准标记116的叠加像。对此，掩模对准标记116作为对准参考起作用。在其他类型的光学对准系统，如离轴系统中，对准参考是光学对准系统的光轴，如根据光刻系统基准被校准的。
像传感器160产生代表被俘获数字像的电信号S1，并把它发送至像处理单元164。像处理单元164适合(如，借助配备在计算机可读媒体，诸如储存器单元165中的像处理软件)进行接收的数字像的像处理。尤其是，像处理单元164适合进行被叠加的基底对准标记和掩模对准标记的像的模式识别，以测量它们的相对位移，并产生对应的台控制信号S2，该控制信号S2被发送至可移动基底台130。像处理单元164还向显示单元170发送像信号S3，以显示该叠加的基底对准标记和掩模对准标记的像。
响应于台控制信号S2，可移动基底台130在X、Y平面中移动(如有必要，为聚焦目的，还在Z平面中移动)，直到掩模对准标记116和基底对准标记136的像被对准(即，正好重叠)，表明相移掩模112与基底20恰当对准。
再参考图5，相移掩模图形115的成像，能够被看作衍射过程，据此，入射在相移掩模112上的光108被相移掩模图形115衍射，以形成(被衍射的)曝光光121，其中的一些该(被衍射的)曝光光121(即，最低的衍射级，如零级及正和负的第一级)被投影透镜120俘获并被成像在光刻胶层135上。被投影透镜120形成的像的质量，直接与它收集的衍射级的数量以及投影透镜120的像差有关。应当注意，零级衍射光束简单地就是直通分量，它向像贡献的是强度的“DC”背景强度，既然这样，它一般地是不需要的。
因此，当光刻成像过程被看作衍射过程时，光刻系统100能够被构造成使该衍射过程优化，以形成需要的像。尤其是，利用相移掩模112及其中的相移区R的恰当设计，零级衍射光束能够被消除。此外，利用投影透镜120的数值孔径AS的恰当选择，人们能够收集选定将对光刻成像过程有贡献的衍射级。特别是，数值孔径AS能够被调整，以致只有两束第一级衍射光束被投影透镜120俘获。
此外，通过在相移掩模112上建立两维周期性相移掩模图形115，以便沿x方向和y方向两个方向产生第一级光束，从而能够在基底上20形成前述格栅型或棋盘格图形。然而，必须小心的是，为确保零级光束基本上被消除，并为了做到这一点，透射的(transmitted)零级光束的电场必须在振幅上基本上是零。这在一个实施例中，是借助构造相移掩模112使不同的相移区R有相同的面积而实现的。
示例性相移掩模
图8A是示例性相移掩模112一部分的示意图，图上的相移掩模图形115包括透射相移区R，具有有0°相移的透射相移区R0和有180°(π)相移的透射相移区Rπ。图8B是图8A的相移掩模112的四个相移区R的特写图。相移区R0和Rπ是尺寸(边长)为L的正方形，相移区R有相等面积并按棋盘格图形构造。在一个示例性实施例中，相移区R能够有任何合理的形状，尤其是能够有圆形形状、椭圆形状和多边形形状中的至少之一。
光刻系统100，当被配置了具有周期性相移掩模图形115的相移掩模112时，能够进行光刻成像，以在光刻胶层135中形成尺寸约L/2的对应的周期性(如棋盘格)特征，就是说，该约L/2的尺寸基本上是相移掩模112的相移区R的尺寸L的一半。特别是，空间周期在成像过程中加倍，由此，相移掩模图形115的空间周期在基底20的表面22上基本上被加倍，于是，在基底20上两倍原来数量的暗区和亮区被建立。这是因为零级衍射光束已被消除，允许零级光束与再现相移掩模112的原先空间周期的每一第一级光束组合。通过消除零级光束，只有两束第一级光束被成像。当这两束第一级光束被组合时，它们以原先相移掩模图形115的两倍空间周期产生正弦图形。如此，当L＝1微米时，尺寸为L/2＝0.5微米的光刻胶特征能够被形成。
光刻成像中的经验是，能够用具有成像波长λI和NA的光刻系统印出(即，以清晰特征成像进光刻胶层135中)的最小特征大小FS是FS＝k1λI/NA，这里k1通常是被假定为在0.5到1之间的常数，与具体的光刻过程有关。DOF由k2λI/NA2给出，这里k2是另一个基于过程的常数，依赖于具体的光刻过程，并常常是近似于1.0。因此，存在特征大小FS和DOF之间的折中。
用于LED制造的基底20传统地不是几乎如半导体芯片制造中使用的那样平坦。事实上，大多数LED基底20有超过数十微米(峰到谷)的翘曲(起因于MOCVD处理)横跨基底20的表面22，而在每一曝光场EF上约5微米(峰到谷)。这种程度的非平面性，对使用光刻成像过程形成LED 10，一般已经被认为是大问题，因为附带的受限制的DOF与基底非平坦度的量有关。
在使用常用光刻技术的光刻胶的传统光刻过程中，能够在该光刻胶中建立的最小特征大小(线宽)，由0.7＊λI/NA(即，k1等于0.7)给出。对需要印出1微米大小的特征的情况，当使用λI＝365nm的成像波长时，要求的NA是0.255。对该NA，无像差成像系统的DOF是5.6微米，该值在典型LED基底20的场内基底非平坦度的量级上。这意味着要令整个曝光场EF驻留在DOF内是困难的。所以，形成在DOF之外的桩72将不满足必要的大小和形状要求。
然而，当使用相移掩模112和常用光刻技术的光刻胶时，能够被印出的最小特征大小由0.3＊λI/NA(即，k1等于0.3)给出。这一点与使用常用掩模相比，有降低必需的NA约一半而增加DOF约4倍的实际效果。因此，对给定的桩直径D，NA＝k1λI/D，而DOF变成：
DOF＝k2λI/NA2＝k2λI/[k1λI/D]2＝k2D2/k1 2λI
作为例子，要用光刻方式使用成像波长λI＝365nm使光刻胶曝光，以获得直径D＝1微米的桩72，要求的NA现在只是0.11，而DOF现在超过30微米，以致非平坦LED基底20的每一曝光场EF将很好地落在该DOF内。
在一个例子中，用于实现本文描述的方法的光刻系统100，与当今关键阶段(critical-level)的投影透镜NA(如0.5或更大)相比，有相对低的投影透镜NA(如0.5或更低)，并且与当今关键阶段成像波长(如，极端的193nm)相比，有相对地大的成像波长(如，约λI＝356nm，或任一其他汞谱线)。因此，较低NA，较长波长的光刻系统100是可取的，因为它们一般与更高NA、更短波长的先进的光刻系统相比，购买、操作和维护都要便宜得多，这些先进的光刻系统用于集成电路的半导体制造中的关键阶段。
图9A是能够用于形成具有亚微米尺寸的桩72的阵列70的另一种示例性相移掩模112的示意图。图9A的相移掩模112，除有不透光背景部分117和有尺寸L/2并相互分隔开的相移区R0和Rπ之外，与图8A和图8B的类似。相移区R0和Rπ被画成八边形，作为多边形相移区的示例性类型的图例。图9B类似于图9A，但画出其中相移区R是圆形的示例性相移掩模112。
不透光背景部分117能够用吸收体层，诸如铬或铝涂覆。相移区R0和Rπ以基本上相同尺寸L/2被印在光刻胶层135中，该尺寸超出1微米设计光刻系统100的传统分辨率极限。图9A和图9B的相移掩模112的配置的优点，在于它更容易控制形成桩72的阵列70的最后光刻像的几何形状和间隔。
图10是在具有3微米厚度的光刻胶层135中，并用与图9A的类似的有L/2＝0.6的相移区R0和Rπ的相移掩模112所形成的光刻胶桩72′的示例性阵列70′的扫描电子显微镜(SEM)像。每一光刻胶桩72′的直径(宽度)D是约0.6微米。实际的边缘到边缘的间隔S也是约0.6微米，但光刻胶桩72′在它们的底部有一些扩展，造成光刻胶桩72′在图10的自顶向下视图中看似不正常。两个虚线圆73代表光刻胶桩72′顶部实际大小和形状的估算。
用于形成被粗糙化基底表面的示例性方法
因此，本公开的一个方面，包含一种用光刻成像和光刻处理技术，在形成LED 10的过程中，形成有桩72的阵列70的粗糙或被粗糙化的基底表面22的方法。形成桩72的阵列70的示例性方法，现在参考图6以及图11A到11D描述。
首先参考图11A，该方法包含，提供有光刻胶层135在基底20的表面22顶部的基底20。然后，该方法包含把被涂覆的基底20安放在光刻系统100的可移动基底台130上(图6)。如上所述的相移掩模112被安放在光刻系统100的掩模台110上。然后，该方法包含操作光刻系统100以进行光刻成像，据此，用照明光108使相移掩模112曝光，而来自相移掩模图形115的合成(衍射的)曝光光121被投影透镜120俘获，并被成像以便把光刻胶层135暴露在曝光场EF上，以在基本上整个曝光场EF上形成光刻胶桩72′的阵列70′。以上过程在图11B中示出。
应当注意，许多LED区10′被形成在每一曝光场EF的光刻胶层135中。这样，在相移掩模图形115有15mm×30mm面积，而每一LED 10是1mm见方的例子中，则有450个LED区10′与每一曝光场EF关联，当光刻系统100按单位放大倍数操作时，每一曝光场EF也是15mm×30mm。
再次参考图7，其中画出的插图B表明与LED 10的形成关联的LED区10′的LED区阵列10A′。LED区10′被划线区域11分开。光刻胶桩72′的阵列70′在曝光场EF上到处被形成(见图7，插图C)，包含在插图A中示出的曝光场划线区域137中。场到场的接合可以在曝光场边界上被要求，但这一要求能够通过使相移掩模图形115的大小是LED区阵列10A′的整数倍得到处理，于是任何接合错误都落在曝光场划线区域137中。另外，曝光场EF的边缘上形成的光刻胶桩72′，将与中心的那些略有不同，因为相移掩模图形115的边缘留下一些相移区R只部分地被其他相移区包围。因此，在一个例子中，曝光场EF边缘上的光刻胶桩72′被形成在曝光场划线区域137中，于是，对应的基底桩72不至于被并入LED 10中。
现在参考图11C，图11B的曝光的光刻胶135被处理，以除去未曝光的抗蚀剂(负光刻胶)或除去已曝光的抗蚀剂(正光刻胶)，以便留下光刻胶桩72′的阵列70′或它的互补特征，孔。该光刻胶阵列70′然后用标准的光刻蚀刻技术被蚀刻，如箭头200所示，以便把光刻胶图形转移进基底20中，从而在基底20的表面22中形成桩72的阵列70，如图11D所示。
现在，基底20被构造成具有适当地被桩粗糙化(post-roughened)的基底表面22的多个LED区10′，LED 10则用标准的基于光刻技术的LED制作技术制成。这包含，例如，在基底20的被粗糙化的表面22顶部，形成GaN多层结构30，然后，分别把p触点90p和n触点90n添加到层50和40，如图1所示。
本领域熟练技术人员理应清楚，能够对本公开作各种修改和变化而不偏离本公开的精神和范围。因此，理所当然，本公开覆盖对本公开的修改和变化，只要它们是在所附权利要求书及其等价叙述范围内。

Claims (21)

1.一种为改进LED的光发射效率而形成发光二极管(LED)的被粗糙化表面的光刻方法，包括：
提供有被光刻胶覆盖的表面的半导体基底；
用光刻方式使相移掩模图形成像在光刻胶上，该相移掩模图形包括第一及第二相移区的周期性阵列并有第一空间频率，所述光刻成像，在光刻胶中形成有第二空间频率的光刻胶特征的周期性阵列，该第二空间频率基本上是第一空间频率的两倍；
通过处理被粗糙化基底表面中的光刻胶和光刻胶特征，在基底表面中形成基底桩的对应的周期性阵列，定义该被粗糙化基底表面；和
在该被粗糙化基底表面顶部形成用于形成LED的p-n结多层结构，周期性基底桩起散射点的作用，该散射点与没有被粗糙化基底表面的LED比较，改进LED的光发射效率。
2.权利要求1的光刻方法，其中该基底由蓝宝石制成。
3.权利要求1的光刻方法，其中该光刻成像是在成像波长上进行的，且其中该第一及第二相移区被构造成在成像波长上提供各自的0°和180°相移。
4.权利要求1的光刻方法，其中该成像波长是365nm，而光刻成像是按单位放大倍数进行的。
5.权利要求1的光刻方法，其中该基底桩有直径、间隔和高度，该光刻方法还包括，按对该直径、间隔和高度提供最大焦深的数值孔径，进行光刻成像。
6.权利要求1的光刻方法，其中该第一及第二相移区有圆形形状、椭圆形状和多边形形状中的至少之一。
7.权利要求1的光刻方法，还包括形成有2微米或更小的宽度的基底桩。
8.权利要求7的光刻方法，还包括形成有在0.5微米和3微米之间的边缘到边缘间隔的基底桩。
9.权利要求8的光刻方法，还包括形成有直到2微米高度的基底桩。
10.权利要求1的光刻方法，其中该基底桩的周期性阵列，有基本上1∶1的节距。
11.权利要求1的光刻方法，其中该基底桩有1微米或更小的尺寸，且还包括按0.5或更小的数值孔径进行光刻成像。
12.一种形成发光二极管(LED)的方法，包括：
用光刻方式使受半导体基底支承的光刻胶曝光，以在其中形成光刻胶桩的阵列，包含使照明光通过具有包括第一及第二相移区的图形的相移掩模；
处理该光刻胶，以形成定义被粗糙化基底表面的基底桩的阵列；和
在该被粗糙化基底表面顶部形成用于形成LED的p-n多层结构，其中该被粗糙化基底表面的作用是散射由p-n多层结构产生的光，以便与有未被粗糙化基底表面的LED比较，增加LED发射的光的量。
13.权利要求12的方法，其中：
该基底桩至少有0.5微米的一种尺寸；和
该光刻曝光有0.5或更小的数值孔径，而成像波长约365nm。
14.权利要求12的方法，其中该基底是蓝宝石基底。
15.权利要求12的方法，其中该相移掩模图形有不透光的背景区，该不透光的背景区包围被分隔开的第一及第二相移区。
16.权利要求12的方法，其中该第一及第二相移区有圆形形状、椭圆形状和多边形形状中的至少之一。
17.权利要求12的方法，其中该光刻曝光是在成像波长上进行的，且其中该第一及第二相移区被构造成在成像波长上提供各自的0°和180°相移。
18.权利要求12到17任一项的方法，其中该光刻曝光是按单位放大倍数进行的。
19.权利要求12的方法，其中该基底桩有1微米或更小的尺寸，且还包括按0.5或更小的数值孔径，进行所述光刻曝光。
20.权利要求12的方法，其中该第一及第二相移区不被分隔开。
21.一种由如下过程形成的发光二极管(LED)产品，该过程包括：
用光刻方式使受半导体基底支承的光刻胶曝光，以在其中形成光刻胶桩的阵列，包含使照明光通过相移掩模，该相移掩模有第一及第二相移区的周期性图形；
处理该光刻胶，以形成定义基底被粗糙化表面的基底桩的阵列；和
在该被粗糙化基底表面顶部形成用于形成LED的p-n多层结构，其中该被粗糙化基底表面的作用是散射由p-n多层结构产生的光，以便与有未被粗糙化基底表面的LED比较，增加LED发射的光的量。
CN201110431995.3A 2010-12-21 2011-12-21 使用相移掩模的光刻发光二极管制作 Expired - Fee Related CN102540759B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/928,862 2010-12-21
US12/928,862 US8796053B2 (en) 2010-12-21 2010-12-21 Photolithographic LED fabrication using phase-shift mask

Publications (2)

Publication Number Publication Date
CN102540759A true CN102540759A (zh) 2012-07-04
CN102540759B CN102540759B (zh) 2015-08-26

Family

ID=46233223

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110431995.3A Expired - Fee Related CN102540759B (zh) 2010-12-21 2011-12-21 使用相移掩模的光刻发光二极管制作

Country Status (6)

Country Link
US (1) US8796053B2 (zh)
JP (1) JP5734819B2 (zh)
KR (1) KR20120070497A (zh)
CN (1) CN102540759B (zh)
SG (1) SG182050A1 (zh)
TW (1) TWI453951B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104656376A (zh) * 2013-11-15 2015-05-27 台湾积体电路制造股份有限公司 远紫外线光刻工艺和掩模

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012216753A (ja) * 2011-03-30 2012-11-08 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体発光素子
JP2013033870A (ja) * 2011-08-02 2013-02-14 Canon Inc 半導体デバイスおよびその製造方法
TWI630729B (zh) 2017-08-28 2018-07-21 友達光電股份有限公司 發光裝置
KR102427106B1 (ko) * 2017-11-24 2022-08-01 호야 가부시키가이샤 마스크 블랭크, 위상 시프트 마스크, 위상 시프트 마스크의 제조 방법 및 반도체 디바이스의 제조 방법
US11569422B2 (en) * 2020-09-09 2023-01-31 Advanced Semiconductor Engineering, Inc. Semiconductor package with integrated optical diffuser and filter

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030203318A1 (en) * 1999-07-01 2003-10-30 Canon Kabushiki Kaisha Exposure method based on multiple exposure process
TW200518413A (en) * 2003-08-19 2005-06-01 Nichia Corp Semiconductor device
CN1225803C (zh) * 2002-07-29 2005-11-02 松下电工株式会社 发光器件
CN1315200C (zh) * 2001-07-24 2007-05-09 日亚化学工业株式会社 具有形成凹凸的基板的半导体发光元件
CN101452858A (zh) * 2005-04-04 2009-06-10 株式会社液晶先端技术开发中心 薄膜晶体管的制造方法和使用了网目调型掩模的曝光方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5633102A (en) * 1991-08-23 1997-05-27 Intel Corporation Lithography using a new phase-shifting reticle
JPH07234499A (ja) 1994-02-22 1995-09-05 Sony Corp 位相シフトマスク並びに半導体装置の製造方法
JPH0955349A (ja) * 1995-08-14 1997-02-25 Sony Corp パターン形成方法および露光装置
US6091085A (en) 1998-02-19 2000-07-18 Agilent Technologies, Inc. GaN LEDs with improved output coupling efficiency
JP2002040624A (ja) * 2000-05-17 2002-02-06 Dainippon Printing Co Ltd 位相シフトマスクの製造方法および位相シフトマスク
US6627359B2 (en) 2000-05-17 2003-09-30 Dai Nippon Printing Co., Ltd. Phase-shift photomask manufacturing method and phase-shift photomask
JP4356723B2 (ja) * 2001-07-24 2009-11-04 日亜化学工業株式会社 窒化物半導体発光素子の製造方法
JP4329374B2 (ja) * 2002-07-29 2009-09-09 パナソニック電工株式会社 発光素子およびその製造方法
JP4204858B2 (ja) 2002-12-11 2009-01-07 大日本印刷株式会社 位相シフトマスクの設計方法および設計装置
WO2005054119A2 (en) * 2003-12-01 2005-06-16 The Board Of Trustees Of The University Of Illinois Methods and devices for fabricating three-dimensional nanoscale structures
US7172840B2 (en) * 2003-12-05 2007-02-06 Sandisk Corporation Photomask features with interior nonprinting window using alternating phase shifting
WO2005064666A1 (en) 2003-12-09 2005-07-14 The Regents Of The University Of California Highly efficient gallium nitride based light emitting diodes via surface roughening
US7438997B2 (en) * 2004-05-14 2008-10-21 Intel Corporation Imaging and devices in lithography
US7981595B2 (en) * 2005-03-23 2011-07-19 Asml Netherlands B.V. Reduced pitch multiple exposure process
TW200636820A (en) 2005-04-04 2006-10-16 Adv Lcd Tech Dev Ct Co Ltd Thin film transistor, integrated circuit, liquid crystal display, method of producing thin film transistor, and method of exposure using attenuated type mask
JP2006330691A (ja) * 2005-04-26 2006-12-07 Advanced Lcd Technologies Development Center Co Ltd ハーフトーンマスクを用いた露光方法
SG140473A1 (en) 2006-08-16 2008-03-28 Tinggi Tech Private Ltd Improvements in external light efficiency of light emitting diodes
TW200816508A (en) * 2006-09-18 2008-04-01 Univ Nat Central Fabrication methods of patterned sapphire substrate and light emitting diode
JP5311408B2 (ja) * 2008-12-26 2013-10-09 シャープ株式会社 窒化物半導体発光素子
US8088633B2 (en) * 2009-12-02 2012-01-03 Ultratech, Inc. Optical alignment methods for forming LEDs having a rough surface
SG10201406276WA (en) * 2011-04-25 2015-01-29 Ultratech Inc Phase-shift mask with assist phase regions

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030203318A1 (en) * 1999-07-01 2003-10-30 Canon Kabushiki Kaisha Exposure method based on multiple exposure process
CN1315200C (zh) * 2001-07-24 2007-05-09 日亚化学工业株式会社 具有形成凹凸的基板的半导体发光元件
CN1225803C (zh) * 2002-07-29 2005-11-02 松下电工株式会社 发光器件
TW200518413A (en) * 2003-08-19 2005-06-01 Nichia Corp Semiconductor device
CN101452858A (zh) * 2005-04-04 2009-06-10 株式会社液晶先端技术开发中心 薄膜晶体管的制造方法和使用了网目调型掩模的曝光方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104656376A (zh) * 2013-11-15 2015-05-27 台湾积体电路制造股份有限公司 远紫外线光刻工艺和掩模
CN104656376B (zh) * 2013-11-15 2018-12-28 台湾积体电路制造股份有限公司 远紫外线光刻工艺和掩模

Also Published As

Publication number Publication date
TW201228031A (en) 2012-07-01
TWI453951B (zh) 2014-09-21
JP2012133352A (ja) 2012-07-12
KR20120070497A (ko) 2012-06-29
US8796053B2 (en) 2014-08-05
US20120153323A1 (en) 2012-06-21
SG182050A1 (en) 2012-07-30
JP5734819B2 (ja) 2015-06-17
CN102540759B (zh) 2015-08-26

Similar Documents

Publication Publication Date Title
US8323857B2 (en) Phase-shift mask with assist phase regions
CN102540759A (zh) 使用相移掩模的光刻发光二极管制作
US7564554B2 (en) Wafer-based optical pattern recognition targets using regions of gratings
JP5547043B2 (ja) 粗面を有するｌｅｄを形成するための光学アライメント法
TW530336B (en) Lithographic method and lithographic apparatus
CN101128917B (zh) 曝光方法、电子元件制造方法、曝光装置以及照明光学装置
TW200919106A (en) Pattern formation method and device, exposure method and device, and device manufacturing method and device
TWI273354B (en) Composite printing
CN107407894B (zh) 测量装置及测量方法、曝光装置及曝光方法、以及器件制造方法
JP2003092257A (ja) 実質的に透過性のプロセス層に整列マークを備える基板、上記マークを露出するためのマスク、デバイス製造方法、およびそれによって製造したデバイス
JP5661680B2 (ja) アシスト位相領域を有する位相シフトマスク
TW200804997A (en) Exposure apparatus and image plane detecting method
TW200901274A (en) Measurement apparatus, exposure apparatus, and device fabrication method
JP3262415B2 (ja) 像読取り装置、表面状態検査装置及び該装置を備える露光装置
JP2008147258A (ja) 計測装置及びこれを備える投影露光装置並びにデバイス製造方法
JP2008185970A (ja) パターンの形成方法、電子デバイスの製造方法および電子デバイス
JPH1070070A (ja) 照明装置及びそれを用いた投影露光装置
TWI552383B (zh) 用於在發光半導體組件中形成結構的光微影方法
US7139064B2 (en) Optical system for providing a hexapole illumination and method of forming a photoresist pattern on a substrate using the same
US20070248898A1 (en) Targets for alignment of semiconductor masks
TW201327063A (zh) 用於製造基材表面上的週期結構之方法
KR20120123194A (ko) 보조 위상 영역을 갖는 위상-시프트 마스크
JPH06310396A (ja) 投影露光装置
JP3554243B2 (ja) 投影露光装置及びデバイス製造方法
TW511238B (en) Auxiliary design method for contact hole lithography

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150826

Termination date: 20181221

CF01 Termination of patent right due to non-payment of annual fee