JP2012133352A - 位相シフトマスクを使用したフォトリソグラフィによるｌｅｄの作製 - Google Patents

位相シフトマスクを使用したフォトリソグラフィによるｌｅｄの作製 Download PDF

Info

Publication number
JP2012133352A
JP2012133352A JP2011265742A JP2011265742A JP2012133352A JP 2012133352 A JP2012133352 A JP 2012133352A JP 2011265742 A JP2011265742 A JP 2011265742A JP 2011265742 A JP2011265742 A JP 2011265742A JP 2012133352 A JP2012133352 A JP 2012133352A
Authority
JP
Japan
Prior art keywords
substrate
phase shift
led
photoresist
photolithographic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011265742A
Other languages
English (en)
Other versions
JP5734819B2 (ja
Inventor
M Hawryluk Andrew
エム アンドリュー ハウリーラック
L Hsieh Robert
エル ロバート ヒシェ
W Flack Warren
ダブリュー ウォーレン フラック
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ultratech Inc
Original Assignee
Ultratech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ultratech Inc filed Critical Ultratech Inc
Publication of JP2012133352A publication Critical patent/JP2012133352A/ja
Application granted granted Critical
Publication of JP5734819B2 publication Critical patent/JP5734819B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70216—Mask projection systems
    • G03F7/70283—Mask effects on the imaging process
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70216—Mask projection systems
    • G03F7/703—Non-planar pattern areas or non-planar masks, e.g. curved masks or substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0083—Periodic patterns for optical field-shaping in or on the semiconductor body or semiconductor body package, e.g. photonic bandgap structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Led Devices (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

【課題】ＬＥＤに粗面を形成してＬＥＤの発光効率を改善するフォトリソグラフィ法を提供する。
【解決手段】基板のフォトレジスト層に位相シフトマスクパターンをフォトリソグラフィによりイメージングして、フォトレジスト造形物の周期的配列を形成することを備える。基板粗面は、露光されるフォトレジスト層を加工することにより形成され、その結果、基板面に基板ポストの周期的配列が形成される。そして、ｐｎ接合多層構造が基板粗面上に形成されて、ＬＥＤが形成される。基板ポストの周期的な配列は、基板粗面を有していないＬＥＤに比して、ＬＥＤ発光効率を改善する散乱地点として機能する。位相シフトマスクを使用することで、非平坦なＬＥＤ基板に適した焦点深度で利用可能なフォトリソグラフィックイメージングを使用することが可能となり、基板ポストの形成に必要な分解能が提供される。
【選択図】図１

Description

本発明は、一般に発光ダイオード（ＬＥＤ）の作製に関し、特に、ＬＥＤ発光効率を高めるために位相シフトマスクを使用してＬＥＤを作製するフォトリソグラフィックシステム及び方法に関する。
ＬＥＤは、多様な照明用途（例えば、フルカラーディスプレイ、照明器具、交通信号、ホリデーライト等）に使用されており、ＬＥＤ技術の向上およびＬＥＤの費用逓減に伴い、さらなる用途が見出されている。
ＬＥＤの作製及び設計の絶え間ない改善の結果、ＬＥＤは益々効率的になってきている。しかし、ＬＥＤ発光効率は、一般にＬＥＤ内で生成される光の全反射によって制限されている。例えば、窒化ガリウム（ＧａＮ）ＬＥＤでは、ｎ型ドープＧａＮ層およびｐ型ドープＧａＮ層が、表面を有する半導体基板（例えば、サファイア）によって支持されている。ｎ型ドープＧａＮ層とｐ型ドープＧａＮ層とは活性層を挟み込んでおり、いずれかのＧａＮ層が、空気と接する表面を有する。光は、活性層で生成され、等方的に放出される。しかし、ＧａＮは、比較的高い約３の屈折率を有する。このため、結果的に、ＧａＮと空気との界面において、最大入射角コーン（出口コーン）が存在する。出口コーンの内部では、光はｐ−ＧａＮと空気との界面から放出されるが、出口コーンの外部では、スネルの法則に従い、光が反射されてＧａＮ構造内に戻る。
ＬＥＤ発光効率を改善するために、粗い基板面を有するＬＥＤも作製されている。粗い基板面は、内部反射した光を散乱させる。このため、光の一部が、出口コーン内に入ってＬＥＤから出る。これにより、ＬＥＤの発光効率が改善される。
製造環境では、ＬＥＤが同一の構造および性能を有するように、粗い基板面を形成する制御可能な一貫性のある方法を有することが望ましい。摩耗を利用して基板を粗面処理する現在の方法は、繰り返し可能な処理ではないので、ＬＥＤの多量生産にあまり適していない。
米国特許第５，４０２，２０５号明細書 米国特許第５，６２１，８１３号明細書 米国特許第６，８９８，３０６号明細書 米国特許第６，４５５，８７７号明細書 米国特許第７，２５９，３９９号明細書 米国特許第７，４３６，００１号明細書
本発明の一態様は、ＬＥＤの発光効率を改善するためにＬＥＤに粗面を形成するフォトリソグラフィ法である。このフォトリソグラフィ法は、フォトレジストで被覆された表面を有する半導体基板を提供することを備える。また、このフォトリソグラフィ法は、位相シフトマスクパターンをフォトレジスト上にフォトリソグラフィックイメージングすることを備える。位相シフトマスクパターンは、第１及び第２位相シフト領域の周期的配列を備えると共に、第１空間周波数を有する。このフォトリソグラフィックイメージングにより、第１空間周波数のほぼ２倍の第２空間周波数を有する複数のフォトレジスト造形物の周期的配列がフォトレジストに形成される。また、このフォトリソグラフィ法は、フォトレジストと、フォトレジストに形成されたフォトレジスト造形物とを加工することにより粗面を画定して、対応する複数の基板ポストの周期的配列を基板表面に形成することを備える。さらに、このフォトリソグラフィ法は、基板粗面上にｐｎ接合多層構造を形成してＬＥＤを形成することをさらに備える。ここで、周期的に配列された基板ポストは、基板粗面を有していないＬＥＤと比較してＬＥＤの発光効率を改善する散乱サイトとして機能する。
このフォトリソグラフィ法では、基板はサファイア製であることが好ましい。
このフォトリソグラフィ法では、フォトリソグラフィックイメージングはイメージング波長で実行されることが好ましい。また、第１及び第２位相シフト領域は、イメージング波長で０度の位相シフト及び１８０度の位相シフトをそれぞれ提供するように構成されることが好ましい。
このフォトリソグラフィ法では、イメージング波長は３６５ｎｍであることが好ましい。そして、フォトリソグラフィックイメージングは、単位倍率で実行されることが好ましい。
このフォトリソグラフィ法では、基板ポストは、径、間隙、高さを有する。また、このフォトリソグラフィ法は、径、間隙、高さに対して最大焦点深度を提供する開口数でフォトリソグラフィックイメージングを実行することをさらに備えることが好ましい。
このフォトリソグラフィ法では、第１及び第２位相シフト領域は、円形、楕円形、多角形のうち少なくとも一つの形状を呈することが好ましい。
このフォトリソグラフィ法は、２ミクロン以下の幅を有するように基板ポストを形成することをさらに備えることが好ましい。
このフォトリソグラフィ法は、０．５ミクロンから３ミクロンの端縁間間隙を有するように基板ポストを形成することをさらに備えることが好ましい。
このフォトリソグラフィ法は、最大２ミクロンの高さを有するように基板ポストを形成することをさらに備えることが好ましい。
このフォトリソグラフィ法では、基板ポストの周期的配列は、ほぼ１：１のピッチを有することが好ましい。
このフォトリソグラフィ法では、基板ポストは、１ミクロン以下の寸法を有することが好ましい。また、このフォトリソグラフィ法は、０．５以下の開口数でフォトリソグラフィックイメージングを実行することを備えることが好ましい。
本発明の他の態様は、ＬＥＤ形成方法である。この方法は、第１及び第２位相シフト領域で構成された周期的パターンを備える位相シフトマスクに照明光を通過させて、フォトレジストをフォトリソグラフィック露光し、半導体基板に支持されたフォトレジストに複数のフォトレジストポストの配列を形成することを備える。また、この方法は、フォトレジストを加工して、基板粗面を画定する複数の基板ポストの配列を形成することを備える。さらに、この方法は、ｐｎ多層構造を基板粗面上に形成してＬＥＤを形成することを備える。ここで、基板粗面は、ｐｎ多層構造により生成される光を散乱するように機能し、粗面処理されていない基板表面を有するＬＥＤと比較して、ＬＥＤが発する光の量を増加させる。
この方法では、基板ポストは、０．５ミクロンの寸法を少なくとも１つ有することが好ましい。また、フォトリソグラフィック露光は、０．５以下の開口数と、約３６５ｎｍのイメージング波長とを有することが好ましい。
この方法では、基板は、サファイア基板であることが好ましい。
この方法では、位相シフトマスクパターンは、第１及び第２位相シフト領域を離間した状態で取り囲む不透明バックグランドを有することが好ましい。
この方法では、第１及び第２位相シフト領域は、円形、楕円形、多角形のうち少なくとも一つの形状を呈することが好ましい。
この方法では、フォトリソグラフィック露光は、イメージング波長で実行されることが好ましい。また、第１及び第２位相シフト領域は、イメージング波長で０度の位相シフト及び１８０度の位相シフトをそれぞれ提供するように構成されることが好ましい。
この方法では、フォトリソグラフィック露光は、単位倍率で実行されることが好ましい。
この方法では、基板ポストは１ミクロン以下の寸法を有することが好ましい。この方法は、０．５以下の開口数でフォトリソグラフィック露光を実行することをさらに備えることが好ましい。
この方法では、第１及び第２位相シフト領域は離間していないことが好ましい。
本発明の他の態様は、第１及び第２位相シフト領域の周期的パターンを有する位相シフトマスクに照明光を通過させて、フォトレジストをフォトリソグラフィック露光し、半導体基板に支持されたフォトレジストに複数のフォトレジストポストの配列を形成することを備えたプロセスによって形成されるＬＥＤ製品である。また、このプロセスは、フォトレジストを加工して、基板粗面を画定する複数の基板ポストの配列を形成することを備える。このプロセスは、基板粗面上にｐｎ多層構造を形成してＬＥＤを形成することを備える。ここで、基板粗面は、ｐｎ多層構造により生成された光を散乱させるように機能し、粗面処理されていない基板表面を有するＬＥＤと比較して、ＬＥＤが発する光の量を増加させる。
本発明のさらなる特徴および利点は、下記の詳細な説明（発明を実施するための形態）に明記されている。また、それらの一部は、詳細な説明の記載内容から当業者にとって直ちに明白となるか、下記の詳細な説明、特許請求の範囲、添付図面を含む、ここに記載された発明を実施することによって認識される。
上記の一般記載および下記の本発明の詳細な説明に関する記載は、特許請求の範囲に記載されているように、本発明の本質および特徴を理解するための概略または枠組みを提供するものであることを理解すべきである。添付図面は、本発明のさらなる理解を提供するために含まれており、本明細書に組み込まれ、本明細書の一部を構成する。図面は、本発明の様々な実施形態を図示するものであり、本明細書の記載とともに、本発明の原則および実施を説明する一助となる。
ポスト配列により画定される基板粗面を有するＧａＮ型ＬＥＤの一例の概略断面図である。 サファイア基板の粗面を画定する均一なポスト配列を有する図１に示すようなＬＥＤに関し、ポスト寸法（ミクロン）と増大するＬＥＤ（光）放出の測定値（％）との関係を示すプロットである。 均一なポスト配列の一例の部分斜視図である。 ポスト配列に含まれる４つの隣接ポストの拡大斜視図であり、端縁間間隙Ｓ、ポスト径Ｄ、ポスト高Ｈを示す図である。 フォトリソグラフィックイメージングを実行し、本発明の方法を実行するために一般に使用される一般的なフォトリソグラフィシステムの概略図である。 図５に示すフォトリソグラフィシステムの一例のさらに詳細な概略図である。 グローバルアライメントマーク及びファインアライメントマーク、さらには露光フィールドを有する基板の一例の平面図であり、露光フィールドを示す挿入図Ａ、露光フィールド内のＬＥＤ領域を示す挿入図Ｂ、ＬＥＤ領域に形成された複数のフォトレジストポストの配列を示す挿入図Ｃを含む図である。 位相シフトマスクの一例の部分概略図であり、マスクパターンが複数の領域Ｒを備え、領域Ｒが、０度の位相シフトを有する透過領域Ｒ０と、１８０度（π）の位相シフトを有する透過領域Ｒπとに分類されることを示す図である。 図８Ａの位相シフトマスクの４つの領域Ｒの拡大図である。 多角形の位相シフト領域が互いに離間し、サブミクロンの複数ポストの配列を形成するために利用可能な位相シフトマスクの他の一例の概略図である。 図９Ａと同様であるが、位相シフト領域が円形である場合を示す図である。 複数の領域Ｒ０，Ｒπを備え、Ｌ／２＝０．６の図９Ａと同様の位相シフトマスクを使用し、厚さ３ミクロンのフォトレジストに形成された複数ポストの配列の一例に関する走査型電子顕微鏡画像である。 本発明に係るＬＥＤの形成過程において、位相シフトマスクを利用したフォトリソグラフィックイメージング及びフォトリソグラフィ加工技術によって複数ポストの配列を基板表面に形成するように加工された基板の概略断面図である。 本発明に係るＬＥＤの形成過程において、位相シフトマスクを利用したフォトリソグラフィックイメージング及びフォトリソグラフィ加工技術によって複数ポストの配列を基板表面に形成するように加工された基板の概略断面図である。 本発明に係るＬＥＤの形成過程において、位相シフトマスクを利用したフォトリソグラフィックイメージング及びフォトリソグラフィ加工技術によって複数ポストの配列を基板表面に形成するように加工された基板の概略断面図である。 本発明に係るＬＥＤの形成過程において、位相シフトマスクを利用したフォトリソグラフィックイメージング及びフォトリソグラフィ加工技術によって複数ポストの配列を基板表面に形成するように加工された基板の概略断面図である。
ここで、本発明の様々な実施形態を詳細に参照する。実施形態の一例を図面に示す。図中、同一または同様の部分を参照する際、可能な限り同一または同様の参照番号及び符号を使用する。
（ＬＥＤ構造の一例）
図１は、窒化ガリウム（ＧａＮ）型ＬＥＤ１０の一例の概略断面図である。ＧａＮ型ＬＥＤ１０の一例は、米国特許第６，４５５，８７７号、第７，２５９，３９９号、第７，４３６，００１号に開示されており、これらを本願に援用する。なお、本発明は、ＧａＮ型ＬＥＤに限定されず、フォトリソグラフィックイメージング及び加工技術を使用して形成され、ここに記載の複数ポストの配列で形成された基板粗面によって増大する発光から利益を享受し得る、あらゆる種類のＬＥＤを対象とする。
ＬＥＤ１０は、表面２２を有する基板２０を備える。基板２０の材料の一例は、サファイア、ＳｉＣ、ＧａＮ、Ｓｉ等である。基板２０上にはＧａＮ多層構造３０が形成されている。ＧａＮ多層構造３０は、ｎ型ドープＧａＮ層（以下、ｎ型ＧａＮ層と称す）４０、および、表面５２を有するｐ型ドープＧａＮ層（以下、ｐ型ＧａＮ層と称す）５０を備える。ｎ型ＧａＮ層４０及びｐ型ＧａＮ層５０は、ｎ型ＧａＮ層４０が基板２０に隣接する状態で、活性層６０を挟み込んでいる。他のガリウム（Ｇａ）型ＬＥＤの実施形態では、ｐ型ＧａＮ層５０が基板２０に隣接するように、ＧａＮ多層構造３０が上下逆に形成されている。活性層６０は、例えば、未ドープＧａＩｎＮ／ＧａＮ超格子等の多層量子井戸（ＭＱＷ）を構成する。ＧａＮ多層構造３０は、このようにｐｎ接合を画定し、より一般的にはｐｎ接合多層構造と呼ばれる。一例では、ＬＥＤ発光が増大するように、表面５２が粗面処理されてもよい。
基板２０の表面２２には、基板２０の表面２２の粗さを画定する複数ポスト７２の配列７０が含まれる。後述のより詳細な例では、基板材料でポスト７２が形成されるように、ポスト配列７０がエッチングされ、基板表面２２が形成されている。ＬＥＤの発光効率を増加させるためには、ポスト７２が、放出ＬＥＤ波長λＬＥＤの２Ｘから１０Ｘの寸法（例えば、径または幅Ｄ）を有することが好ましい。なお、放出ＬＥＤ波長λＬＥＤは、例えば４００から７００ｎｍの範囲にあってもよいが、ＧａＮ層４０，５０におけるＬＥＤ波長は、ＧａＮの屈折率ｎが原因で２．５ｘ程度小さくなっており、約１５０から２５０ｎｍ（即ち、λＬＥＤ／ｎ）になっている点が重要である。一例では、ｎ型ＧａＮ層４０内で光を効率的に散乱させるためには、ポスト７２が約０．５ミクロンから約３ミクロンの寸法Ｄを有する。また一例では、ポスト７２間の端縁間間隙Ｓは、０．５ミクロンから３ミクロンの間で変化し、ポストの高さＨは最大約３ミクロンになり得る（図３、４参照）。
図１には、ＬＥＤ１０が傾斜部８０を有することが示されている。なお、この傾斜部８０は、ＧａＮ多層構造３０に形成されている。傾斜部８０は、ｎ型ＧａＮ層４０の露出面部４２を形成する。そして、この露出面部４２は、２つの電気コンタクト９０の一方、即ち、ｎ型コンタクト９０ｎを支持するレッジ（突起）として機能する。ｎ型コンタクト材料の一例としては、Ｔｉ／Ａｕ、Ｎｉ／Ａｕ、Ｔｉ／Ａｌまたはこれらの組み合わせが挙げられる。他方の電気コンタクト９０は、ｐ型コンタクト９０ｐである。ｐ型コンタクト９０ｐは、ｐ型ＧａＮ層５０の表面５２上に配置されている。ｐ型コンタクト材料の一例としては、Ｎｉ／Ａｕ、Ｃｒ／Ａｕが挙げられる。距離ｄ１の一例は約４ミクロンであり、距離ｄ２の一例は約１．４ミクロンである。ＬＥＤ１０の一例は、典型的には１ｍｍｘ１ｍｍの正方形である。
（ＬＥＤ発光効率の向上）
図２は、例えば図１に示すような、サファイア基板２０に粗面２２を画定する均一なポスト配列７０を有するＬＥＤ１０に関し、ポスト寸法（ミクロン）と、増大するＬＥＤ（光）放出の測定値（％）との関係をプロットしたグラフである。図３は、均一なポスト配列７０の一例の部分斜視図である。図４は、配列７０に含まれる４つのポスト７２の拡大斜視図であり、図中、端縁間間隙Ｓ、ポスト径Ｄ、ポスト高Ｈを示す。図２のプロットでは、ポスト寸法を水平軸に沿って（Ｄ、Ｓ、Ｈ）の形式で示す。参照のため、粗面処理されていないサファイア面２２を有するＬＥＤ１０のＬＥＤ発光が示されており、この参照値（０％）に対してＬＥＤ発光の増大が確認されている。
図２のプロットから、一般にポスト７２が細高くなる程、ＬＥＤ発光が増大することが分かる。均一な配列７０である場合、オーバーレイ要件は厳しくなく、時折、欠陥が発生しても特に問題視されない。しかし、ポスト７２の形成には反復性および一貫性を備える多量処理が利用されるため、ポスト７２のサイズが重要となる。なお、ポスト７２は、任意の妥当な断面形状を有してもよいが、便宜上、円形断面を有する円筒状ポストとして図示されている。ポスト７２は、非円筒状であってもよく（即ち、傾斜または非直線状の側壁を有してもよく）、また、矩形または正方形の断面形状、インゲン豆状の形状等であってもよい。一般に、（後述する）ポスト７２の形成に利用されるフォトリソグラフィックイメージングの分解能の限界または限界付近で形成されるポスト７２の一例は、鋭利な端縁というよりは円形断面形状を有する。したがって、ここでポスト径または幅Ｄは、ポスト７２の断面サイズの代表的または効果的な寸法を意味するものであり、特定形状に限定されるものではない。例えば、ポスト径Ｄは、楕円形断面形状のポストの長軸径であってもよい。
上述の通り、ポスト７２は、例えばＤ＝０．５ミクロンのサブミクロン径Ｄを有することができる。現代のフォトリソグラフィ技術を使用してこのようなポスト７２を形成するには、典型的には、０．５ミクロンの造形物をイメージング可能なフォトリソグラフィックシステムが必要となる。しかし、このようなフォトリソグラフィシステムは、典型的には限界層（即ち、最小寸法の層）を形成する従来の半導体集積回路製造用に設計されており、一般にＬＥＤ製造用としては極めて費用のかかるシステムであると考えられている。
本発明の一態様には、基板２０の表面２２にポスト７２の配列７０を形成し、基板平滑面を有する同一のＬＥＤよりもＬＥＤ発光効率の高いＬＥＤ１０を作製するフォトリソグラフィックシステム及び方法が含まれる。しかし、ここに記載するフォトリソグラフィックシステム及び方法の実施に適しているのは、所定種類の位相シフトマスクを組み合わせた非限界層フォトリソグラフィックシステムを利用することである。位相シフトマスクは、フォトリソグラフィシステムの開口数および照度（即ち、シグマ）に適合し、所望の寸法のポスト７２を形成する。したがって、フォトリソグラフィシステムは、従来のＣＯＧ（クロムオングラス）型非位相シフトマスクの使用時に比して、かなり小型のポスト７２を、適した焦点深度（ＤＯＦ）に対してプリントすることができる。
（フォトリソグラフィックイメージング）
周知のように、２つの交差するコヒーレント光線を使用することによりフォトレジストに格子状構造を生成することができる。通常、波長λの２つのコヒーレント光線が入射θで干渉することによって、Ｐ＝λ／（２＊Ｓｉｎθ）で与えられる周期Ｐを有する周期的な格子状構造をフォトレジストに生成することができる。４つのコヒーレント光線、即ち、２つのＸ方向の光線と２つのＹ方向の光線を重ねることにより、ＸＹ平面に二次元格子状（市松模様）パターンを形成することができる。
図５は一般的なフォトリソグラフィシステム１００の概略図であり、図６はフォトリソグラフィシステム１００の一例のさらに詳細な概略図である。参考のため、直交座標系のＸ、Ｙ、Ｚ軸を示す。フォトリソグラフィシステム１００は、フォトリソグラフィックイメージングを実行するように構成されている。なお、このイメージングで感光性材料（即ち、フォトレジスト）が露光されることから、このイメージングを「フォトリソグラフィック露光」と称する場合もある。一般に、フォトリソグラフィックイメージングまたはフォトリソグラフィック露光は、マスクを透過する光を捕集し、捕集した光をＤＯＦ内で像面にイメージングすることを意味する。なお、このとき、感光性材料は、一般にＤＯＦ内に配置され、像を記録する。
図５及び６を参照すると、フォトリソグラフィシステム１００は、システム軸Ａ１に沿って、イルミネータ１０６、マスクステージ１１０、投影レンズ１２０および可動基板ステージ１３０を備える。マスクステージ１１０は、位相シフトマスク１１２を支持する。位相シフトマスク１１２は、位相シフトマスクパターン１１５が形成された表面１１４を有する。基板ステージ１３０は、基板２０を支持する。基板２０は、ウエハ形状であってもよい。一例では、フォトリソグラフィシステム１００は、約０．３の開口数を有すると共にｉ線（公称３６５ｎｍ）等の中紫外線波長で動作する１：１システム（即ち、単位倍率システム）である。他の例では、縮小フォトリソグラフィを利用することができる。一例では、フォトリソグラフィシステム１００は、半導体プロセスの非限界層の加工での使用に適している。ここに記載するフォトリソグラフィシステム及び方法の実行に適したフォトリソグラフィシステム１００の一例としては、カリフォルニア州サンノゼのウルトラテック社製のサファイア（登録商標）１００フォトリソグラフィシステムが挙げられる。
投影レンズ１２０の一例は、可変開口絞りＡＳを備える。可変開口絞りＡＳは、径ＤＰを有する瞳Ｐを画定すると共に瞳平面ＰＰを画定する。イルミネータ１０６は、瞳Ｐの一部を満たすソース像ＳＩを供給することにより、位相シフトマスク１２２に光を照射するように構成されている。一例では、ソース像ＳＩは、径ＤＳＩを有する均一な円盤である。瞳Ｐを円形とした場合、フォトリソグラフィシステム１００の部分コヒーレント係数は、σ＝ＤＳＩ／ＤＰで定義される。ソース像ＳＩが単なる均一の円盤とは異なる形状である場合、部分コヒーレント係数σの定義は、より複雑になる。一例では、位相シフトマスク１１２に対する光照射は、ケーラー照明またはその変型である。
また、フォトリソグラフィシステム１００は、図示の通り、マシンビジョンアライメントシステムを利用可能なＴＴＬ（Ｔｈｒｏｕｇｈ−Ｔｈｅ−Ｌｅｎｓ）アライメントシステム等の光学アライメントシステム１５０を有する。光学アライメントシステムの一例は、米国特許第５，４０２，２０５号、第５，６２１，８１３号、第６，８９８，３０６号、米国出願第１２／５９２，７３５号に開示されており、本発明に援用する。
図７は、基板２０の一例の平面図である。基板２０は、フォトリソグラフィシステム１００により形成される複数の露光フィールドＥＦを有し、ファインアライメント用の複数のファインアライメントマーク１３６Ｆ（差込図Ａを参照）、さらにはグローバルアライメント用の複数のグローバルアライメントマーク１３６Ｇを有する。なお、この例では、アライメントマーク１３６は、両方とも露光フィールＥＦ間、または、露光フィールドＥＦに隣接した複数の露光フィールドスクライブ領域１３７に位置する。露光フィールドＥＦについては、ＬＥＤ１０を形成するフォトリスグラフィプロセスにおいて位相シフトマスク１１２を使用して形成されることと併せて、以下さらに詳細に記載する。
再び図６を参照すると、光学アライメントシステム１５０の一例は、光源１５２を備える。光源１５２は、軸Ａ２に沿って配置され、波長λＡのアライメント光１５３を発する。ビームスプリッタ１５４は、軸Ａ２とこれに垂直な軸Ａ３との交点に配置されている。レンズ１５６及び折り返しミラー１５８は、軸Ａ３に沿って配置されている。折り返しミラー１５８は、軸Ａ３を折り返し、システム軸Ａ１に平行な軸Ａ４を形成する。軸Ａ４は、マスク１１２、投影レンズ１２０を通過して基板２０に到達する。また、光学アライメントシステム１５０は、画像センサ１６０を備える。画像センサ１６０は、軸Ａ３に沿って配置され、レンズ１５６及び折り返しミラー１５８の反対側でビームスプリッタ１５４に隣接する。画像センサ１６０は、画像処理部１６４に電気的に接続されている。画像処理部１６４は、画像センサ１６０が取得したデジタル画像を処理するように構成されている。画像処理部１６４は、表示部１７０および可動基板ステージ１３０に電気的に接続されている。
一般に、フォトリソグラフィシステム１００の動作時、位相シフトマスク１１２及びその上に形成された位相シフトマスクパターン１１５がイルミネータ１０６からの光１０８によって照射され、投影レンズ１２０からの曝露光１２１により、位相シフトマスクパターン１１５が基板表面２２の所定の露光フィールドＥＦ（図７参照）に結像される。アライメントパターン１１５Ｗは、複数の基板アライメントマーク１３６を形成する。位相シフトマスクパターン１１５を基板２０に記録・転写できるように、基板表面２２は、典型的にはフォトレジスト層１３５（図５参照）等の感光性材料で被覆されている。
フォトリソグラフィシステム１００は、フォトリソグラフィックイメージング（フォトリソグラフィック露光）をフォトリソグラフィ加工技術と組み合わせて利用して比較的大量（例えば数千）のＬＥＤ１０を形成するために使用される。例えば、ＬＥＤ１０を構成する複数の層は、ステップアンドリピートまたはステップアンドスキャン方式で形成され、一括加工される。このように、フォトレジスト層１３５に位相シフトマスクパターン１１５をイメージングして複数の露光フィールドＥＦの配列７０を形成する前に、位相シフトマスクパターン１１５を、予め形成した層、特に、予め形成した複数の露光フィールドＥＦに対して適切に位置合わせしなければならない。これは、前述の複数の基板アライメントマーク１３６の少なくとも一つ及びアライメント参照を利用して、基板２０を位相シフトマスク１１２に対して位置合わせすることによって達成される。なお、光学アライメントシステム１５０では、アライメント参照は少なくとも一つのマスクアライメントマーク１１６である。
このように、光学アライメントシステム１５０の動作時、光源１５２からの曝露光１５３は、軸Ａ２に沿って進行し、ビームスプリッタ１５４によって軸Ａ３に沿ってレンズ１５６に向かって反射される。アライメント光１５３は、レンズ１５６を通過し、折り返しミラー１５８によって反射され、位相シフトマスク１１２、投影レンズ１２０を通過し、基板アライメントマーク１３６を含む基板表面２２の一部を照射する。アライメント光１５３の一部１５３Ｒは、基板表面２２及び基板アライメントマーク１３６によって反射され、投影レンズ１２０、位相シフトマスク１１２、特に、マスクアライメントマーク１１６を順に通過する。基板アライメントマーク１３６が回折型である場合、基板アライメントマーク１３６による回折光１５３Ｓが集光される。
投影レンズ１２０とレンズ１５６との組み合わせにより、反射光の一部１５３Ｒから、基板アライメントマーク１３６とマスクアライメントマーク１１６との重畳像が画像センサ１６０上に形成される。ここで、マスクアライメントマーク１１６は、アライメント参照の役割を果たす。軸外しシステム等、他の種類の光学アライメントシステムでは、アライメント参照は、リソグラフィシステムの基準に沿って調整された光学アライメントシステムの光学軸である。
画像センサ１６０は、取得したデジタル画像を表す電気信号Ｓ１を生成し、これを画像処理部１６４に送信する。画像処理部１６４は（例えば、メモリ部１６５等のコンピュータ読み取り可能な媒体で具現化される画像処理ソフトウェアを介して）受信したデジタル画像の画像処理を実行するように構成されている。特に、画像処理部１６４は、重なり合う基板およびマスクアライメントマークの画像についてパターン認識を行い、相対的なズレを計測し、これに対応して、可動基板ステージ１３０に送信されるステージ制御信号Ｓ２を生成するように構成されている。また、画像処理部１６４は、画像信号Ｓ３を表示部１７０に送信し、重なり合う基板およびマスクアライメントマークの画像を表示する。
ステージ制御信号Ｓ２に応答して、可動基板ステージ１３０は、位相シフトマスク１１２と基板２０との適切な位置合わせを示す、マスクと基板アライメントマーク１１６及び１３６の画像の位置合わせが行なわれるまで（即ち、画像が直に重なり合うまで）、ＸＹ平面（焦点合わせに必要な場合、Ｚ平面も含む）を移動する。
再び図５を参照すると、位相シフトマスクパターン１１５のイメージングは、回折プロセスとみなすことができる。このため、位相シフトマスク１１２に入射する光１０８は、位相シフトマスクパターン１１５によって回折され、（回折）曝露光１２１を形成する。このとき、（回折）曝露光１２１の一部（即ち、最低次の回折次数、例えば、ゼロ次、プラス／マイナス一次）が、投影レンズ１２０によって取得され、フォトレジスト層１３５に結像される。投影レンズ１２０による画質は、投影レンズ１２０の収差、さらには、投影レンズ１２０が捕捉する回折次数の数に直接関連性がある。なお、ゼロ次回折光線は、「ＤＣ」バックグランドレベルの強度を画像に寄与する（一般にそれ自体は望ましくない）単なる直線成分である。
このように、フォトリソグラフィックイメージングプロセスを回折プロセスとみなす場合、フォトリソグラフィシステム１００は、こうした回折プロセスを最適化して所望の画像を形成するように構成可能である。特に、位相シフトマスク１１２とマスク内の位相シフト領域Ｒを適切に設計することで、ゼロ次回折光線を除去することができる。さらに、投影レンズ１２０の開口数ＡＳを適切に選択することで、いずれの回折次数がフォトリソグラフィックイメージングプロセスに寄与するかを正しく選択することができる。具体的には、２つの一次回折光線のみが投影レンズ１２０によって捕捉されるように、開口数ＡＳを調整することができる。
さらに、一次光線がｘ方向およびｙ方向の両方向に生成されるように、二次元の周期的な位相シフトマスクパターン１１５を位相シフトマスク１１２に形成することにより、上述の格子状または市松模様のパターンを基板２０に形成することができる。しかし、ゼロ次光線の実質的な除去に注意を払わなければならず、そうするためには、伝送されたゼロ次光線の電界の振幅を実質的にゼロにしなければならない。一実施形態では、異なる位相シフト領域Ｒが同一面積を有するように位相シフトマスク１１２を構成することにより、これが達成される。
（位相シフトマスクの一例）
図８Ａは、位相シフトマスク１１２の一例の部分概略図である。この図には、位相シフトマスクパターン１１５が複数の透過位相シフト領域Ｒを有する場合が示されている。ここで、透過位相シフト領域Ｒは、ゼロ度で位相シフトされた複数の透過位相シフト領域Ｒ０と、１８０度（π）で位相シフトされた複数の透過位相シフト領域Ｒπとに分類される。図８Ｂは、図８Ａの位相シフトマスク１１２の４つの位相シフト領域Ｒの拡大図である。位相シフト領域Ｒ０，Ｒπは寸法（一辺の長さ）Lを有する正方形であり、位相シフト領域Ｒはそれぞれ同一面積を有し、市松模様のパターンで構成されている。実施形態の一例では、位相シフト領域Ｒは、任意の妥当な形状で形成することができ、特に、円形、楕円形、多角形の少なくともいずれかの形状で形成することができる。
フォトリソグラフィシステム１００は、周期的な位相シフトマスクパターン１１５を有する位相シフトマスク１１２を使用して構成される場合、フォトリソグラフィックイメージングを実行してフォトレジスト層１３５に、約L／２の寸法（即ち、位相シフトマスク１１２の位相シフト領域Ｒの寸法Lのほぼ半分）の対応する周期的な（例えば、市松模様の）造形物を形成することができる。具体的には、イメージングプロセスにおいて二倍になる空間的周期が存在し、これにより、位相シフトマスクパターン１１５の空間的周期が基板表面２２でほぼ二倍となり、その結果、二倍の数の明暗領域が基板２０に形成される。これは、ゼロ次回折光線の除去により、ゼロ次光線と、位相シフトマスク１１２の本来の空間的周期を再現する一次光線のそれぞれとを組み合わせることが可能となるからである。ゼロ次光線の除去により、２つの一次光線のみが結像される。これら２つの一次光線を結合する場合、本来の位相シフトマスクパターン１１５の空間的周期の２倍の正弦波パターンが生成される。したがって、Ｌ＝１ミクロンである場合、Ｌ／２＝０．５ミクロンの寸法を有する複数のフォトレジスト造形物を形成することができる。
フォトリソグラフィックイメージングの経験則では、最小造形物寸法ＦＳとＮＡの関係は、ＦＳ＝ｋ１λＩ／ＮＡとなる。ここで、ｋ１は、特定のフォトリソグラフィックプロセスに依存する定数であり、典型的には０．５から１と想定されている。また、最小造形物寸法ＦＳは、イメージング波長λＩを有するフォトリソグラフィシステムを利用してプリント可能な（即ち、シャープな造形物でフォトレジスト層１３５にイメージング可能な）寸法である。一方、ＤＯＦは、ｋ２λＩ／ＮＡ２で与えられる。このとき、ｋ２は、特定のフォトリソグラフィプロセスに依存する他のプロセスベースの定数であり、多くの場合、約１．０となる。このように、造形物寸法ＦＳとＤＯＦとの間にはトレードオフの関係がある。
半導体チップ製造用基板と比較した場合、ＬＥＤ製造用基板２０は、伝統的に、平坦とは言えないレベルにある。事実、ほとんどのＬＥＤ基板２０には（ＭＯＣＶＤ処理による）反りが生じており、この反りは、基板表面２２全体で（頂部・底部間の反りが）数十ミクロンを超え、各露光フィールドＥＦ上で（頂部・底部間の反りが）約５ミクロンとなっている。一般に、基板の非平坦度の量に応じてＤＯＦが制限されるため、上述の非平坦性レベルは、フォトリソグラフィックイメージングプロセスを利用してＬＥＤ１０を形成する際の大きな問題とみなされている。
従来のフォトリソグラフィフォトレジストを使用する伝統的なフォトリソグラフィプロセスでは、フォトレジストに作製可能な最小造形物寸法（ライン幅）は、０．７＊λＩ／ＮＡ（即ち、ｋ１＝０．７）」で与えられる。１ミクロン寸法の造形物のプリントを所望する状況では、λＩ＝３６５ｎｍのイメージング波長を使用する場合、必要となるＮＡは０．２５５である。このＮＡでは、通常のイメージングシステムのＤＯＦは、５．６ミクロンであり、典型的なＬＥＤ基板２０のフィールド内基板の非平坦度と同程度である。これは、露光フィールドＥＦ全体をＤＯＦ内に配置することが困難になることを意味する。したがって、ＤＯＦの外側に形成されるポスト７２は、必要なサイズ・形状要件を満たさない。
しかしながら、位相シフトマスク１１２および従来のフォトリソグラフィフォトレジストを使用した場合、プリント可能な最小造形物寸法は、０．３＊λＩ／ＮＡ（即ち、ｋ１＝０．３）」で与えられる。これは、従来のマスクを使用する場合と比較すると、必要なＮＡを約半分減少させ、ＤＯＦを約４Xに増大させる実用的効果を有する。したがって、任意のポスト径Ｄに対し、ＮＡ＝ｋ１λＩ／Ｄとなり、ＤＯＦは以下の通りとなる。
ＤＯＦ＝ｋ２λＩ／ＮＡ２＝ｋ２λＩ／［ｋ１λＩ／Ｄ］２＝ｋ２Ｄ２／ｋ１ ２λＩ
一例として、フォトリソグラフィによりフォトレジストを露光し、イメージング波長λＩ＝３６５ｎｍを利用して径Ｄ＝１ミクロンの複数ポスト７２を形成する場合、必要なＮＡは僅か０．１１である。そして、ＤＯＦは、３０ミクロンを超える。その結果、非平坦なＬＥＤ基板２０の各露光フィールドＥＦは十分にＤＯＦ内に収まる。
一例では、ここに記載の方法を実行するために使用されるフォトリソグラフィシステム１００は、現在の限界レベルの投影レンズのＮＡ（例えば０．５以上）に比して、比較的低い投影レンズのＮＡ（０．５以下）を有する。また、このようなフォトリソグラフィシステム１００は、現在の限界レベルのイメージング波長（例えば、深度１９３ｎｍ）に比して、比較的大きなイメージング波長（例えば、λＩ＝約３６５ｎｍ、または、他の水銀の輝線のいずれか）を有する。したがって、ＮＡが低く波長が長いフォトリソグラフィシステム１００が好ましいが、これは、集積回路の半導体製造において限界レベルで使用される、ＮＡが高く、波長が短い、高度なフォトリソグラフィシステムと比較して、一般に購入、動作、維持に必要な費用が随分と少ないからである。
図９Ａは、サブミクロンの寸法を有する複数ポスト７２の配列７０を形成するために使用可能な位相シフトマスク１１２の他の一例の概略図である。図９Ａの位相シフトマスク１１２は、不透明バックグランド部１１７が設けられ、位相シフト領域Ｒ０，Ｒπが寸法Ｌ／２を有し、互いに離間している点を除き、図８Ａ及び図８Ｂの位相シフトマスクと同様である。多角形型位相シフト領域の一種類の例示として、位相シフト領域Ｒ０，Ｒπが八角形である場合を示す。図９Ｂは図９Ａと同様であるが、位相シフト領域Ｒが円形の位相シフトマスク１１２である一例を示している。
不透明バックグランド部１１７は、例えばクロムやアルミニウム等の吸収層で被覆可能である。位相シフト領域Ｒ０，Ｒπは、ほぼ同一の寸法Ｌ／２で、フォトレジスト層１３５にプリントされる。なお、寸法Ｌ／２は、１ミクロン設計のフォトリソグラフィシステム１００の従来の分解能を超過している。図９Ａ及び図９Ｂの位相シフトマスク１１２の構成は、複数ポスト７２の配列７０を形成する最終的なフォトリソグラフィ像の配置及び間隔を制御することが容易である点で有利である。
図１０は、Ｌ／２＝０．６の位相シフト領域Ｒ０，Ｒπを有する図９Ａと同様の位相シフトマスク１１２を使用して、厚さ３ミクロンのフォトレジスト層１３５に形成された複数のフォトレジストポスト７２´の配列７０´の一例の走査型電子顕微鏡（ＳＥＭ）画像である。各フォトレジストポスト７２´の径（幅）Ｄは約０．６ミクロンである。また、実際の端縁間間隙Ｓも約０．６ミクロンであるが、フォトレジストポスト７２´は基端において幾分か広がっているので、図１０の上面図ではフォトレジストポスト７２´が異常に幅広に見える。２つの破線円７３は、フォトレジストポスト７２´の上部の実際のサイズ及び形状を推定して示したものである。
（基板粗面形成方法の一例）
このように、本発明の一態様には、フォトリソグラフィックイメージング及びフォトリソグラフィ加工技術を使用して、複数のＬＥＤ１０を形成する過程で、複数ポスト７２の配列７０を有する、粗いまたは粗面処理された基板面２２を形成する方法が含まれる。図６及び図１１Ａから１１Ｄを参照し、複数ポスト７２の配列７０を形成する方法の一例を以下に記載する。
まず、図１１Ａを参照すると、この方法は、基板２０の表面２２上にフォトレジスト層１３５を有する基板２０を提供することを備える。そして、この方法は、フォトリソグラフィシステム１００の可動基板ステージ１３０上に被覆基板２０を配置することを備える（図６参照）。上述の位相シフトマスク１１２は、フォトリソグラフィシステム１００のマスクステージ１１０に配置される。そして、この方法は、フォトリソグラフィシステム１００を動作させてフォトリソグラフィックイメージングを実行することを備える。このため、位相シフトマスク１１２は照射光１０８で露光され、位相シフトマスクパターン１１５から得られる（回折）曝露光１２１が投影レンズ１２０により捕捉されると共にイメージングされ、フォトレジスト層１３５の露光フィールドＥＦが露光され、露光フィールドＥＦのほぼ全体に複数フォトレジストポスト７２´の配列７０´が形成される。この工程を図１１Ｂに示す。
なお、多くのＬＥＤ領域１０´がフォトレジスト層１３５の各露光フィールドＥＦに形成されている。したがって、位相シフトマスクパターン１１５が１５ｍｍｘ３０ｍｍの領域を有すると共に、各ＬＥＤ１０が一辺１ｍｍの正方形である一例では、フォトリソグラフィシステム１００が単位倍率で動作する場合、１５ｍｍｘ３０ｍｍの寸法を有する各露光フィールドＥＦに４５０のＬＥＤ領域１０´が存在する。
図７を再び参照すると、図中の差込図Ｂには、複数のＬＥＤ１０の形成に関連する複数のＬＥＤ領域１０´のＬＥＤ領域配列１０Ａ´が図示されている。複数のＬＥＤ領域１０´は、複数のスクライブ領域１１によって離間している。複数のフォトレジストポスト７２´の配列７０´は、差込図Ａに示す露光フィールドスクライブ領域１３７を含み、露光フィールドＥＦ（図７、差込図Ｃを参照）のあらゆる箇所に形成されている。露光フィールドの境界にはフィールド間ステッチが必要となる場合もあるが、これは、あらゆるステッチ誤差が露光フィールドスクライブ領域１３７に収まるように、位相シフトマスクパターン１１５の寸法をＬＥＤ領域配列１０Ａ´の整数倍にすることで対処可能である。また、露光フィールドＥＦの縁に形成されるフォトレジストポスト７２´は、露光フィールドＥＦの中央部に形成されたものと僅かに異なるが、これは、位相シフトマスクパターン１１５の縁に、他の位相シフト領域によって部分的にのみ囲まれた一部の位相シフト領域Ｒが残っているからである。したがって、一例では、露光フィールドＥＦの縁のフォトレジストポスト７２´が露光フィールドスクライブ領域１３７に形成される。その結果、対応する基板ポスト７２がＬＥＤ１０に組み込まれることはない。
ここで図１１Ｃを参照すると、図１１Ｂの露光後のフォトレジスト層１３５は、未露光レジスト（ネガ型フォトレジスト）及び露光済レジスト（ポジ型フォトレジスト）のいずれかを除去して、フォトレジストポスト７２´の配列７０´或いはその補足的造形物（即ち、孔）を残すように加工される。そして、フォトレジスト配列７０´は、矢印２００で示す標準的なフォトリソグラフィックエッチング技術を利用してエッチングされる。この結果、基板２０にフォトレジストパターンが転写され、図１１Ｄに示される基板表面２２に複数ポスト７２の配列７０が形成される。
基板２０は、適切に粗面加工された基板表面２２を有する複数のＬＥＤ領域１０´を有するように構成されており、ＬＥＤ１０は、標準的なフォトリソグラフィによるＬＥＤ加工技術を利用して加工される。例えば、この方法には、図１に示すように、基板２０の粗面２２上にＧａＮ多層構造３０を形成することと、その後、ｐ型コンタクト９０ｐ及びｎ型コンタクト９０ｎを層５０及び４０にそれぞれ加えることが含まれる。
当業者には明白であるが、本発明の精神および範囲を逸脱することなく、本発明に対して様々な修正及び変更を加えることができる。したがって、本発明は、添付の特許請求の範囲およびその均等範囲内において本発明の修正及び変更を包含する。

Claims (21)

  1. 発光ダイオード（ＬＥＤ）の発光効率を改善するためにＬＥＤに粗面を形成するフォトリソグラフィ法であって、
    フォトレジストで被覆された表面を有する半導体基板を提供することと、
    第１及び第２位相シフト領域の周期的配列を備えると共に、第１空間周波数を有する位相シフトマスクパターンを前記フォトレジスト上にフォトリソグラフィックイメージングして、前記第１空間周波数のほぼ２倍の第２空間周波数を有する複数のフォトレジスト造形物の周期的配列を前記フォトレジストに形成することと、
    前記フォトレジストと、前記フォトレジストに形成された前記フォトレジスト造形物とを加工することにより前記粗面を画定して、対応する複数の基板ポストの周期的配列を前記基板表面に形成することと、
    前記基板粗面上にｐｎ接合多層構造を形成して前記ＬＥＤを形成し、その結果として、周期的に配列された前記基板ポストを、基板粗面を有していないＬＥＤと比較して前記ＬＥＤの発光効率を改善する散乱サイトとして機能させることと
    を備える、フォトリソグラフィ法。
  2. 前記基板は、サファイア製である
    請求項１に記載のフォトリソグラフィ法。
  3. 前記フォトリソグラフィックイメージングは、イメージング波長で実行され、
    前記第１及び第２位相シフト領域は、前記イメージング波長で０度の位相シフト及び１８０度の位相シフトをそれぞれ提供するように構成される
    請求項１または２に記載のフォトリソグラフィ法。
  4. 前記イメージング波長は、３６５ｎｍであり、
    前記フォトリソグラフィックイメージングは、単位倍率で実行される
    請求項１から３のいずれかに記載のフォトリソグラフィ法。
  5. 前記基板ポストは、径、間隙、高さを有し、
    前記フォトリソグラフィ法は、前記径、間隙、高さに対して最大焦点深度を提供する開口数で前記フォトリソグラフィックメージングを実行すること
    をさらに備える
    請求項１から４のいずれかに記載のフォトリソグラフィ法。
  6. 前記第１及び第２位相シフト領域は、円形、楕円形、多角形のうち少なくとも一つの形状を呈する
    請求項１から５のいずれかに記載のフォトリソグラフィ法。
  7. ２ミクロン以下の幅を有するように前記基板ポストを形成することをさらに備える
    請求項１から６のいずれかに記載のリソグラフィ法。
  8. ０．５ミクロンから３ミクロンの端縁間間隙を有するように前記基板ポストを形成することをさらに備える
    請求項７に記載のフォトリソグラフィ法。
  9. 最大２ミクロンの高さを有するように前記基板ポストを形成することをさらに備える
    請求項８に記載のフォトリソグラフィ法。
  10. 前記基板ポストの周期的配列は、ほぼ１：１のピッチを有する
    請求項１から９のいずれかに記載のフォトリソグラフィ法。
  11. 前記基板ポストは、１ミクロン以下の寸法を有し、
    ０．５以下の開口数で前記フォトリソグラフィックイメージングを実行することをさらに備える
    請求項１から１０のいずれかに記載のフォトリソグラフィ法。
  12. 第１及び第２位相シフト領域で構成されたパターンを備える位相シフトマスクに照明光を通過させて、前記フォトレジストをフォトリソグラフィック露光し、半導体基板に支持されたフォトレジストに複数のフォトレジストポストの配列を形成することと、
    前記フォトレジストを加工して、基板粗面を画定する複数の基板ポストの配列を形成することと、
    ｐｎ多層構造を前記基板粗面上に形成して発光ダイオード（ＬＥＤ）を形成し、その結果として、前記基板粗面が、前記ｐｎ多層構造により生成される光を散乱するように機能し、粗面処理されていない基板表面を有するＬＥＤと比較して、前記ＬＥＤが発する光の量を増加させることと
    を備える、ＬＥＤ形成方法。
  13. 前記基板ポストは、０．５ミクロンの寸法を少なくとも１つ有し、
    前記フォトリソグラフィック露光は、０．５以下の開口数と、約３６５ｎｍのイメージング波長とを有する
    請求項１２に記載の方法。
  14. 前記基板は、サファイア基板である
    請求項１２または１３に記載の方法。
  15. 前記位相シフトマスクパターンは、前記第１及び第２位相シフト領域を離間した状態で取り囲む不透明バックグランドを有する
    請求項１２から１４のいずれかに記載の方法。
  16. 前記第１及び第２位相シフト領域は、円形、楕円形、多角形のうち少なくとも一つの形状を呈する
    請求項１２から１５のいずれかに記載の方法。
  17. 前記フォトリソグラフィック露光は、イメージング波長で実行され、
    前記第１及び第２位相シフト領域は、前記イメージング波長で０度の位相シフト及び１８０度の位相シフトをそれぞれ提供するように構成される
    請求項１２から１６のいずれかに記載の方法。
  18. 前記フォトリソグラフィック露光は、単位倍率で実行される
    請求項１２から１７のいずれかに記載の方法。
  19. 前記基板ポストは、１ミクロン以下の寸法を有し、
    ０．５以下の開口数で前記フォトリソグラフィック露光を実行することをさらに備える
    請求項１２から１８のいずれかに記載の方法。
  20. 前記第１及び第２位相シフト領域は離間していない
    請求項１２から１９のいずれかに記載の方法。
  21. 第１及び第２位相シフト領域の周期的パターンを有する位相シフトマスクに照明光を通過させて、前記フォトレジストをフォトリソグラフィック露光し、半導体基板に支持されたフォトレジストに複数のフォトレジストポストの配列を形成することと、
    前記フォトレジストを加工して、基板粗面を画定する複数の基板ポストの配列を形成することと、
    前記基板粗面上にｐｎ多層構造を形成して発光ダイオード（ＬＥＤ）を形成し、その結果として、前記基板粗面が、前記ｐｎ多層構造により生成された光を散乱させるように機能し、粗面処理されていない基板表面を有するＬＥＤと比較して、前記ＬＥＤが発する光の量を増加させることと
    を備えるプロセスによって形成される
    ＬＥＤ製品。
JP2011265742A 2010-12-21 2011-12-05 位相シフトマスクを使用したフォトリソグラフィによるｌｅｄの作製 Expired - Fee Related JP5734819B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/928,862 2010-12-21
US12/928,862 US8796053B2 (en) 2010-12-21 2010-12-21 Photolithographic LED fabrication using phase-shift mask

Publications (2)

Publication Number Publication Date
JP2012133352A true JP2012133352A (ja) 2012-07-12
JP5734819B2 JP5734819B2 (ja) 2015-06-17

Family

ID=46233223

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011265742A Expired - Fee Related JP5734819B2 (ja) 2010-12-21 2011-12-05 位相シフトマスクを使用したフォトリソグラフィによるｌｅｄの作製

Country Status (6)

Country Link
US (1) US8796053B2 (ja)
JP (1) JP5734819B2 (ja)
KR (1) KR20120070497A (ja)
CN (1) CN102540759B (ja)
SG (1) SG182050A1 (ja)
TW (1) TWI453951B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012216753A (ja) * 2011-03-30 2012-11-08 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体発光素子
JP2013033870A (ja) * 2011-08-02 2013-02-14 Canon Inc 半導体デバイスおよびその製造方法
US9529249B2 (en) * 2013-11-15 2016-12-27 Taiwan Semiconductor Manufacturing Company, Ltd. Extreme ultraviolet lithography process and mask
TWI630729B (zh) 2017-08-28 2018-07-21 友達光電股份有限公司 發光裝置
KR102427106B1 (ko) * 2017-11-24 2022-08-01 호야 가부시키가이샤 마스크 블랭크, 위상 시프트 마스크, 위상 시프트 마스크의 제조 방법 및 반도체 디바이스의 제조 방법
US11569422B2 (en) * 2020-09-09 2023-01-31 Advanced Semiconductor Engineering, Inc. Semiconductor package with integrated optical diffuser and filter

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07234499A (ja) * 1994-02-22 1995-09-05 Sony Corp 位相シフトマスク並びに半導体装置の製造方法
JPH11274568A (ja) * 1998-02-19 1999-10-08 Hewlett Packard Co <Hp> Ｌｅｄおよびｌｅｄの組立方法
JP2001015423A (ja) * 1999-07-01 2001-01-19 Canon Inc 露光方法、露光装置、およびデバイス製造方法
JP2002040624A (ja) * 2000-05-17 2002-02-06 Dainippon Printing Co Ltd 位相シフトマスクの製造方法および位相シフトマスク
JP2004128445A (ja) * 2002-07-29 2004-04-22 Matsushita Electric Works Ltd 発光素子およびその製造方法
JP2004191621A (ja) * 2002-12-11 2004-07-08 Dainippon Printing Co Ltd 位相シフトマスクの設計方法および設計装置
JP2005101566A (ja) * 2003-08-19 2005-04-14 Nichia Chem Ind Ltd 半導体素子、発光素子及びその基板の製造方法
JP2006332714A (ja) * 2001-07-24 2006-12-07 Nichia Chem Ind Ltd 半導体発光素子
JP2006330691A (ja) * 2005-04-26 2006-12-07 Advanced Lcd Technologies Development Center Co Ltd ハーフトーンマスクを用いた露光方法
JP2012230378A (ja) * 2011-04-25 2012-11-22 Ultratech Inc アシスト位相領域を有する位相シフトマスク

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5633102A (en) * 1991-08-23 1997-05-27 Intel Corporation Lithography using a new phase-shifting reticle
JPH0955349A (ja) * 1995-08-14 1997-02-25 Sony Corp パターン形成方法および露光装置
US6627359B2 (en) 2000-05-17 2003-09-30 Dai Nippon Printing Co., Ltd. Phase-shift photomask manufacturing method and phase-shift photomask
JP4055503B2 (ja) 2001-07-24 2008-03-05 日亜化学工業株式会社 半導体発光素子
US6878969B2 (en) 2002-07-29 2005-04-12 Matsushita Electric Works, Ltd. Light emitting device
CN1890603B (zh) * 2003-12-01 2011-07-13 伊利诺伊大学评议会 用于制造三维纳米级结构的方法和装置
US7172840B2 (en) * 2003-12-05 2007-02-06 Sandisk Corporation Photomask features with interior nonprinting window using alternating phase shifting
KR101156146B1 (ko) 2003-12-09 2012-06-18 재팬 사이언스 앤드 테크놀로지 에이젼시 질소면의 표면상의 구조물 제조를 통한 고효율 3족 질화물계 발광다이오드
US7438997B2 (en) * 2004-05-14 2008-10-21 Intel Corporation Imaging and devices in lithography
US7981595B2 (en) * 2005-03-23 2011-07-19 Asml Netherlands B.V. Reduced pitch multiple exposure process
CN101452858A (zh) * 2005-04-04 2009-06-10 株式会社液晶先端技术开发中心 薄膜晶体管的制造方法和使用了网目调型掩模的曝光方法
TW200636820A (en) 2005-04-04 2006-10-16 Adv Lcd Tech Dev Ct Co Ltd Thin film transistor, integrated circuit, liquid crystal display, method of producing thin film transistor, and method of exposure using attenuated type mask
SG140473A1 (en) 2006-08-16 2008-03-28 Tinggi Tech Private Ltd Improvements in external light efficiency of light emitting diodes
TW200816508A (en) * 2006-09-18 2008-04-01 Univ Nat Central Fabrication methods of patterned sapphire substrate and light emitting diode
JP5311408B2 (ja) * 2008-12-26 2013-10-09 シャープ株式会社 窒化物半導体発光素子
US8088633B2 (en) * 2009-12-02 2012-01-03 Ultratech, Inc. Optical alignment methods for forming LEDs having a rough surface

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07234499A (ja) * 1994-02-22 1995-09-05 Sony Corp 位相シフトマスク並びに半導体装置の製造方法
JPH11274568A (ja) * 1998-02-19 1999-10-08 Hewlett Packard Co <Hp> Ｌｅｄおよびｌｅｄの組立方法
JP2001015423A (ja) * 1999-07-01 2001-01-19 Canon Inc 露光方法、露光装置、およびデバイス製造方法
JP2002040624A (ja) * 2000-05-17 2002-02-06 Dainippon Printing Co Ltd 位相シフトマスクの製造方法および位相シフトマスク
JP2006332714A (ja) * 2001-07-24 2006-12-07 Nichia Chem Ind Ltd 半導体発光素子
JP2004128445A (ja) * 2002-07-29 2004-04-22 Matsushita Electric Works Ltd 発光素子およびその製造方法
JP2004191621A (ja) * 2002-12-11 2004-07-08 Dainippon Printing Co Ltd 位相シフトマスクの設計方法および設計装置
JP2005101566A (ja) * 2003-08-19 2005-04-14 Nichia Chem Ind Ltd 半導体素子、発光素子及びその基板の製造方法
JP2006330691A (ja) * 2005-04-26 2006-12-07 Advanced Lcd Technologies Development Center Co Ltd ハーフトーンマスクを用いた露光方法
JP2012230378A (ja) * 2011-04-25 2012-11-22 Ultratech Inc アシスト位相領域を有する位相シフトマスク

Also Published As

Publication number Publication date
JP5734819B2 (ja) 2015-06-17
KR20120070497A (ko) 2012-06-29
CN102540759A (zh) 2012-07-04
SG182050A1 (en) 2012-07-30
US8796053B2 (en) 2014-08-05
US20120153323A1 (en) 2012-06-21
TWI453951B (zh) 2014-09-21
CN102540759B (zh) 2015-08-26
TW201228031A (en) 2012-07-01

Similar Documents

Publication Publication Date Title
US8323857B2 (en) Phase-shift mask with assist phase regions
JP5734819B2 (ja) 位相シフトマスクを使用したフォトリソグラフィによるｌｅｄの作製
US8088633B2 (en) Optical alignment methods for forming LEDs having a rough surface
US7564554B2 (en) Wafer-based optical pattern recognition targets using regions of gratings
JP3950731B2 (ja) 照明光学系、当該照明光学系を有する露光装置及びデバイス製造方法
JP5661680B2 (ja) アシスト位相領域を有する位相シフトマスク
JPH1154426A (ja) 照明装置及びそれを用いた投影露光装置
JP5361239B2 (ja) 露光装置及びデバイス製造方法
US10663853B2 (en) Extreme ultraviolet mask
JP2008185970A (ja) パターンの形成方法、電子デバイスの製造方法および電子デバイス
JPH1070070A (ja) 照明装置及びそれを用いた投影露光装置
JP2004251969A (ja) 位相シフトマスク、位相シフトマスクを用いたパターンの形成方法および電子デバイスの製造方法
US12078922B2 (en) Template, workpiece, and alignment method
US20070248898A1 (en) Targets for alignment of semiconductor masks
KR20120123194A (ko) 보조 위상 영역을 갖는 위상-시프트 마스크
US9881808B2 (en) Mask and pattern forming method
JP2005235999A (ja) 照明装置及び露光装置
US20100028789A1 (en) Method of controlling exposure device, method of fabricating semiconductor, and photomask
JP2007019564A (ja) 照明光学系、露光装置及びデバイス製造方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120705

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130311

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141007

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150407

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150415

R150 Certificate of patent or registration of utility model

Ref document number: 5734819

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees