CN102473659A - 有效管脚连接监测系统和方法 - Google Patents

有效管脚连接监测系统和方法 Download PDF

Info

Publication number
CN102473659A
CN102473659A CN2009801606336A CN200980160633A CN102473659A CN 102473659 A CN102473659 A CN 102473659A CN 2009801606336 A CN2009801606336 A CN 2009801606336A CN 200980160633 A CN200980160633 A CN 200980160633A CN 102473659 A CN102473659 A CN 102473659A
Authority
CN
China
Prior art keywords
waveform
pin
resistor
bga
conductive path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009801606336A
Other languages
English (en)
Other versions
CN102473659B (zh
Inventor
A.A.西迪奎
F.戴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hewlett Packard Development Co LP
Original Assignee
Hewlett Packard Development Co LP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Development Co LP filed Critical Hewlett Packard Development Co LP
Publication of CN102473659A publication Critical patent/CN102473659A/zh
Application granted granted Critical
Publication of CN102473659B publication Critical patent/CN102473659B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/66—Testing of connections, e.g. of plugs or non-disconnectable joints
    • G01R31/70—Testing of connections between components and printed circuit boards
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/54—Testing for continuity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Abstract

一种用于监测至集成电路（IC）管芯的有效管脚的连接的系统，包括IC管芯的输入/输出(I/O)单元，其中，该I/O单元被接合到球栅阵列（BGA）基底的接合焊盘。该系统包括印刷电路板（PCB）上的测试点，其耦合到接合焊盘，并且在该测试点和I/O单元之间形成电气/导电通路。该系统包括通过电阻器注入到该测试点中的时钟波形。

Description

有效管脚连接监测系统和方法
发明背景
集成电路(integrated circuit, IC)在诸如硅之类的半导体材料的单晶圆上大量地生产。晶圆被切成许多块，其中的每一块都包含一集成电路，并且其中的每一块被称为管芯（die）。集成电路管芯典型地通过引线接合或倒装芯片安装而安装到诸如球栅阵列(ball grid array, BGA)之类的载体基底。采用引线接合，把IC管芯上的小焊盘附连到BGA，例如，用小引线一端焊接或熔接到IC管芯焊盘，且另一端到BGA焊盘或连接点。采用倒装芯片安装，把IC管芯配置为具有预处理的接合焊盘的倒装芯片，在所述预处理的接合焊盘上典型地形成有焊料块，例如通过超声或回流焊接工艺，使得能够实现该倒装芯片到BGA焊盘或连接点的面朝下的附连。
球栅阵列（BGA）经常被用在高管脚数的专用集成电路（ASIC）上，并且它们包括在用于把集成电路附连到印刷电路板（printed circuit board , PCB）的两个通常圆形的焊盘之间的焊料珠。在BGA基底、PCB和/或IC管芯本身上的诸如传输振动以及周期性机械和热负荷之类的各种应力可以致使焊料接点起裂，由此致使集成电路的各个管脚与该PCB分开或者以其它方式松开。这些管脚连接故障典型地发生在BGA和PCB之间的焊球接点中，但是对于引线接合配置和倒装芯片安装配置这二者而言他们也可能发生在IC管芯和BGA之间的焊料接点。
为了降低与起裂焊球接点相关联的管脚连接故障，有时用集成电路的有效（即功能）管脚不使用的假焊球来替代BGA的拐角焊球。因而，在拐角假焊球变得起裂、松动，或以其它方式损坏的情况下，该集成电路的性能不被危及。然而，损坏未必局限于拐角焊球接点。例如，尽管起裂焊球接点最初可能发生在BGA的拐角处，但是起裂状况趋向于朝着BGA的中心向内传播，由此危及与集成电路的有效管脚相关联的非假焊球位置。此外，损坏也可能发生在与集成电路的有效管脚相关联的其它焊料接点中，诸如在引线接合和倒装芯片焊料接点中。
附图说明
现在，通过示例，将参照附图来描述本实施例，其中：
图1示出了按照实施例的有效管脚监测系统的示例；
图2示出了按照另一实施例的有效管脚监测系统的示例；
图3示出了按照实施例的监测至IC管芯的有效管脚的连接的方法的流程图；
图4示出了按照实施例的对在有效管脚监测系统中正监测到的波形的比较的示例；
图5示出了按照实施例的对在有效管脚监测系统中正监测到的波形的比较的另一示例；
图6示出了按照实施例的监测至IC管芯的有效管脚的连接的方法的流程图。
具体实施方式
问题和解决方案概述
如上所述，至管芯上的集成电路的管脚的连接故障经常是由在BGA基底上诸如传输振动以及其它机械和热负荷之类的应力引起的BGA和PCB之间的起裂焊球接点的结果。连接故障的其它潜在诱因包括但不局限于，BGA和IC管芯焊盘之间的断开引线接合，以及把IC管芯耦合到BGA的其它焊料接点的损坏或起裂。
处理此连接故障问题的一个方法已经是牺牲在BGA的诸如在拐角处之类的高应力区中的一个或多个焊球接点。牺牲的焊球接点为印刷电路组件增加了机械稳定性，同时当它们起裂时不影响IC功能性，这是因为它们与IC管芯上的有效管脚不相关联。
然而，起裂的焊料接点和管脚连接故障总的来说可以发生在BGA的除了高应力区以外的地方。这样的故障影响IC管芯上的有效（即功能）管脚，并经常导致集成电路的性能降低或失效。因此，对至印刷电路组件中的IC管芯的有效/功能管脚的连接故障（例如，起裂的焊料接点等）的检测是重要的诊断工具，其可以帮助防止该领域中印刷电路板（例如，笔记本计算机主板等）的显著故障诱因。然而，在功能系统中，尤其在间歇性故障的情况下，对起裂的焊料接点和其它管脚连接故障的检测有些困难。本公开内容的实施例克服了在检测至IC管芯上的有效/功能管脚的连接故障过程中的困难。
在一个实施例中，例如，一种用于监测至IC管芯的有效/功能管脚的连接的系统包括该IC的接合到BGA基底上的接合焊盘的I/O 单元。印刷电路板（PCB）上测试点耦合到该接合焊盘，并且在该测试点和I/O单元之间形成导电通路。时钟波形通过电阻器被注入到测试点中。
在另一实施例中，一种监测至集成电路管芯的有效管脚的连接的方法包括：通过电阻器把诸如时钟信号之类的第一波形注入到与有效管脚的输入/输出(I/O)单元相关联的导电路径上。该注入包括在该电阻器的第一管脚处注入第一波形，而使该电阻器的第二管脚耦合到该导电路径。监测在该第一管脚处注入的第一波形并且监测在该第二管脚处的第二波形。把第一波形和第二波形进行比较，并且当该第二波形与第一波形实质上相同时，做出在该导电路径中存在断开的确定。
在另一实施例中，一种监测至集成电路管芯的有效管脚的连接的方法包括：通过电阻器把诸如时钟信号之类的第一波形注入到与该有效管脚的输入/输出(I/O)单元相关联的导电路径上。该注入包括在该电阻器的第一管脚处注入第一波形，而使该电阻器的第二管脚耦合到该导电路径。监测该电阻器的第二管脚处的第二波形，并且将其与按照该I/O单元的已知电气特性模拟的预定波形进行比较。当第二波形与该预定波形实质上不相同时，做出在该导电路径中存在断开的确定。
说明性实施例
图1示出了有效管脚监测系统100的示例。该系统100被实现在把IC管芯102附连到封装基底104的印刷电路组件(PCA)上。在所示出的实施例中，基底104是球栅阵列(BGA)基底。然而，也可以利用其它类型的封装基底。IC管芯102包括一个或多个集成电路106、输入/输出缓冲器（I/O单元）108和有效管脚110。逼近IC管芯102的边缘的是管芯焊盘112，其用来通过接合线116把有效管脚110耦合到BGA基底104上的BGA接合焊盘114。每个管芯焊盘112被耦合到有效输入/输出管脚110，并且每个管芯焊盘112 是用于经由其对应的有效管脚110载送I/O信号到和/或从IC管芯102。应该指出的是图1中所示的管芯焊盘112仅仅出于说明的目的，并且它们不意图指示将典型地存在于IC管芯上的信号焊盘的实际数目、大小或放置。另外，尽管图1中未示出，但是电源焊盘通常也会存在的，以用于把IC管芯102耦合到定位于诸如BGA 104之类的基底上的功率焊盘和接地焊盘。 
在传统意义上，有效管脚110未必是管脚，诸如被设计用于安装到印刷电路板的通孔或插口的双列直插式IC封装(dual in-line IC package, DIP)或插针网格阵列(pin grid array, PGA)上的管脚。相反，有效管脚110表示至I/O单元108和电路106的某功能方面的任何导电连接，诸如在图1和2中示出的管芯焊盘112和I/O单元108之间的有效管脚110。因此，理解的是有效管脚110可以表示现在或者将来可获得的用于集成电路封装的任何方式或布置的管脚，诸如像以单列直插式封装（single in-line package, SIP）布置的管脚、以双列直插式封装（DIP）布置的管脚、以链齿状直插式封装（zig-zag in-line package, ZIP）布置的管脚、以插针网格阵列（PGA）布置的管脚、以塑料插针网格阵列（plastic pin grid array, PPGA）布置的管脚以及以倒装芯片插针网格阵列（flip-chip pin grid array, FCPGA）布置的管脚等等。
因此，在本实施例中，有效管脚110把每个管芯焊盘112耦合到输入/输出缓冲器，也叫I/O单元108。每个I/O单元108可以形成集成电路106的一部分，并且每个I/O单元108包括用于处理相应管芯焊盘112和集成电路106之间的输入信号和/或输出信号的有源I/O电路（未示出）。通常对I/O单元108进行良好地建模并且已知其具有如在I/O缓冲器信息规范（I/O Buffer Information Specification, IBIS）中呈现的特定电压/电流特性。该IBIS呈现了I/O单元设计的电气特性（例如，电压/电流性质）而没有提供所述单元设计的详细晶体管和工艺信息。因此，在对可兼容I/O单元进行建模过程中该IBIS协助IC设计人员和模拟工具厂商。
在图1中所示出的实施例中，每个管芯焊盘112通过接合线116进一步耦合到BGA基底104上的相应BGA焊盘114。引线接合是用来把管芯连接到基底以提供用于信号和功率分布至管芯的电气路径的公知且常用的互连技术。典型地，形成称为焊球接合118的第一接合，其通过热能和超声能（即热超声接合）的使用把小直径接合线（例如，金丝）116附连到管芯焊盘112。然后形成称为针脚式接合120的第二接合，其把接合线116的相对端附连到BGA基底104上的BGA焊盘114。
每个BGA焊盘114 通过导电轨道（例如，轨道122）和/或经由延伸通过BGA基底104之物电气连接到BGA基底104的相对侧或底侧上的第二对应BGA焊盘（未示出）。BGA基底104的相对侧上的每个第二BGA焊盘（未示出）通过位于BGA封装基底104的相对侧上的焊球124连接到印刷电路板(PCB)焊盘126。焊球124由此提供了封装IC管芯102和 PCB 128之间的外部电气连接。
对于在有效管脚监测系统100上意图要被监测的IC管芯102的每个有效管脚110，PCB 128上的串联电阻器130电气耦合到PCB焊盘126，该PCB焊盘126通过诸如电气路径132之类的导电路径进一步电气耦合到有效管脚110及其对应的I/O单元108。尽管针对电阻器130的大范围的值是可接受的，但是本实施例中的电阻器130具有1千欧的值。电阻器130的管脚1 134耦合到波形源138，而电阻器130的管脚2 136形成测试点136并且耦合到PCB焊盘126。波形源138典型地定位成离开PCB 128，但是在一些实施例中也可能全部或部分地定位在PCB 128上。由源138生成的且在电阻器130的管脚1 134处注入的诸如时钟信号之类的波形，沿着电气/导电路径132行进到IC管芯上的对应I/O单元108，除非在该路径132中存在断开。尽管导电路径132指示有效管脚110经由引线接合并且通过不定位在BGA基底104的拐角处的焊料接点124被耦合，但是正监测的有效管脚110可以通过BGA基底104和PCB 128 之间的各个焊料接点124（包括在BGA基底104的拐角处的那些）被耦合。
现在参考图2，以与图1中所示方式类似的方式将有效管脚监测系统100实现在印刷电路组件（PCA）上。因此，在图2的系统中，IC管芯102附连到BGA基底104，并且包括一个或多个集成电路106、输入/输出(I/O)单元108和有效管脚110。如上所述，有效管脚110表示至I/O单元108和电路106的某功能方面的任何导电连接，并且可以包括以任何方式或布置的管脚，诸如以单列直插式封装（SIP）布置的管脚、以双列直插式封装（DIP）布置的管脚、以链齿状直插式封装（ZIP）布置的管脚、以插针网格阵列（PGA）布置的管脚、以塑料插针网格阵列（PPGA）布置的管脚、以倒装芯片插针网格阵列（FCPGA）布置的管脚，等等。
在图2的实施例中，IC管芯102被配置为倒装芯片并且以倒装芯片配置被附连到BGA基底104。除了在制造过程中把管芯焊盘112制成更适合于进行焊接之外，图2中的IC管芯102 与图1中所示的IC管芯相同。在倒装芯片的制造过程中，焊料块200被沉积到管芯焊盘112上（最初在IC管芯102的顶侧），并且被用来把IC管芯102直接附连或接合到诸如BGA基底104之类的基底。因为管芯焊盘112和焊料块200在IC管芯102的顶侧上，所以翻转IC管芯102并且以“面朝下”的方式安装到BGA基底104。焊料块200例如通过超声或回流焊接工艺把管芯焊盘112耦合到BGA基底104上的相应BGA焊盘114。
在其它方面，图2的实施例与参考图1论述的实施例相同或类似。因此，对于在有效管脚监测系统100上意图要被监测的IC管芯102的每个有效管脚110， 诸如电气路径132之类的导电路径被形成在电阻器130的管脚1 134和IC管芯102上的对应I/O单元108之间。再次，尽管大范围的值是可接受的，但是在本实施例中电阻器130具有1千欧的值。另外，电阻器130的管脚1 134耦合到波形源138，该波形源138典型地定位成离开PCB 128。一些实施例中波形源138也可能全部或部分地定位在PCB 128上。在图2的实施例中，由波形源138生成并且在电阻器130的管脚1 134处注入的诸如时钟信号之类的波形，沿着电气路径132行进通过管脚2 136（即，测试点136）至IC管芯102上的对应I/O单元108，除非在该路径132中存在断开。尽管导电路径132指示有效管脚110经由倒装芯片接合并且通过不定位在BGA基底104的拐角处的焊料接点124被耦合，但是正监测的有效管脚110可以通过BGA基底104和PCB 128 之间的各个焊料接点124（包括在BGA基底104的拐角处的那些）被耦合。
现在主要参考图3-5，现在将论述监测至IC管芯的有效管脚的连接的方法300。图3示出了依照实施例的方法300的流程图。该方法300 通常与上面相对于图1和2论述的有效管脚监测系统100的实施例相关联。如上所述，由源138生成并且在电阻器130的管脚1 134处注入的诸如时钟信号之类的波形，沿着电气路径132行进到IC管芯102上的对应I/O单元108，除非在该路径132中存在断开。该监测至有效管脚100的方法300通过监测沿着电气路径132（即，测试点136）的信号以确定在该电气路径132中是否存在断开来执行。
方法300在块302处开始，通过电阻器130将诸如时钟信号之类的第一波形注入到与IC管芯102的有效管脚110的I/O单元108相关联的导电路径132上。该第一波形在电阻器130的第一管脚134处被注入，这在该电阻器被耦合到该导电路径的第二管脚136（即，测试点136）处产生第二波形。在图4中把在电阻器130的管脚1 134处要注入的适合的第一波形400示出为具有5伏的振幅和100兆赫的频率的时钟信号。然而，正如下文进一步论述的，第一波形400的振幅和频率可以显著地变化而不妨碍该监测至有效管脚110的连接的方法。
方法300在块304处继续，监测在电阻器130的第一管脚处的第一波形400和电阻器130的第二管脚处的第二波形402（图4和5）。图4和图5分别示出了在电阻器130的管脚1 134和管脚2 136处正监测的波形400和402的示例。如先前所述的，第一波形400在电阻器130的管脚1 134处注入，这产生存在于电阻器130的管脚2 136处的第二波形402。因此，在方法300的块304处，监测波形400和402。在块306处， 把电阻器130的第一管脚和第二管脚处的监测波形400和402与彼此进行比较。图4和5进一步提供了在电阻器130的管脚1 134和管脚2 136处的监测波形400和402的比较的示例。
在块308处，根据波形400和402的比较确定，当电阻器13的第二管脚2 136处的第二波形402与在电阻器130的第一管脚1 134处注入的第一波形400实质上相同时，在该导电路径132中存在断开。图5示出了波形400和402的比较的示例，其图示了第二波形402与第一波形400实质上相同。如图5中所示出的示例，在电阻器130的管脚1 134处注入的波形400具有5伏的电压振幅和100兆赫的频率。另外，在电阻器130的管脚2 136处的所得到的波形402实质上在波形400的顶部上，并且具有5伏的电压振幅和100兆赫的频率。因而，图5中的波形400和402至少实质上相同。因此，图5中所图示的波形400和402示出了这样的情景，在该情景中块308确定将是在导电路径132中存在断开，这指示至IC管芯102的被监测有效管脚110 的连接照样是断开的，或是有缺陷的。
当做出在该导电路径132中存在断开的确定时，应该注意的是，沿着该导电路径132该断开可能在任何地方。尽管更可能的是该断开会发生在PCB 128和BGA基底104之间的焊球接点124处，但是该断开也可能发生在沿着导电路径132的任何数目的其它位置中。例如，沿着导电通道132监测到的断开还可能发生在引线接合接点116、118、120（图1）处，在倒装芯片安装的IC管芯102中的焊料块200连接（图2所示）处，在BGA基底104或PCB 128上的导电轨道（诸如导电轨道122）的任何部分处，等等。因而，在确定导电路径132中的断开的过程中，监测至IC管芯的有效管脚的连接的方法300将沿着该路径在任何地方检测这样的断开或故障。
该方法300在块310处继续，该此处根据波形400和402的比较确定，当电阻器130的管脚2 136处的第二波形402与在电阻器130的管脚1 134处注入的第一波形400实质上不相同时，在该导电路径132中不存在断开。图4示出了波形400和402的比较的示例，其图示了第二波形402与第一波形400实质上不相同。如图4中所示的示例，在电阻器130的管脚1 134处注入的波形400具有5伏的电压振幅和100兆赫的频率。然而，电阻器130的管脚2 136处的所得到的第二波形402相对于波形400实质上被劣化了，并且具有显著更低的电压振幅。因而，图4中的波形400和402至少在振幅上，并且典型地也在形态上显著地变化了。因此，图4中所图示的波形400和402示出了这样的情景，在该情景中块308确定会是在该导电路径132中不存在断开，这指示至IC管芯102的被监测有效管脚110的连接是完整且无损伤的。
电阻器130的管脚2 136处的劣化波形（例如，图4的波形402）的特性主要是与其电压/电流特性是已知的I/O单元108的电气相互作用的结果。如上所述，该IBIS使各个I/O单元的电气特性（例如，电压/电流性质）已知，并且由此使得能够对IC设计应用中的I/O单元进行建模。另外，在本有效管脚监测系统100和方法300、600（图6）中，已知I/O单元特性使得能够实现对电阻器130的管脚2 136处的第二波形的模拟。也就是说，给出I/O单元108的已知电气特性，就可以模拟和生成电阻器130的管脚2 136处的（劣化）波形的外观和其它特性。
电阻器130的值在较小的程度上也影响电阻器130的管脚2 136处的波形的特性。例如，当在至I/O单元108的导电路径132中不存在断开时，电阻器130的较大值趋向于进一步减小管脚2 136处的波形的振幅。因而，虽然本文把电阻器130的值示出为1千欧，但是其它值也是可能的，并且可以基于在电阻器130的管脚1处注入的波形的特性、I/O 单元108的特性以及电阻器130的值，容易地模拟电阻器130的管脚2 136处的第二波形。然而，注意，对于电阻器130的大范围的值而言，当在该导电路径132中不存在断开时，轻易地确定电阻器130的管脚2 136处的劣化波形。因而，有效管脚监测系统100和方法300、600（图6）提供了对在导电路径132中是否存在断开以及至IC管芯102的被监测有效管脚110的连接是否无损伤的容易确定。
如上所述，尽管本文把在电阻器130的管脚1 134处注入的波形的频率示出为100兆赫， 但是在不妨碍有效管脚监测系统100和方法300、600（图6）确定在导电路径132中是否存在断开以及因而确定至IC管芯102的被监测有效管脚110的连接是否无损伤的能力的情况下，该频率可以广泛地变化。在本公开内容中，个人计算机的主板是预期系统100和方法300、600所在的环境。然而，各种其它应用是可能的，并且在大多数时候100兆赫的频率会工作良好。总的来说，取决于正监测的IC管芯的时钟频率，非限制性范围10兆赫至200兆赫适合于大多数应用。
现在主要参考图6，将论述监测至IC管芯的有效管脚的连接的另一方法600。图6示出了依照实施例的方法600的流程图。该方法600 与上面相对于图1和2 论述的有效管脚监测系统100的实施例相关联。方法600开始于块602处，通过电阻器130把诸如时钟信号之类的第一波形注入到与IC管芯102的有效管脚110的I/O单元108相关联的导电路径132上。第一波形在电阻器130的第一管脚134处被注入，这在该电阻器耦合到该导电路径的第二管脚136处产生第二波形。
方法600在块604处继续，监测电阻器130的第二管脚136处的第二波形（例如，波形402，图4和5）。在块606处，如本文上面所论述的，把电阻器130的第二管脚136处的监测波形402和依据I/O单元108的已知电气特性模拟的预定波形进行比较。在块608处，根据预定波形和电阻器130的第二管脚136处的波形402的比较确定，当第二管脚136处的波形402与预定波形实质上不相同时，在该导电路径132中存在断开。因而，在此情形下，知道的是，至IC管芯102的被监测有效管脚110的连接是断开的或无损伤的，这是因为在电阻器130的第二管脚136处的波形不具备与根据与该I/O单元108的电气相互作用将预期的相同的劣化特性（即，如在模拟波形中会出现的）。
该方法600在块610处继续，在此处，根据预定波形和电阻器130的第二管脚136处的波形402的比较确定，当电阻器130的管脚2 136处的第二波形402与预定波形400实质上相同时，在该导电路径132中不存在断开。因而，在此情形下，知道的是，至IC管芯102的被监测有效管脚110的连接是未断开的（即，是无损伤的），这是因为电阻器130的第二管脚136处的波形具备与根据与I/O单元108的电气相互作用将预期的相同的劣化特性（即，如在模拟波形中会出现的）。 

Claims (15)

1.一种监测至集成电路（IC）管芯的有效管脚的连接的方法，其包括：
通过电阻器把第一波形注入到与IC管芯的有效管脚的输入/输出(I/O)单元相关联的导电路径上，其中所述第一波形在所述电阻器的第一管脚处被注入，并且所述电阻器的第二管脚耦合到所述导电路径；
监测在所述第一管脚处的所述第一波形和在所述第二管脚处的第二波形；
比较所述第一管脚处的所述第一波形和所述第二管脚处的所述第二波形；和
当所述第二管脚处的所述第二波形与所述第一管脚处的所述第一波形实质上相同时，确定在所述导电路径中存在断开。
2.如权利要求1所述的方法，还包含当所述第二管脚处的所述第二波形相比于所述第一管脚处的所述第一波形被劣化时，确定在所述导电路径中不存在断开。
3.如权利要求2所述的方法，其中确定在所述导电路径中不存在断开包括：确定所述第二管脚处的所述第二波形实质上匹配于依据所述I/O单元的已知电气特性模拟的预定波形。
4.如权利要求1所述的方法，其中所述注入第一波形包括注入具有100兆赫的频率和5伏的振幅的时钟信号。
5.如权利要求1所述的方法，其中所述IC管芯引线接合到球栅阵列（BGA）基底，并且所述有效管脚通过位于所述BGA基底和印刷电路板之间的所述BGA基底的拐角处的焊料接点耦合到所述导电路径。
6.如权利要求1所述的方法，其中所述IC管芯被倒装芯片接合到球栅阵列（BGA）基底，并且所述有效管脚通过位于所述BGA和印刷电路板之间的所述BGA的拐角处的焊料接点耦合到所述导电路径。
7.一种监测至集成电路（IC）管芯的有效管脚的连接的方法，其包括：
通过电阻器把第一波形注入到与IC管芯的有效管脚的输入/输出(I/O)单元相关联的导电路径上，其中所述第一波形在所述电阻器的第一管脚处被注入，并且所述电阻器的第二管脚耦合到所述导电路径；
监测所述电阻器的第二管脚处的第二波形；
比较所述第二管脚处的所述第二波形和依据所述I/O单元的已知电气特性模拟的预定波形；和
当所述第二管脚处的所述第二波形与所述预定波形实质上不相同时，确定在所述导电路径中存在断开。
8.如权利要求7所述的方法，其中所述预定波形是基于所述I/O单元的已知电气特性、所述电阻器的已知值和所述第一波形的特性的模拟波形。
9.如权利要求7所述的方法，还包括当所述第二管脚处的所述第二波形与所述预定波形实质上相同时，确定在所述导电路径中不存在断开。
10.如权利要求7所述的方法，其中所述预定波形表示在所述第一管脚处注入的所述第一波形的劣化版本。
11.如权利要求7所述的方法，还包括基于所述I/O单元的已知电气特性、所述电阻器的已知值和所述第一波形的特性模拟所述预定波形。
12.一种用于监测至集成电路（IC）管芯的有效管脚的连接的系统，其包括：
IC管芯的输入/输出(I/O)单元，所述I/O单元接合到球栅阵列（BGA）基底上的接合焊盘；
印刷电路板（PCB）上的测试点，其耦合到所述接合焊盘并且在所述测试点和所述I/O单元之间形成电气连接通路；和
通过电阻器被注入到所述测试点中的时钟波形。
13.如权利要求12所述的系统，其中所述I/O单元和所述接合焊盘之间的接合是引线接合。
14.如权利要求12所述的系统，其中所述IC管芯被倒装芯片接合到所述BGA基底，并且所述I/O单元和所述接合焊盘之间的接合是焊料接点。
15.如权利要求12所述的系统，其中所述电阻器近似为1千欧并且所述时钟波形近似为100兆赫。
CN200980160633.6A 2009-07-24 2009-07-24 有效管脚连接监测系统和方法 Expired - Fee Related CN102473659B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2009/051637 WO2011011013A1 (en) 2009-07-24 2009-07-24 Active pin connection monitoring system and method

Publications (2)

Publication Number Publication Date
CN102473659A true CN102473659A (zh) 2012-05-23
CN102473659B CN102473659B (zh) 2015-09-02

Family

ID=43499313

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980160633.6A Expired - Fee Related CN102473659B (zh) 2009-07-24 2009-07-24 有效管脚连接监测系统和方法

Country Status (5)

Country Link
US (1) US8884630B2 (zh)
CN (1) CN102473659B (zh)
DE (1) DE112009004892T5 (zh)
GB (1) GB2484211B (zh)
WO (1) WO2011011013A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104698366A (zh) * 2015-03-26 2015-06-10 中国人民解放军空军工程大学 Bga封装焊点连接失效故障监测方法
CN105636353A (zh) * 2016-02-25 2016-06-01 广东欧珀移动通信有限公司 印刷电路板、摄像模组及移动终端
CN108957807A (zh) * 2018-08-08 2018-12-07 昆山龙腾光电有限公司 一种绑定检测系统及显示面板
CN112689768A (zh) * 2018-09-14 2021-04-20 泰瑞达公司 用于集成电路中焊丝测试的方法和装置
WO2023173418A1 (zh) * 2022-03-18 2023-09-21 华为技术有限公司 芯片系统和电子设备
WO2024041121A1 (zh) * 2022-08-25 2024-02-29 加特兰微电子科技(上海)有限公司 焊球检测装置、印刷电路板、射频芯片及电子设备

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9668356B2 (en) * 2013-10-01 2017-05-30 Sierra Wireless, Inc. Method and apparatus for electrical keying of an integrated circuit package having rotationally symmetric footprint
EP2887163B1 (de) * 2013-12-18 2018-01-17 Festo AG & Co. KG Überwachungsvorrichtung, Sicherheitssystem und Verfahren zum Betreiben eines Sicherheitssystems
CN103779251B (zh) * 2014-01-07 2016-04-20 上海众人网络安全技术有限公司 一种cob绑定线测试方法
US9910085B2 (en) * 2016-01-04 2018-03-06 International Business Machines Corporation Laminate bond strength detection
US11211315B2 (en) * 2017-10-13 2021-12-28 Texas Instruments Incorporated Semiconductor package with terminal pattern for increased channel density
US11211369B2 (en) * 2018-03-05 2021-12-28 Octavo Systems Llc Service module for SIP devices
US10775428B2 (en) * 2018-06-26 2020-09-15 Dfi Inc. System and device for automatic signal measurement
US10643676B2 (en) * 2018-09-28 2020-05-05 Western Digital Technologies, Inc. Series resistance in transmission lines for die-to-die communication
US10978426B2 (en) * 2018-12-31 2021-04-13 Micron Technology, Inc. Semiconductor packages with pass-through clock traces and associated systems and methods
US11222865B2 (en) * 2020-05-12 2022-01-11 Western Digital Technologies, Inc. Semiconductor device including vertical bond pads
US11302645B2 (en) 2020-06-30 2022-04-12 Western Digital Technologies, Inc. Printed circuit board compensation structure for high bandwidth and high die-count memory stacks
FR3117266B1 (fr) * 2020-12-09 2023-10-27 St Microelectronics Crolles 2 Sas Dispositif électroniques comprenant des liaisons filaires

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020081755A1 (en) * 2000-12-22 2002-06-27 Yinon Degani Method of testing and constructing monolithic multi-chip modules
US6452502B1 (en) * 1998-10-15 2002-09-17 Intel Corporation Method and apparatus for early detection of reliability degradation of electronic devices
US20020171446A1 (en) * 2001-05-21 2002-11-21 Hitachi Electronics Engineering Co., Ltd Driver circuit integrated with load current output circuit, pin electronics and IC tester having thereof
US6564986B1 (en) * 2001-03-08 2003-05-20 Xilinx, Inc. Method and assembly for testing solder joint fractures between integrated circuit package and printed circuit board
US20060194353A1 (en) * 2005-02-28 2006-08-31 Ridgetop Group, Inc. Method and circuit for the detection of solder-joint failures in a digital electronic package
US20080303124A1 (en) * 2007-06-08 2008-12-11 Broadcom Corporation Lead frame-BGA package with enhanced thermal performance and I/O counts

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1062489A (ja) * 1996-08-23 1998-03-06 Ando Electric Co Ltd Ｉｃテスタ用テスト・ヘッド
JP3025648B2 (ja) * 1996-08-30 2000-03-27 株式会社九州エレクトロニクスシステム 半導体のボンディング不良検出装置
US6456099B1 (en) * 1998-12-31 2002-09-24 Formfactor, Inc. Special contact points for accessing internal circuitry of an integrated circuit
JP2004193300A (ja) * 2002-12-11 2004-07-08 Ricoh Co Ltd 配線用補助パッケージ
US7394273B2 (en) * 2006-01-18 2008-07-01 International Business Machines Corporation On-chip electromigration monitoring system
EP2120059A4 (en) * 2007-03-06 2014-01-08 Nec Corp DEVICE FOR EVALUATING AN IMPULSE IMMUNITY
CN102414806B (zh) * 2009-04-30 2014-06-25 惠普开发有限公司 管芯连接监控系统及方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6452502B1 (en) * 1998-10-15 2002-09-17 Intel Corporation Method and apparatus for early detection of reliability degradation of electronic devices
US20020081755A1 (en) * 2000-12-22 2002-06-27 Yinon Degani Method of testing and constructing monolithic multi-chip modules
US6564986B1 (en) * 2001-03-08 2003-05-20 Xilinx, Inc. Method and assembly for testing solder joint fractures between integrated circuit package and printed circuit board
US20020171446A1 (en) * 2001-05-21 2002-11-21 Hitachi Electronics Engineering Co., Ltd Driver circuit integrated with load current output circuit, pin electronics and IC tester having thereof
US20060194353A1 (en) * 2005-02-28 2006-08-31 Ridgetop Group, Inc. Method and circuit for the detection of solder-joint failures in a digital electronic package
US20080303124A1 (en) * 2007-06-08 2008-12-11 Broadcom Corporation Lead frame-BGA package with enhanced thermal performance and I/O counts

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104698366A (zh) * 2015-03-26 2015-06-10 中国人民解放军空军工程大学 Bga封装焊点连接失效故障监测方法
CN105636353A (zh) * 2016-02-25 2016-06-01 广东欧珀移动通信有限公司 印刷电路板、摄像模组及移动终端
CN105636353B (zh) * 2016-02-25 2018-09-04 广东欧珀移动通信有限公司 印刷电路板、摄像模组及移动终端
CN108957807A (zh) * 2018-08-08 2018-12-07 昆山龙腾光电有限公司 一种绑定检测系统及显示面板
CN112689768A (zh) * 2018-09-14 2021-04-20 泰瑞达公司 用于集成电路中焊丝测试的方法和装置
WO2023173418A1 (zh) * 2022-03-18 2023-09-21 华为技术有限公司 芯片系统和电子设备
WO2024041121A1 (zh) * 2022-08-25 2024-02-29 加特兰微电子科技(上海)有限公司 焊球检测装置、印刷电路板、射频芯片及电子设备

Also Published As

Publication number Publication date
GB2484211A (en) 2012-04-04
GB2484211B (en) 2014-04-23
US8884630B2 (en) 2014-11-11
CN102473659B (zh) 2015-09-02
WO2011011013A1 (en) 2011-01-27
US20120032684A1 (en) 2012-02-09
DE112009004892T5 (de) 2012-06-21
GB201118919D0 (en) 2011-12-14

Similar Documents

Publication Publication Date Title
CN102473659A (zh) 有效管脚连接监测系统和方法
CN102414806B (zh) 管芯连接监控系统及方法
US6452502B1 (en) Method and apparatus for early detection of reliability degradation of electronic devices
CN105358991A (zh) 用于微电路和晶圆级ic测试的测试装置和方法
TWI546926B (zh) 一種用以電性連接多個積體電路晶粒的組裝結構及方法
TW396480B (en) Semiconductor chip and semiconductor wafer with power pads used for probing test
US20060288567A1 (en) Sacrificial component
EP0892274B1 (en) A system and method for easily inspecting a bonded state of a BGA/CSP type electronic part to a board
JP5343555B2 (ja) 半導体装置、及び、はんだ接合部破壊の検出方法
US6788092B2 (en) Test assembly for integrated circuit package
EP1438596B1 (en) Method and apparatus for in-circuit testing of sockets
US6245582B1 (en) Process for manufacturing semiconductor device and semiconductor component
US20130063172A1 (en) Contactor with multi-pin device contacts
US8586983B2 (en) Semiconductor chip embedded with a test circuit
US10529632B2 (en) Damaging components with defective electrical couplings
US20100127384A1 (en) Semiconductor device and connection checking method for semiconductor device
US7210081B1 (en) Apparatus and methods for assessing reliability of assemblies using programmable logic devices
JP2008060162A (ja) ランドパターンの設計の適否を試験する実装試験装置及びその実装試験方法
KR101432925B1 (ko) 집적 회로의 부착을 위한 방법 및 장치
US20140284092A1 (en) Split pad for circuit board
TWI770523B (zh) Ic測試電路板組合及ic測試系統
JPH0936167A (ja) 半導体装置
JPH0951051A (ja) 半導体装置
KR200277293Y1 (ko) 평판형 니들을 이용한 프루브 카드
JP2004039915A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150902

Termination date: 20190724