CN102468276A - 功率半导体组件的终端结构及其制作方法 - Google Patents
功率半导体组件的终端结构及其制作方法 Download PDFInfo
- Publication number
- CN102468276A CN102468276A CN2011102721307A CN201110272130A CN102468276A CN 102468276 A CN102468276 A CN 102468276A CN 2011102721307 A CN2011102721307 A CN 2011102721307A CN 201110272130 A CN201110272130 A CN 201110272130A CN 102468276 A CN102468276 A CN 102468276A
- Authority
- CN
- China
- Prior art keywords
- groove
- insulating barrier
- power semiconductor
- terminal structure
- semiconductor assembly
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 144
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 239000002184 metal Substances 0.000 claims abstract description 80
- 229910052751 metal Inorganic materials 0.000 claims abstract description 80
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 239000010410 layer Substances 0.000 claims description 111
- 230000004888 barrier function Effects 0.000 claims description 88
- 238000000034 method Methods 0.000 claims description 33
- 239000000463 material Substances 0.000 claims description 31
- 238000005530 etching Methods 0.000 claims description 27
- 239000011229 interlayer Substances 0.000 claims description 27
- 239000011159 matrix material Substances 0.000 claims description 12
- 238000005229 chemical vapour deposition Methods 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 7
- 238000005468 ion implantation Methods 0.000 claims description 7
- 239000011521 glass Substances 0.000 claims description 6
- HZBAVWLZSLOCFR-UHFFFAOYSA-N oxosilane Chemical compound [SiH2]=O HZBAVWLZSLOCFR-UHFFFAOYSA-N 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 238000001259 photo etching Methods 0.000 claims description 4
- 230000008021 deposition Effects 0.000 claims description 3
- 230000010415 tropism Effects 0.000 claims description 3
- 238000003701 mechanical milling Methods 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims description 2
- 230000005684 electric field Effects 0.000 description 13
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 238000000059 patterning Methods 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000002360 preparation method Methods 0.000 description 5
- 238000005755 formation reaction Methods 0.000 description 4
- XHXFXVLFKHQFAL-UHFFFAOYSA-N phosphoryl trichloride Chemical compound ClP(Cl)(Cl)=O XHXFXVLFKHQFAL-UHFFFAOYSA-N 0.000 description 4
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 2
- 229910019213 POCl3 Inorganic materials 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000005465 channeling Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 238000005496 tempering Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910000632 Alusil Inorganic materials 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012774 insulation material Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
- H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种功率半导体组件的终端结构及其制作方法。功率半导体组件具有一主动区以及一终端区,且终端区围绕主动区,而终端结构设于终端区内。终端结构包括一半导体基底、一绝缘层以及一金属层。半导体基底具有位于终端区内的一沟槽。绝缘层部分填充于沟槽并覆盖于半导体基底上,且绝缘层的上表面具有一凹洞。金属层设于绝缘层上,且填满凹洞。
Description
技术领域
本发明涉及一种功率半导体组件的终端结构及其制作方法,尤其涉及一种具有沟槽的功率半导体组件的终端结构及其制作方法。
背景技术
功率半导体组件主要用于电源管理的部分,例如应用于切换式电源供应器、计算器中心或周边电源管理IC、背光板电源供应器以及马达控制等等用途,其种类包含有绝缘栅双极性晶体管(insulated gate bipolar transistor,IGBT)与金氧半场效应晶体管(metal-oxide-semiconductor field-effect transistor,MOSFET)等组件。
由于功率半导体组件是设计用于承受高电压,因此功率半导体组件的主动组件通常会通入高电流。为了避免功率半导体组件产生崩溃或与其它组件产生沟道效应(channeling effect),公知功率半导体组件通常会于围绕主动组件的周边区内设置一终端结构(termination structure),以防止电压崩溃现象发生,并隔离主动组件的作动对外部的组件的影响。公知终端结构包括区域硅氧化(local oxidation ofsilicon;LOCOS)隔离结构、电场平板(field plate)结构与防护环(guard ring)等防护结构。
请参考图1,图1为公知以场氧化层作为终止结构的功率半导体组件示意图。如图1所示,半导体基底10包括一N型基材12与一设于N型基材12上的N型外延层14,且半导体基底10定义有一主动区16与一周边区18。主动区16内的N型外延层14具有复数个沟槽20,且栅极氧化层22与多晶硅层24分别形成于各沟槽20内。此外,场氧化层(field oxide,FOX)26是形成于周边区18的N型外延层14上,且为了减缓电场崩溃,位于场氧化层26下方的N型外延层14掺杂有P型掺杂区28。并且,形成于N型外延层14上的阳极30延伸至场氧化层26上,以改变P型掺杂区28与N型外延层14间的耗尽区,进而减缓主动区16的高电场。
请参考图2,图2为习知防护环结构示意图。如图2所示,N型外延层50上掺杂有复数个P型掺杂区52,其中各P型掺杂区52是呈一环状结构,并依序环绕于主动区(图未示)的外围。习知功率半导体组件可通过各P型掺杂区52与N型外延层50所产生的耗尽区来减缓电场强度。
然而,由于习知终端结构于尺寸上一般需具有20微米以上的宽度,才能有效减缓高电场,不过随着组件尺寸的缩小化,终端结构的宽度亦会限制功率半导体组件的尺寸。此外,形成习知终端结构皆须额外于N型外延层中形成P型掺杂区,以利用耗尽区来减缓功率半导体组件的高电场,但于制作习知终端结构时需一光罩,来进行P型离子注入工艺,因而使生产成本无法进一步降低。
有鉴于此,需要一种新颖的功率半导体组件的终端结构及其制作方法,以缩小功率半导体组件的终端结构,并降低光罩的使用数量。
发明内容
本发明的主要目的之一在于提供一种功率半导体组件的终端结构及其制作方法,以缩小功率半导体组件的终端结构,并降低光罩的使用数量。
为达上述的目的,本发明提供一种功率半导体组件的终端结构。功率半导体组件具有一主动区以及一终端区,且终端区围绕主动区,而终端结构设于终端区内。终端结构包括一半导体基底、一绝缘层以及一金属层。半导体基底具有一第一导电类型以及位于终端区内的一沟槽。绝缘层部分填充于沟槽并覆盖于半导体基底上,且绝缘层的上表面具有一凹洞。金属层设于绝缘层上,且填满凹洞。
为达上述的目的,本发明另提供一种功率半导体组件的终端结构。功率半导体组件具有一主动区以及一终端区,且终端区围绕主动区,而终端结构设于终端区内。终端结构包括一半导体基底、一绝缘层以及一金属层。半导体基底具有一导电类型以及一沟槽。绝缘层填满沟槽并覆盖于半导体基底上,且金属层设于绝缘层上。金属层包括一接触插塞,贯穿绝缘层。
为达上述的目的,本发明又提供一种功率半导体组件的终端结构。功率半导体组件具有一主动区以及一终端区,且终端区围绕主动区,而终端结构设于终端区内。终端结构包括一半导体基底以及一绝缘层。半导体基底具有一第一导电类型以及一沟槽,且绝缘层填满沟槽并覆盖于半导体基底上。
为达上述的目的,本发明提供一种功率半导体组件的制作方法。首先,提供一半导体基底,半导体基底具有至少一第一沟槽以及一第二沟槽,且半导体基底定义有一主动区以及一终端区,而第一沟槽位于主动区内,第二沟槽位于终端区内,其中半导体基底具有一第一导电类型。接着,于第一沟槽内形成一栅极结构,其中栅极结构包括一第一绝缘层与一栅极导电层。然后,于半导体基底上覆盖一第二绝缘层,且第二绝缘层填满第一沟槽,并填充于第二沟槽内。之后,移除位于第一沟槽与第二沟槽外的第一绝缘层与第二绝缘层,以暴露出部分半导体基底。随后,于所暴露出的半导体基底内形成一基体掺杂区以及一源极掺杂区,其中基体掺杂区具有一第二导电类型,且源极掺杂区位于基体掺杂区内,并具有第一导电类型。接着,于半导体基底上覆盖一层间介电层。然后,于层间介电层上形成一源极金属层与一栅极金属层,使源极金属层电性连接源极掺杂区,且栅极金属层电性连接栅极导电层。
本发明仅使用三道光罩即可完成功率半导体组件,可有效地缩减光罩使用数量,并且所制作出终端结构的沟槽仅具有介于2微米至20微米之间的宽度,更可有效缩减功率半导体组件的尺寸。
附图说明
图1为习知以场氧化层作为终止结构的功率半导体组件示意图。
图2为习知防护环结构示意图。
图3为本发明第一实施例功率半导体组件的上视示意图。
图4至图12绘示了本发明第一实施例功率半导体组件的制作方法示意图。
图13至图15为本发明第一实施例位于第二沟槽内的第二绝缘层的其它实施态样。
图16为沿着图3的剖视线BB’的剖视示意图。
图17为本发明第二实施例功率半导体组件的上视示意图。
图18为沿着图17的剖视线CC’的剖视示意图。
图19为本发明第三实施例功率半导体组件的上视示意图。
图20为沿着图19的剖视线DD’的剖视示意图。
图21为本发明第四实施例功率半导体组件的上视示意图。
图22为沿着图21的剖视线EE’的剖视示意图。
图23为本发明第五实施例功率半导体组件的终端结构的剖视示意图。
其中,附图标记说明如下:
10 半导体基底 12 N型基材
14 N型外延层 16 主动区
18 终端区 20 沟槽
22 栅极氧化层 24 多晶硅层
26 场氧化层 28 P型掺杂区
30 阳极 50 N型外延层
52 P型掺杂区 100 功率半导体组件
102 半导体基底 104 主动区
106 终端区 108 第一区域
110 第二区域 112 第一沟槽
114 第二沟槽 116 栅极金属层
118 源极金属层 120 漏极金属层
122 第一接触插塞 124 第二接触插塞
126 第三接触插塞 128 基材
130 外延层 132 图案化光阻层
134 第一绝缘层 136 导电层
138 栅极导电层 140 栅极结构
142 第二绝缘层 144 基体掺杂区
146 源极掺杂区 148 层间介电层
150 第一接触洞 152 第二接触洞
154 凹洞 156 接触掺杂区
158 图案化金属层 160 晶体管组件
162 终端结构
具体实施方式
请参考图3,图3为本发明第一实施例功率半导体组件的上视示意图。如图3所示,本实施例功率半导体组件100的半导体基底102上定义有一主动区104以及一终端区106,其中终端区106围绕主动区104,且主动区104包括一第一区域108以及一第二区域110。并且,半导体基底102具有一第一沟槽112以及围绕第一沟槽112的一第二沟槽114,其中第一沟槽112位于主动区104内,且从第一区域108延伸至第二区域110中,而第二沟槽114位于终端区106内。此外,第一沟槽112是作为组件沟槽(Cell Trench)以容纳栅极结构,而第二沟槽114是作为终端沟槽(Termination Trench)以容纳终端结构。再者,主动区104的半导体基底102上设置有一栅极金属层116与一源极金属层118,且栅极金属层116位于第一区域108内,而源极金属层118位于第二区域110内,使栅极金属层116与源极金属层118分别与第一沟槽112部分重迭。终端区106的半导体基底102上设置有一漏极金属层120,且漏极金属层120重迭于第二沟槽114,并围绕栅极金属层116与源极金属层118。第二区域110的半导体基底102上设有复数个第一接触插塞122,且终端区106的半导体基底102上设置有一第二接触插塞124,用以电性连接漏极金属层120与半导体基底102。另外,第一区域108的第一沟槽112上设置有复数个第三接触插塞126,用以电性连接栅极金属层116与栅极结构。值得注意的是,第二沟槽114的宽度大于第一沟槽112。例如,第二沟槽114的宽度约略为第一沟槽112的宽度的5至20倍。于本实施例中,第二沟槽114的宽度约略介于2微米至20微米之间,且第二区域110内的第一沟槽112的宽度约略介于0.18微米至0.8微米。此外,本实施例第一区域108内的第一沟槽112具有大于第二区域110内的第一沟槽112的宽度,且大体上约略介于0.6微米至1.2微米,但不以此为限。于本发明的其它实施例中,第一区域108的第一沟槽112的宽度亦可与第二区域110的第一沟槽112的宽度相同,但不限于此。
请参考图4至图12,图4至图12绘示了本发明第一实施例功率半导体组件的制作方法示意图,其中图4至图12以沿着图3的剖视线AA’所绘示的剖视示意图来说明本实施例的制作方法。如图4所示,首先提供半导体基底102,其中半导体基底102包括一基材128与一外延层130,且半导体基底102具有一第一导电类型。于本实施例中,第一导电类型为N型,但不限于此。然后,利用一第一光罩于N型外延层130上形成一图案化光阻层132,以作为一硬式掩膜(hard mask),其中图案化光阻层132的材质可为氧化物、氧化物与氮化物的堆栈或其它可作为硬式掩膜的材质。随后,以图案化光阻层132为掩膜,刻蚀N型外延层130,以于N型外延层130中形成第一沟槽112以及第二沟槽114。值得说明的是,由于第二沟槽114的宽度大于第一沟槽112的宽度,使刻蚀第二沟槽114的速率较刻蚀第一沟槽112的速率快,因此第二沟槽114的深度较第一沟槽112的深度深,并且本实施例的第一沟槽112与第二沟槽114并未深及N型基材128,但本发明不限于此。本发明第二沟槽114的深度亦可深及N型基材128,而第一沟槽112则未深及N型基材128。更明确的说,本发明可调整刻蚀时间或其它参数来达到一预定的刻蚀深度,并利用刻蚀第二沟槽114的速率大于刻蚀第一沟槽112的速率的条件,在第一沟槽112未触及N型基材128时,使第二沟槽114贯穿N型外延层130并延伸至N型基材128。
如图5所示,接着移除图案化光阻层132。然后,于N型外延层130上全面性地形成一第一绝缘层134,其中第一绝缘层134覆盖第一沟槽112与第二沟槽114的表面。第一绝缘层134的材质可为例如氧化物或氮化物等绝缘材质,并且形成第一绝缘层134的工艺可为热氧化(thermal oxidation)工艺、化学气相沉积(chemical vapor deposition,CVD)工艺或高密度等离子(Highdensity plasma,HDP)化学气相沉积工艺,但不限于此。并且,本实施例于形成第一绝缘层134之前,可选择性对N型外延层130进行一表面处理工艺,例如:高温回火工艺,使位于转角处的N型外延层130得以圆滑化。如此一来,可避免形成于N型外延层130上的第一绝缘层134与后续所形成的栅极导电层138具有尖端结构,并可提升转角处的第一绝缘层134的崩溃电压。本实施例的第一绝缘层134的厚度可约略介于0.1微米至3微米之间。
如图6所示,然后,进行一沉积工艺,于第一绝缘层134上覆盖一导电层136,其中导电层136填满第一沟槽112且部分填充于第二沟槽114内。值得注意的是,由于第一沟槽112与第二沟槽114的宽度的不同,故可不需使用额外的光罩,便能达到填满第一沟槽112且部分填充于第二沟槽114的效果。于本实施例中,导电层136的材质可为例如多晶硅等导电材质。于本发明的其它实施例中,于进行沉积工艺时,亦可选择性同时于同一反应室(in-situ)中通入磷化氢(phosphine),使所形成的导电层136得以具有低阻抗。另外,于本发明其它实施例中,于沉积工艺之后,亦可选择性进行一离子注入工艺以及一回火工艺,以降低导电层136的阻抗。或者,于沉积工艺之后,通入三氯氧磷(POCl3),以降低导电层136的阻抗。
如图7所示,接着,对导电层136进行一全面性的等向性刻蚀工艺,以移除位于第一沟槽112与第二沟槽114外的导电层136,并且位于第二沟槽114内的导电层136亦会同时被移除,因而仅于第一沟槽112内形成栅极导电层138,其中栅极导电层138是作为功率半导体组件100的一栅极,且第一沟槽112内的栅极导电层138与第一绝缘层134构成一栅极结构140。于本实施例中,等向性刻蚀工艺可选择对氧化物与多晶硅具有高刻蚀选择比的刻蚀材料,例如以氯与氟的混合物或氟所形成的等离子,来移除由多晶硅所构成的导电层136,且保留第一绝缘层134,但本发明并不限于上述刻蚀材料。或者,本发明的刻蚀工艺对氧化物与多晶硅具有高刻蚀选择比亦可通过调节工艺参数来达成。值得说明的是,本发明不需使用额外的光罩即可于同一道刻蚀工艺中移除第一沟槽112内的导电层136,并留下位于第二沟槽114内的部分导电层136。此外,本发明于刻蚀导电层136之后亦可选择性进行一氧化工艺,以完全氧化残留于第二沟槽114内的导电层136。
如图8所示,然后,于第一绝缘层134以及栅极导电层138上形成一第二绝缘层142,其中第二绝缘层142填满第一沟槽112与第二沟槽114。于本实施例中,第二绝缘层142可利用一高密度等离子沉积工艺沉积而成,使第二绝缘层142具有倾斜侧壁。此外,第二绝缘层142的材质可为氧化物、硼磷硅玻璃(BPSG)、氧化物与硼磷硅玻璃的组合、四乙基氧硅烷(TEOS)或四乙基氧硅烷与高密度等离子氧化物的组合。值得注意的是,利用不同材质来形成第二绝缘层142,会使填入第二沟槽114内的第二绝缘层142具有不同的轮廓,并且本发明的第二绝缘层142不限于填满第二沟槽114。请参考图13至图15,图13至图15为本发明第一实施例功率半导体组件位于第二沟槽内的第二绝缘层的其它实施态样。如图13所示,本发明的第二绝缘层142可仅部分填充于第二沟槽114内。如图14所示,当本发明第二绝缘层142的材质为硼磷硅玻璃,并且于形成第二绝缘层142的步骤中同时加热第二绝缘层142,使其流动,以填入第二沟槽114内,且第二绝缘层142可具有较圆滑的表面。如图15所示,当本发明第二绝缘层的材质为四乙基氧硅烷(TEOS)或四乙基氧硅烷与高密度等离子氧化物的组合时,第二绝缘层142可具有一致的厚度。
接下来,如图9所示,进行一化学机械研磨工艺,移除位于第一沟槽112与第二沟槽114外的第一绝缘层134与第二绝缘层142,以暴露出部分N型外延层130,而仅于第一沟槽112与第二沟槽114内留下第一绝缘层134与第二绝缘层142。但本发明不限于此,而亦可利用一光刻工艺,将位于第一沟槽112与第二沟槽114外的第一绝缘层134与第二绝缘层142移除,且本发明不以此为限。
如图10所示,然后,于所暴露出的N型外延层130内形成一基体掺杂区144与位于基体掺杂区144内的一源极掺杂区146,其中基体掺杂区144具有与第一导电类型不同的一第二导电类型,且源极掺杂区146具有第一导电类型,并作为功率半导体组件100的一源极。位于基体掺杂区144下方的N型外延层130则作为功率半导体组件100的一漏极。于本实施例中,第二导电类型为P型,但不以此为限。P型基体掺杂区144与N型源极掺杂区146的形成方式可以分别利用一离子注入工艺,先于N型外延层130内掺杂P型离子与N型离子,然后再进行一热驱入工艺,使所形成的P型基体掺杂区144与N型源极掺杂区146达到预定接面,且使N型源极掺杂区146位于P型基体掺杂区144上,但不以此为限。本发明亦可分开形成P型基体掺杂区144与N型源极掺杂区146,亦即于P型离子注入工艺之后,先进行热驱入工艺,再进行N型离子注入工艺,最后再进行另一热驱入工艺。值得注意的是,本实施例并未使用额外的光罩,便于N型外延层130中全面性地形成P型基体掺杂区144与N型源极掺杂区146。不过,本发明亦可利用光刻工艺来制作作为掩膜的光阻层,以用于注入P型离子与N型离子,但不限于此。
如图11所示,接着,于N型外延层130上全面性地覆盖一层间介电层148。于本实施例中,层间介电层148可以利用一高密度等离子工艺或一化学气相沉积工艺沉积而成,且其材质可以为氧化物、硼磷硅玻璃、氧化物与硼磷硅玻璃的组合或其它绝缘材质。随后,利用一第二光罩,于第一区域108的层间介电层148、第二绝缘层142与N型源极掺杂区146中形成至少一第一接触洞150、于终端区106的层间介电层148、第二绝缘层142与N型源极掺杂区146中形成一第二接触洞152、于第二区域110的层间介电层148与第二绝缘层142中形成至少一第三接触洞(未示于图11)以及于第二沟槽114上的层间介电层148上形成一凹洞154,其中第一接触洞150与第二接触洞152暴露出N型源极掺杂区146与P型基体掺杂区144,且第三接触洞暴露出栅极导电层138。然后,进行一P型离子注入工艺,于所暴露的各部分P型基体掺杂区144内形成一接触掺杂区156,其中接触掺杂区156具有第二导电类型。值得注意的是,本实施例形成第一接触洞150、第二接触洞152、第三接触洞与凹洞154的步骤可先利用第二光罩,形成一图案化光阻层,然后进行氧化物的刻蚀工艺,并选择对氧化物与硅具有高刻蚀选择比的刻蚀材料,以仅刻蚀由氧化物构成的层间介电层148,因此当暴露出N型源极掺杂区146时,即会减缓对N型源极掺杂区146的刻蚀。此时,凹洞154已被形成,且凹洞154的底部与N型源极掺杂区146的表面约略具有相同高度。但本发明不限于使用对氧化物与硅具有高刻蚀选择比的刻蚀材料,而本发明所使用的刻蚀材料亦可对氧化物与硅不具有高刻蚀选择比,使所形成的凹洞154的底部约略低于N型源极掺杂区146的表面,且使第一接触洞150与第二接触洞152不曝露出P型基体掺杂区144。接着,进行硅的刻蚀工艺,以选择仅刻蚀由硅构成的N型源极掺杂区146,进而形成第一接触洞150、第二接触洞152与第三接触洞,并暴露出P型基体掺杂区144。因此,凹洞154的一底部位于P型基体掺杂区144与N型源极掺杂区146间的一界面的上方。
于其它实施例中,本发明可于覆盖层间介电层148之后,选择性加热层间介电层148使其流动,以填满第二沟槽114,并形成较平坦的表面,但不限于此。本发明的层间介电层114亦可仅部分填充于第二沟槽114内。
如图12所示,之后,形成一金属层(图未示),再利用一第三光罩,进行一光刻工艺,于层间介电层148上形成一图案化金属层158。图案化金属层158的材质可以是钛(Ti)、氮化钛(TiN)、钨(W)、铝硅合金(Al-Si)、铝硅铜合金(Al-Si-Cu)等,但不以此为限。其中,图案化金属层158包括一源极金属层118、一栅极金属层116以及一漏极金属层120,并且图案化金属层158填满第一接触洞150、第二接触洞152、第三接触洞与凹洞154。源极金属层118填满第一接触洞150,以于第一接触洞150中形成第一接触插塞122。漏极金属层120填满第二接触洞152与凹洞154,以于第二接触洞152中形成第二接触插塞124。栅极金属层116填满第三接触洞,以于第三接触洞中形成第三接触插塞126。其中,第一接触插塞122电性连接源极金属层118与N型源极掺杂区146、第二接触插塞124电性连接漏极金属层120与作为功率半导体组件100的漏极的N型外延层130以及第三接触插塞126电性连接栅极金属层116与栅极导电层138。至此已完成本实施例的功率半导体组件100。值得注意的是,本实施例仅使用三道光罩即可完成功率半导体组件100,有效地缩减光罩使用数量,进而降低生产成本。
为了清楚说明本实施例的功率半导体组件的结构,请参考图16,且一并参考图3与图12,图16为沿着图3的剖视线BB’的剖视示意图,且图12为沿着图3的剖视线AA’的剖视示意图。如图3、图12与图16所示,功率半导体组件100包括至少一晶体管组件160以及一终端结构162。其中,晶体管组件160可由位于第二区域110中的栅极结构140、P型基体掺杂区144、N型源极掺杂区146以及N型外延层130所构成,且N型源极掺杂区146通过第一接触插塞122电性连接至源极金属层118,而栅极导电层138通过第一沟槽112延伸至第一区域108中,并通过第三接触插塞126电性连接至栅极金属层116。本实施例的终端结构162位于终端区106内,并围绕晶体管组件160。终端结构162包括具有第二沟槽114的半导体基底102、一绝缘层以及一金属层,其中绝缘层是由第一绝缘层134、第二绝缘层142以及层间介电层148所构成,且部分填充于第二沟槽114并覆盖于半导体基底102上。并且,绝缘层的上表面具有凹洞154,而设于绝缘层上的金属层填满凹洞154。于本实施例中,金属层为漏极金属层120,另通过第二接触插塞124电性连接至终端区106的P型基体掺杂区144。借此,本实施例可通过于第二沟槽114内填入绝缘层,并于绝缘层上设置漏极金属层120,来避免位于第二沟槽114内侧的晶体管组件160所产生的高电场穿透至第二沟槽114的外侧。值得注意的是,由于形成于N型外延层130与P型基体掺杂区144之间的耗尽区会产生高电场,而本实施例的第二沟槽114仅需2微米至20微米的宽度即可阻隔耗尽区的高电场穿透至第二沟槽114外侧,因此可避免电压崩溃效应的产生,而更可有效缩减功率半导体组件100的尺寸。
本发明功率半导体组件的终端结构可以具有不同于第一较佳实施例的结构设计,以下将进一步说明其它实施例与第一实施例的差异,其它实施例相同于第一实施例的部分在此不再赘述,且其它实施例的组件与第一实施例的组件使用相同标号。请参考图17与图18,图17为本发明第二实施例功率半导体组件的上视示意图,且图18为沿着图17的剖视线CC’的剖视示意图。如图17与图18所示,相较于第一实施例,本实施例终端结构162位于终端区106的层间介电层148并未具有凹洞,且终端区106的层间介电层148与N型源极掺杂区146仅具有一第二接触洞152,而漏极金属层120仅填满第二接触洞152,并设于层间介电层148上。于本实施例中,第二沟槽114贯穿N型外延层130并延伸至N型基材128。
请参考图19与图20,图19为本发明第三实施例功率半导体组件的上视示意图,且图20为沿着图19的剖视线DD’的剖视示意图。如图19与图20所示,相较于第一实施例,本实施例终端结构162的半导体基底102上并未设置漏极金属层,且金属层为源极金属层118延伸至终端区106的半导体基底102上的一部份,并围绕栅极金属层116,因此金属层电性连接至功率半导体组件100的一源极。并且,源极金属层118填满第二绝缘层142上的凹洞154,以提供一电场至终端区106的半导体基底102,以阻隔高电场的穿透,且避免产生电压崩溃效应。于本实施例中,凹洞154的底部位于N型源极掺杂区146的上表面与P型基体掺杂区144以及N型源极掺杂区146间的接口之间,使填入凹洞154的栅极金属层116对半导体基底102提供较高的电场,以有效避免电压崩溃效应。
请参考图21与图22,图21为本发明第四实施例功率半导体组件的上视示意图,且图22为沿着图21的剖视线EE’的剖视示意图。如图21与图22所示,相较于第一实施例,本实施例终端结构162的半导体基底102上并未设置漏极金属层,且金属层为栅极金属层116延伸至终端区106的半导体基底102上的一部份,并围绕源极金属层118,因此金属层电性连接至功率半导体组件100的一栅极。并且,栅极金属层116填满第二绝缘层142上的凹洞154,以提供一电场至终端区106的半导体基底102,以阻隔高电场的穿透,且避免产生电压崩溃效应。于本实施例中,凹洞154的底部亦位于N型源极掺杂区146的上表面与P型基体掺杂区144以及N型源极掺杂区146间的接口之间,使填入凹洞154的源极金属层118对半导体基底102提供较高的电场,以有效避免电压崩溃效应。
请参考图23,图23为本发明第五实施例功率半导体组件的终端结构的剖视示意图。如图23所示,相较于第一实施例,本实施例的终端结构162仅于第二沟槽114内填入第一绝缘层134与第二绝缘层142,且于半导体基底102上覆盖层间介电层148,而未于终端区106的层间介电层148上形成金属层。
综上所述,本发明仅使用三道光罩即可完成功率半导体组件,可有效地缩减光罩使用数量,进而降低生产成本,并且所制作出终端结构的沟槽仅具有介于2微米至20微米之间的宽度,更可有效缩减功率半导体组件的尺寸。
以上所述仅为本发明的优选实施例,凡依本发明权利要求所做的均等变化与修饰,皆应属本发明的涵盖范围。
Claims (26)
1.一种功率半导体组件的终端结构,该功率半导体组件具有一主动区以及一终端区,且该终端区围绕该主动区,而该终端结构设于该终端区内,其特征在于,该终端结构包括:
一半导体基底,具有一第一导电类型以及位于该终端区内的一沟槽;
一绝缘层,部分填充于该沟槽并覆盖于该半导体基底上,且该绝缘层的上表面具有一凹洞;以及
一金属层,设于该绝缘层上,且填满该凹洞。
2.如权利要求1所述的终端结构,其特征在于,还包括:
一第一掺杂区,设于该终端区的该半导体基底内,且该第一掺杂区具有一第二导电类型;以及
一第二掺杂区,设于该第一掺杂区内,且该第二掺杂区具有该第一导电类型。
3.如权利要求2所述的终端结构,其特征在于,该金属层包括一接触插塞,贯穿该绝缘层以及该第二掺杂区,以电连接该第一掺杂区。
4.如权利要求2所述的终端结构,其特征在于,还包括一接触掺杂区,设于该第一掺杂区内,并与该第二掺杂区相接触,且该接触掺杂区具有该第二导电类型。
5.如权利要求1所述的终端结构,其特征在于,该金属层电连接至该功率半导体组件的一漏极。
6.如权利要求1所述的终端结构,其特征在于,该金属层电连接至该功率半导体组件的一源极。
7.如权利要求1所述的终端结构,其特征在于,该金属层电连接至该功率半导体组件的一栅极。
8.如权利要求1所述的终端结构,其特征在于,该凹洞的一底部位于该第一掺杂区与第二掺杂区间的一界面的上方。
9.如权利要求1所述的终端结构,其特征在于,该沟槽的一宽度约略介于2微米至20微米之间。
10.如权利要求1所述的终端结构,其特征在于,该半导体基底包括:
一基材;以及
一外延层,设于该基材上,且该沟槽贯穿该外延层并延伸至该基材。
11.一种功率半导体组件的终端结构,该功率半导体组件具有一主动区以及
一终端区,且该终端区围绕该主动区,而该终端结构设于该终端区内,其特征在于,该终端结构包括:
一半导体基底,具有一导电类型以及一沟槽;
一绝缘层,填满该沟槽并覆盖于该半导体基底上;以及
一金属层,设于该绝缘层上,且该金属层包括一接触插塞,贯穿该绝缘层。
12.一种功率半导体组件的终端结构,该功率半导体组件具有一主动区以及一终端区,且该终端区围绕该主动区,而该终端结构设于该终端区内,其特征在于,该终端结构包括:
一半导体基底,具有一第一导电类型以及一沟槽;以及
一绝缘层,填满该沟槽并覆盖于该半导体基底上。
13.一种功率半导体组件的制作方法,其特征在于,包括:
提供一半导体基底,该半导体基底具有至少一第一沟槽以及一第二沟槽,且该半导体基底定义有一主动区以及一终端区,而该第一沟槽位于该主动区内,该第二沟槽位于该终端区内,其中该半导体基底具有一第一导电类型;
于该第一沟槽内形成一栅极结构,其中该栅极结构包括一第一绝缘层与一栅极导电层;
于该半导体基底上覆盖一第二绝缘层,且该第二绝缘层填满该第一沟槽,并填充于该第二沟槽内;
移除位于该第一沟槽与该第二沟槽外的该第一绝缘层与该第二绝缘层,以暴露出部分该半导体基底;
于所暴露出的该半导体基底内形成一基体掺杂区以及一源极掺杂区,其中该基体掺杂区具有一第二导电类型,且该源极掺杂区位于该基体掺杂区内,并具有该第一导电类型;
于该半导体基底上覆盖一层间介电层;以及
于该层间介电层上形成一源极金属层与一栅极金属层,使该源极金属层电连接该源极掺杂区,且该栅极金属层电连接该栅极导电层。
14.如权利要求13所述的功率半导体组件的制作方法,其特征在于,形成该栅极结构的步骤包括:
于该半导体基底上覆盖一第一绝缘层,且该第一绝缘层覆盖该第一沟槽与该第二沟槽的表面;以及
于该第二沟槽内填入一栅极导电层。
15.如权利要求14所述的功率半导体组件的制作方法,其特征在于,填入该栅极导电层的步骤包括:
于该第一绝缘层上沉积一导电层,该导电层填满该第一沟槽,且部分填充该第二沟槽;以及进行一等向性刻蚀工艺,移除位于该第一沟槽外的该导电层,以于该第一沟槽内填入该栅极导电层。
16.如权利要求13所述的功率半导体组件的制作方法,其特征在于,该第一沟槽的宽度大于该第二沟槽的宽度约略5至20倍。
17.如权利要求13所述的功率半导体组件的制作方法,其特征在于,该第二绝缘层填满该第二沟槽。
18.如权利要求13所述的功率半导体组件的制作方法,其特征在于,形成该第二绝缘层的步骤是利用一高密度等离子化学气相沉积工艺。
19.如权利要求13所述的功率半导体组件的制作方法,其特征在于,形成该第二绝缘层的材料包括氧化物、硼磷硅玻璃、四乙基氧硅烷或氧化物与四乙基氧硅烷的组合。
20.如权利要求13所述的功率半导体组件的制作方法,其特征在于,移除位于该第一沟槽与该第二沟槽外的该第一绝缘层与该第二绝缘层的步骤包括一化学机械研磨工艺或一光刻工艺。
21.如权利要求13所述的功率半导体组件的制作方法,其特征在于,于形成该层间介电层的步骤后,该方法还包括于该主动区的该层间介电层与该源极掺杂区中形成至少一第一接触洞,以及于该终端区的该层间介电层与该源极掺杂区中形成一第二接触洞。
22.如权利要求21所述的功率半导体组件的制作方法,其特征在于,形成该第一接触洞与该第二接触洞的步骤还包括于该第二沟槽上的该层间介电层形成一凹洞。
23.如权利要求22所述的功率半导体组件的制作方法,其特征在于,还包括于该终端区的该层间介电层上形成一漏极金属层,且该漏极金属层填满该第二接触洞与该凹洞。
24.如权利要求21所述的功率半导体组件的制作方法,其特征在于,于形成该第一接触洞与该第二接触洞的步骤后,该方法还包括进行具有该第二导电类型的一离子注入工艺,于该第一接触洞与该第二接触洞所暴露出的该基体掺杂区内分别形成一接触掺杂区。
25.如权利要求21所述的功率半导体组件的制作方法,其特征在于,该源极金属层填满该第一接触洞。
26.如权利要求21所述的功率半导体组件的制作方法,其特征在于,还包括于该终端区的该层间介电层上形成一漏极金属层,且该漏极金属层填满该第二接触洞。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW099137930 | 2010-11-04 | ||
TW099137930A TWI455287B (zh) | 2010-11-04 | 2010-11-04 | 功率半導體元件之終端結構及其製作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102468276A true CN102468276A (zh) | 2012-05-23 |
CN102468276B CN102468276B (zh) | 2014-06-04 |
Family
ID=46018789
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110272130.7A Active CN102468276B (zh) | 2010-11-04 | 2011-09-13 | 功率半导体组件的终端结构及其制作方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8709895B2 (zh) |
CN (1) | CN102468276B (zh) |
TW (1) | TWI455287B (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104377245A (zh) * | 2014-11-26 | 2015-02-25 | 张家港凯思半导体有限公司 | 一种沟槽型mos器件及其制造方法和终端保护结构 |
CN105428396A (zh) * | 2015-11-16 | 2016-03-23 | 上海华虹宏力半导体制造有限公司 | 功率器件的终端结构及其制造方法 |
CN110993557A (zh) * | 2018-10-02 | 2020-04-10 | 英飞凌科技奥地利有限公司 | 用于在半导体主体中形成绝缘层的方法和晶体管器件 |
CN113394163A (zh) * | 2020-03-13 | 2021-09-14 | 上海格易电子有限公司 | 半导体器件的制造方法 |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI469353B (zh) * | 2012-05-04 | 2015-01-11 | Great Power Semiconductor Corp | 溝槽式功率金氧半場效電晶體與其製造方法 |
TW201349297A (zh) * | 2012-05-17 | 2013-12-01 | Rexchip Electronics Corp | 半導體側壁的離子植入方法 |
TWI546970B (zh) * | 2014-05-13 | 2016-08-21 | 帥群微電子股份有限公司 | 半導體元件的終端結構及其製造方法 |
DE102015102115B3 (de) * | 2015-02-13 | 2016-06-09 | Infineon Technologies Ag | Halbleitervorrichtung mit einem transistorarray und einem abschlussbereich und verfahren zum herstellen einer solchen halbleitervorrichtung |
WO2017074391A1 (en) * | 2015-10-29 | 2017-05-04 | Intel Corporation | Guard ring design enabling in-line testing of silicon bridges for semiconductor packages |
CN111211121B (zh) * | 2018-11-21 | 2024-09-06 | 长鑫存储技术有限公司 | 半导体器件的制作方法与半导体器件 |
US10950699B2 (en) * | 2019-08-05 | 2021-03-16 | Vishay-Siliconix, LLC | Termination for vertical trench shielded devices |
CN111354788B (zh) * | 2020-03-24 | 2023-05-16 | 成都森未科技有限公司 | 一种深沟槽绝缘栅极器件及其制备方法 |
CN115241277B (zh) * | 2022-09-22 | 2023-01-10 | 深圳芯能半导体技术有限公司 | 一种隔离型沟槽mos器件及其制备方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6259139B1 (en) * | 1999-12-31 | 2001-07-10 | United Microelectronics Corp. | Embedded well diode MOS ESD protection circuit |
US6624487B1 (en) * | 2002-05-07 | 2003-09-23 | Texas Instruments Incorporated | Drain-extended MOS ESD protection structure |
CN101211981A (zh) * | 2007-12-22 | 2008-07-02 | 苏州硅能半导体科技股份有限公司 | 一种深沟槽大功率mos器件及其制造方法 |
CN101807574A (zh) * | 2010-03-30 | 2010-08-18 | 无锡新洁能功率半导体有限公司 | 一种沟槽型功率mos器件及其制造方法 |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5430324A (en) | 1992-07-23 | 1995-07-04 | Siliconix, Incorporated | High voltage transistor having edge termination utilizing trench technology |
US6396090B1 (en) | 2000-09-22 | 2002-05-28 | Industrial Technology Research Institute | Trench MOS device and termination structure |
US6309929B1 (en) * | 2000-09-22 | 2001-10-30 | Industrial Technology Research Institute And Genetal Semiconductor Of Taiwan, Ltd. | Method of forming trench MOS device and termination structure |
TWI223865B (en) * | 2001-06-21 | 2004-11-11 | United Microelectronics Corp | Method of fabricating a shallow trench isolation |
TWI310590B (en) * | 2003-03-07 | 2009-06-01 | Trench type power mosfet with low resistance structure and method thereof | |
TW587338B (en) | 2003-05-06 | 2004-05-11 | Mosel Vitelic Inc | Stop structure of trench type DMOS device and its formation method |
US7652326B2 (en) * | 2003-05-20 | 2010-01-26 | Fairchild Semiconductor Corporation | Power semiconductor devices and methods of manufacture |
TWI308375B (en) * | 2003-09-02 | 2009-04-01 | A power mosfet with an isolation trench and method thereof | |
US7368353B2 (en) * | 2003-11-04 | 2008-05-06 | International Rectifier Corporation | Trench power MOSFET with reduced gate resistance |
US7405452B2 (en) | 2004-02-02 | 2008-07-29 | Hamza Yilmaz | Semiconductor device containing dielectrically isolated PN junction for enhanced breakdown characteristics |
US7205630B2 (en) * | 2004-07-12 | 2007-04-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and apparatus for a semiconductor device having low and high voltage transistors |
TWI237331B (en) * | 2004-08-11 | 2005-08-01 | Episil Technologies Inc | A process for manufacturing a vertical power MOSFET |
GB0507157D0 (en) | 2005-04-08 | 2005-05-18 | Ami Semiconductor Belgium Bvba | Double trench for isolation of semiconductor devices |
US7535057B2 (en) | 2005-05-24 | 2009-05-19 | Robert Kuo-Chang Yang | DMOS transistor with a poly-filled deep trench for improved performance |
US7524726B2 (en) * | 2005-08-17 | 2009-04-28 | International Rectifier Corporation | Method for fabricating a semiconductor device |
US8193580B2 (en) * | 2009-08-14 | 2012-06-05 | Alpha And Omega Semiconductor, Inc. | Shielded gate trench MOSFET device and fabrication |
US7521773B2 (en) * | 2006-03-31 | 2009-04-21 | Fairchild Semiconductor Corporation | Power device with improved edge termination |
US20100123193A1 (en) * | 2008-11-14 | 2010-05-20 | Burke Peter A | Semiconductor component and method of manufacture |
US8415739B2 (en) * | 2008-11-14 | 2013-04-09 | Semiconductor Components Industries, Llc | Semiconductor component and method of manufacture |
TWI414025B (zh) * | 2008-12-05 | 2013-11-01 | Maxpower Semiconductor Inc | Power gold - oxygen half - effect transistor structure and its manufacturing method |
US8431457B2 (en) * | 2010-03-11 | 2013-04-30 | Alpha And Omega Semiconductor Incorporated | Method for fabricating a shielded gate trench MOS with improved source pickup layout |
US8367501B2 (en) * | 2010-03-24 | 2013-02-05 | Alpha & Omega Semiconductor, Inc. | Oxide terminated trench MOSFET with three or four masks |
US8779510B2 (en) * | 2010-06-01 | 2014-07-15 | Alpha And Omega Semiconductor Incorporated | Semiconductor power devices manufactured with self-aligned processes and more reliable electrical contacts |
US8614482B2 (en) * | 2011-12-30 | 2013-12-24 | Force Mos Technology Co., Ltd. | Semiconductor power device having improved termination structure for mask saving |
-
2010
- 2010-11-04 TW TW099137930A patent/TWI455287B/zh active
-
2011
- 2011-03-01 US US13/038,346 patent/US8709895B2/en active Active
- 2011-09-13 CN CN201110272130.7A patent/CN102468276B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6259139B1 (en) * | 1999-12-31 | 2001-07-10 | United Microelectronics Corp. | Embedded well diode MOS ESD protection circuit |
US6624487B1 (en) * | 2002-05-07 | 2003-09-23 | Texas Instruments Incorporated | Drain-extended MOS ESD protection structure |
CN101211981A (zh) * | 2007-12-22 | 2008-07-02 | 苏州硅能半导体科技股份有限公司 | 一种深沟槽大功率mos器件及其制造方法 |
CN101807574A (zh) * | 2010-03-30 | 2010-08-18 | 无锡新洁能功率半导体有限公司 | 一种沟槽型功率mos器件及其制造方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104377245A (zh) * | 2014-11-26 | 2015-02-25 | 张家港凯思半导体有限公司 | 一种沟槽型mos器件及其制造方法和终端保护结构 |
CN105428396A (zh) * | 2015-11-16 | 2016-03-23 | 上海华虹宏力半导体制造有限公司 | 功率器件的终端结构及其制造方法 |
CN105428396B (zh) * | 2015-11-16 | 2019-06-11 | 上海华虹宏力半导体制造有限公司 | 功率器件的终端结构及其制造方法 |
CN110993557A (zh) * | 2018-10-02 | 2020-04-10 | 英飞凌科技奥地利有限公司 | 用于在半导体主体中形成绝缘层的方法和晶体管器件 |
CN113394163A (zh) * | 2020-03-13 | 2021-09-14 | 上海格易电子有限公司 | 半导体器件的制造方法 |
Also Published As
Publication number | Publication date |
---|---|
US8709895B2 (en) | 2014-04-29 |
TWI455287B (zh) | 2014-10-01 |
US20120112268A1 (en) | 2012-05-10 |
CN102468276B (zh) | 2014-06-04 |
TW201220469A (en) | 2012-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102468276B (zh) | 功率半导体组件的终端结构及其制作方法 | |
US6710418B1 (en) | Schottky rectifier with insulation-filled trenches and method of forming the same | |
US8735249B2 (en) | Trenched power semiconductor device and fabrication method thereof | |
CN103489913A (zh) | 半导体装置及其制造方法 | |
US20130075741A1 (en) | Lateral PNP Bipolar Transistor Formed with Multiple Epitaxial Layers | |
CN102789987B (zh) | 低米勒电容的超级接面功率晶体管制造方法 | |
CN102339830A (zh) | 半导体器件及其制造方法 | |
JP4735235B2 (ja) | 絶縁ゲート型半導体装置およびその製造方法 | |
CN103107194A (zh) | 沟槽型功率晶体管组件及其制作方法 | |
CN103035721B (zh) | 超级结器件及其制造方法 | |
CN103035720A (zh) | 超级结器件及其制作方法 | |
US11158736B2 (en) | MOSFET structure, and manufacturing method thereof | |
US8492221B2 (en) | Method for fabricating power semiconductor device with super junction structure | |
US20130307064A1 (en) | Power transistor device and fabricating method thereof | |
US8513733B2 (en) | Edge termination region of a semiconductor device | |
CN117410347A (zh) | 低终端面积的超结功率器件及制备方法 | |
CN106206278A (zh) | 绝缘栅型开关元件制造方法 | |
US11075292B2 (en) | Insulated gate bipolar transistor, and manufacturing method therefor | |
US8357972B2 (en) | Semiconductor power device | |
CN103094342B (zh) | 功率晶体管组件及其制作方法 | |
CN102254822B (zh) | 制造功率半导体器件的方法 | |
CN112133750A (zh) | 深沟槽功率器件及其制备方法 | |
CN101924104B (zh) | 金属氧化物半导体的结构及其制造方法 | |
CN102299108B (zh) | 重叠沟槽式栅极半导体组件及其制作方法 | |
CN104037229A (zh) | 半导体装置以及用于制造该半导体装置的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |