CN105428396B - 功率器件的终端结构及其制造方法 - Google Patents
功率器件的终端结构及其制造方法 Download PDFInfo
- Publication number
- CN105428396B CN105428396B CN201510783211.1A CN201510783211A CN105428396B CN 105428396 B CN105428396 B CN 105428396B CN 201510783211 A CN201510783211 A CN 201510783211A CN 105428396 B CN105428396 B CN 105428396B
- Authority
- CN
- China
- Prior art keywords
- terminal structure
- power device
- insulating medium
- medium layer
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 230000001413 cellular effect Effects 0.000 claims abstract description 40
- 239000004065 semiconductor Substances 0.000 claims abstract description 35
- 238000013461 design Methods 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 10
- 230000003647 oxidation Effects 0.000 claims description 10
- 238000007254 oxidation reaction Methods 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 5
- 238000013508 migration Methods 0.000 claims description 5
- 230000005012 migration Effects 0.000 claims description 5
- 238000005121 nitriding Methods 0.000 claims description 5
- 230000008569 process Effects 0.000 claims description 5
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 239000002131 composite material Substances 0.000 claims description 4
- 238000009413 insulation Methods 0.000 claims description 4
- 239000000203 mixture Substances 0.000 claims description 4
- 239000000463 material Substances 0.000 claims 1
- 230000006872 improvement Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000012545 processing Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000013396 workstream Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Abstract
本发明公开了一种功率器件的终端结构，功率器件包括元胞区和终端结构，功率器件形成于半导体衬底上，由划片道在半导体衬底上定义出元胞区；在划片道两侧的半导体衬底上形成有沟槽，在沟槽中填充有绝缘介质层，终端结构的组成部分包括划片后填充于沟槽中的绝缘介质层；终端结构的绝缘介质层的外侧在划片后完全暴露出来，终端结构的绝缘介质层的内侧将元胞区的侧面完全覆盖。本发明还公开了一种功率器件的终端结构的制造方法。本发明能减少终端结构的芯片占用面积、降低成本，能应用于不同耐压的功率器件，能降低功率器件的设计难度。
Description
技术领域
本发明涉及一种半导体集成电路制造领域，特别是涉及一种功率器件的终端结构。本发明还涉及一种功率器件的终端结构的制造方法。
背景技术
现有的功率器件为了保证器件的耐高压特性，会在产品的外圈做终端保护环，确保不会发生产品边缘的横向击穿。终端环的设计只是对产品边缘横向压降的保护，对产品的功能来说没有其他的贡献。终端的设计对产品的性能影响很大，是体现功率器件设计能力的主要评价方面。
如图1所示，是现有功率器件的芯片结构示意图；虚线102至103之间为划片道区域，虚线101至102之间为功率器件的终端结构区域，终端结构成环状结构，也故也称终端环；虚线101内部为功率器件的元胞区。元胞区为功率器件的功能区域，工作过程中会有电流流动；终端结构用于对元胞区进行边缘的横向压降保护。
在芯片设计中划片道为用用于对芯片进行切割过程中划片切割的区域，这部分区域不算在芯片面积中。现有功率器件中元胞区和终端结构同时被划片道环绕，所以现有功率器件的芯片面积要同时包括元胞区和终端结构两部分的面积。所以，终端环的大小会额外占用产品的芯片面积，提高产品的成本，在传统的设计中，耐压越高的产品，终端环占用的面积会越大。
发明内容
本发明所要解决的技术问题是提供一种功率器件的终端结构，能减少终端结构的芯片占用面积、降低成本，能应用于不同耐压的功率器件，能降低功率器件的设计难度。为此，本发明还提供一种功率器件的终端结构的制造方法。
为解决上述技术问题，本发明提供的功率器件的终端结构中功率器件包括元胞区和终端结构，所述功率器件形成于半导体衬底上，由划片道在所述半导体衬底上定义出所述元胞区。
在所述划片道两侧的所述半导体衬底上形成有沟槽，在所述沟槽中填充有绝缘介质层，所述终端结构的组成部分包括划片后填充于所述沟槽中的绝缘介质层。
所述终端结构的绝缘介质层的外侧在划片后完全暴露出来，所述终端结构的绝缘介质层的内侧将所述元胞区的侧面完全覆盖。
进一步的改进是，所述半导体衬底为硅衬底。
进一步的改进是，在所述半导体衬底表面形成有外延层，所述元胞区的漂移区由所述外延层形成，所述沟槽的深度为所述外延层深度的80％到120％之间。
进一步的改进是，所述绝缘介质层的组成材料为二氧化硅或氮化硅或氮氧化硅。
进一步的改进是，所述沟槽的数量为一个，且所述沟槽的宽度为10微米以上，使划片后的所述终端结构的绝缘介质层的横向厚度为10微米以上。
或者，所述沟槽的数量为一个以上，多个所述沟槽之间并列排列，多个所述沟槽之间的所述半导体衬底通过氧化或氮化的方法转换为所述绝缘介质层，各所述沟槽中的区域通过淀积工艺、氧化工艺或氮化工艺形成所述绝缘介质层，横向拼接形成的所述绝缘介质层的横向厚度要求满足使划片后的所述终端结构的绝缘介质层的横向厚度为10微米以上。
进一步的改进是，所述终端结构全部由划片后填充于所述沟槽中的绝缘介质层的组成；所述功率器件的芯片设计中不需放入所述终端结构而全部由所述元胞区组成。
为解决上述技术问题，本发明提供的功率器件的终端结构的制造方法的功率器件包括元胞区和终端结构，包括如下步骤：
步骤一、提供一半导体衬底，由划片道在所述半导体衬底上定义出功率器件的元胞区。
步骤二、在所述划片道两侧的所述半导体衬底上形成沟槽。
步骤三、在所述沟槽中填充绝缘介质层。
步骤四、沿着所述划片道进行划片，所述终端结构的组成部分包括划片后填充于所述沟槽中的绝缘介质层；所述终端结构的绝缘介质层的外侧在划片后完全暴露出来，所述终端结构的绝缘介质层的内侧将所述元胞区的侧面完全覆盖。
本发明通过在划片道两侧形成沟槽并在沟槽中填充绝缘介质层作为终端结构的组成部分，能减少终端结构占用由划片道定义的芯片区域的面积或能使终端结构不占用芯片区域的面积，使得用于形成元胞区的芯片区域的面积增加或使芯片区域的面积都用于形成元胞区，所以本发明能减少终端结构的芯片占用面积、降低成本。
另外，本发明采用由沟槽填充的绝缘介质层组成的终端结构还能能应用于不同耐压的功率器件，对功率器件的产品的设计只需集中在芯片内部的元胞上，终端结构采用划片道内形成的统一结构即可，从而能降低功率器件的设计难度和工艺加工难度，对产品的均一性，稳定性以及良率的提升都有显著改善。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有功率器件的芯片结构示意图；
图2是本发明实施例功率器件的芯片划片前结构示意图；
图3是本发明实施例功率器件的芯片划片后结构示意图。
具体实施方式
如图2所示，是本发明实施例功率器件的芯片划片前结构示意图；如图3所示，是本发明实施例功率器件的芯片划片后结构示意图。本发明实施例功率器件包括元胞区1和终端结构3，所述功率器件形成于半导体衬底上，较佳选择为，所述半导体衬底为硅衬底。由划片道2在所述半导体衬底上定义出所述元胞区1；由图2所示可知，划片道2的宽度即为所述元胞区1之间的间距D1。
在所述划片道2两侧的所述半导体衬底上形成有沟槽，在所述沟槽中填充有绝缘介质层，所述终端结构3的组成部分包括划片后填充于所述沟槽中的绝缘介质层。较佳选择为，所述绝缘介质层的组成材料为二氧化硅或氮化硅或氮氧化硅。在所述半导体衬底表面形成有外延层，所述元胞区1的漂移区由所述外延层形成，所述沟槽的深度为所述外延层深度的80％到120％之间。
如图3所示，所述终端结构3的绝缘介质层的外侧在划片后完全暴露出来，所述终端结构3的绝缘介质层的内侧将所述元胞区1的侧面完全覆盖。
所述沟槽的数量为一个，且所述沟槽的宽度为10微米以上，使划片后的所述终端结构3的绝缘介质层的横向厚度为10微米以上；
或者，所述沟槽的数量为一个以上，多个所述沟槽之间并列排列，多个所述沟槽之间的所述半导体衬底通过氧化或氮化的方法转换为所述绝缘介质层，各所述沟槽中的区域通过淀积工艺、氧化工艺或氮化工艺形成所述绝缘介质层，横向拼接形成的所述绝缘介质层的横向厚度要求满足使划片后的所述终端结构3的绝缘介质层的横向厚度为10微米以上。
本发明实施例中，所述终端结构3全部由划片后填充于所述沟槽中的绝缘介质层的组成；所述功率器件的芯片设计中不需放入所述终端结构3而全部由所述元胞区1组成，这样终端结构3完全不会占用芯片面积，由于面积的减少能增加芯片集成度，而芯片集成度的增加能降低成本，所以本发明实施例能降低成本；同时，本发明实施例的终端结构3由填充由沟槽中的绝缘介质层组成，该结构能适用于不同耐压的功率器件，使得芯片设计时不需考虑终端结构的变化，而仅需针对元胞区进行设计即可，所以本发明实施例能降低芯片设计难度，以及能降低工艺加工的难度，对产品的均匀性，稳定性以及良率的提升都会有显著的改善。
在其他实施例中，划片后填充于所述沟槽中的绝缘介质层作为所述终端结构3的一部分，所述终端结构3的另一部分则占用一定的芯片区域，这样结构也同样能降低终端结构占用芯片区域的面积，降低成本，以及能降低芯片设计难度和工艺加工的难度，以及改善产品的均匀性，稳定性以及提高良率。
本发明实施例功率器件的终端结构的制造方法包括如下步骤：
步骤一、提供一半导体衬底，由划片道2在所述半导体衬底上定义出功率器件的元胞区1；其中，功率器件包括元胞区1和终端结构3。
较佳选择为，所述半导体衬底为硅衬底。由划片道2在所述半导体衬底上定义出所述元胞区1；由图2所示可知，划片道2的宽度即为所述元胞区1之间的间距D1。
步骤二、在所述划片道2两侧的所述半导体衬底上形成沟槽。
较佳选择为，所述绝缘介质层的组成材料为二氧化硅或氮化硅或氮氧化硅。在所述半导体衬底表面形成有外延层，所述元胞区1的漂移区由所述外延层形成，所述沟槽的深度为所述外延层深度的80％到120％之间。
所述沟槽的数量为一个，且所述沟槽的宽度为10微米以上，使划片后的所述终端结构3的绝缘介质层的横向厚度为10微米以上；
或者，所述沟槽的数量为一个以上，多个所述沟槽之间并列排列，多个所述沟槽之间的所述半导体衬底通过氧化或氮化的方法转换为所述绝缘介质层，各所述沟槽中的区域通过淀积工艺、氧化工艺或氮化工艺形成所述绝缘介质层，横向拼接形成的所述绝缘介质层的横向厚度要求满足使划片后的所述终端结构3的绝缘介质层的横向厚度为10微米以上。
步骤三、在所述沟槽中填充绝缘介质层。
步骤四、沿着所述划片道2进行划片，所述终端结构3的组成部分包括划片后填充于所述沟槽中的绝缘介质层；所述终端结构3的绝缘介质层的外侧在划片后完全暴露出来，所述终端结构3的绝缘介质层的内侧将所述元胞区1的侧面完全覆盖。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (10)
1.一种功率器件的终端结构，其特征在于：功率器件包括元胞区和终端结构，所述功率器件形成于半导体衬底上，由划片道在所述半导体衬底上定义出所述元胞区；
在所述划片道两侧的所述半导体衬底上形成有沟槽，在所述沟槽中填充有绝缘介质层，所述终端结构的组成部分包括划片后填充于所述沟槽中的绝缘介质层；
所述终端结构的绝缘介质层的外侧在划片后完全暴露出来，所述终端结构的绝缘介质层的内侧将所述元胞区的侧面完全覆盖；
在所述半导体衬底表面形成有外延层，所述元胞区的漂移区由所述外延层形成，所述沟槽的深度为所述外延层深度的80％到120％之间。
2.如权利要求1所述的功率器件的终端结构，其特征在于：所述半导体衬底为硅衬底。
3.如权利要求1或2所述的功率器件的终端结构，其特征在于：所述绝缘介质层的组成材料为二氧化硅或氮化硅或氮氧化硅。
4.如权利要求1或2所述的功率器件的终端结构，其特征在于：所述沟槽的数量为一个，且所述沟槽的宽度为10微米以上，使划片后的所述终端结构的绝缘介质层的横向厚度为10微米以上；
或者，所述沟槽的数量为一个以上，多个所述沟槽之间并列排列，多个所述沟槽之间的所述半导体衬底通过氧化或氮化的方法转换为所述绝缘介质层，各所述沟槽中的区域通过淀积工艺、氧化工艺或氮化工艺形成所述绝缘介质层，横向拼接形成的所述绝缘介质层的横向厚度要求满足使划片后的所述终端结构的绝缘介质层的横向厚度为10微米以上。
5.如权利要求1或2所述的功率器件的终端结构，其特征在于：所述终端结构全部由划片后填充于所述沟槽中的绝缘介质层的组成；所述功率器件的芯片设计中不需放入所述终端结构而全部由所述元胞区组成。
6.一种功率器件的终端结构的制造方法，功率器件包括元胞区和终端结构，其特征在于，包括如下步骤：
步骤一、提供一半导体衬底，由划片道在所述半导体衬底上定义出功率器件的元胞区；
步骤二、在所述划片道两侧的所述半导体衬底上形成沟槽；
在所述半导体衬底表面形成有外延层，所述元胞区的漂移区由所述外延层形成，所述沟槽的深度为所述外延层深度的80％到120％之间；
步骤三、在所述沟槽中填充绝缘介质层；
步骤四、沿着所述划片道进行划片，所述终端结构的组成部分包括划片后填充于所述沟槽中的绝缘介质层；所述终端结构的绝缘介质层的外侧在划片后完全暴露出来，所述终端结构的绝缘介质层的内侧将所述元胞区的侧面完全覆盖。
7.如权利要求6所述的功率器件的终端结构的制造方法，其特征在于：所述半导体衬底为硅衬底。
8.如权利要求6或7所述的功率器件的终端结构的制造方法，其特征在于：所述绝缘介质层的组成材料为二氧化硅或氮化硅或氮氧化硅。
9.如权利要求6或7所述的功率器件的终端结构的制造方法，其特征在于：所述沟槽的数量为一个，且所述沟槽的宽度为10微米以上，使划片后的所述终端结构的绝缘介质层的横向厚度为10微米以上；
或者，所述沟槽的数量为一个以上，多个所述沟槽之间并列排列，多个所述沟槽之间的所述半导体衬底通过氧化或氮化的方法转换为所述绝缘介质层，各所述沟槽中的区域通过淀积工艺、氧化工艺或氮化工艺形成所述绝缘介质层，横向拼接形成的所述绝缘介质层的横向厚度要求满足使划片后的所述终端结构的绝缘介质层的横向厚度为10微米以上。
10.如权利要求6或7所述的功率器件的终端结构的制造方法，其特征在于：所述终端结构全部由划片后填充于所述沟槽中的绝缘介质层的组成；所述功率器件的芯片设计中不需放入所述终端结构而全部由所述元胞区组成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510783211.1A CN105428396B (zh) | 2015-11-16 | 2015-11-16 | 功率器件的终端结构及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510783211.1A CN105428396B (zh) | 2015-11-16 | 2015-11-16 | 功率器件的终端结构及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105428396A CN105428396A (zh) | 2016-03-23 |
| CN105428396B true CN105428396B (zh) | 2019-06-11 |
Family
ID=55506470
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510783211.1A Active CN105428396B (zh) | 2015-11-16 | 2015-11-16 | 功率器件的终端结构及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105428396B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102468276A (zh) * | 2010-11-04 | 2012-05-23 | 大中积体电路股份有限公司 | 功率半导体组件的终端结构及其制作方法 |
| CN103489782A (zh) * | 2012-06-14 | 2014-01-01 | 帅群微电子股份有限公司 | 沟槽式功率半导体结构的制造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7452777B2 (en) * | 2006-01-25 | 2008-11-18 | Fairchild Semiconductor Corporation | Self-aligned trench MOSFET structure and method of manufacture |
-
2015
- 2015-11-16 CN CN201510783211.1A patent/CN105428396B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102468276A (zh) * | 2010-11-04 | 2012-05-23 | 大中积体电路股份有限公司 | 功率半导体组件的终端结构及其制作方法 |
| CN103489782A (zh) * | 2012-06-14 | 2014-01-01 | 帅群微电子股份有限公司 | 沟槽式功率半导体结构的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105428396A (zh) | 2016-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9508604B1 (en) | Methods of forming punch through stop regions on FinFET devices on CMOS-based IC products using doped spacers | |
| US9847331B2 (en) | Semiconductor integrated circuit | |
| KR101492719B1 (ko) | 소스/드레인에 하부 ＳｉＧｅ 층을 갖는 FinFET | |
| CN103811345B (zh) | 半导体器件及其制造方法 | |
| CN110504265A (zh) | 半导体器件 | |
| CN109904074A (zh) | 全包围栅场效应晶体管及其制造方法 | |
| JP2017527099A5 (zh) | ||
| CN102157556A (zh) | 基于氧化分凝的埋沟结构硅基围栅晶体管及其制备方法 | |
| CN108063120A (zh) | 使用强化栅极盖体及间隔物部分的自对准接触部保护 | |
| CN103077921B (zh) | 互连线结构及互连线结构的形成方法 | |
| CN105428396B (zh) | 功率器件的终端结构及其制造方法 | |
| CN104362172B (zh) | 具有终端环的半导体芯片结构及其制造方法 | |
| US10083879B2 (en) | Semiconductor nanowire device and fabrication method thereof | |
| CN102157557B (zh) | 一种基于纳米线器件的耐高压横向双向扩散晶体管 | |
| US20140217503A1 (en) | Silicon-on-insulator radio-frequency device and method of forming the same | |
| CN105336596B (zh) | 一种高介电常数界面层的制备方法 | |
| US20120289023A1 (en) | Method for Producing a Semiconductor Device | |
| IT202000001942A1 (it) | Dispositivo elettronico di potenza a conduzione verticale avente ridotta resistenza di accensione e relativo processo di fabbricazione | |
| US9000532B2 (en) | Vertical PMOS field effect transistor and manufacturing method thereof | |
| US20150263163A1 (en) | Semiconductor device | |
| CN105405890B (zh) | 包括带电荷体侧墙的半导体器件及其制造方法 | |
| TWI606574B (zh) | Semiconductor device | |
| TWI575705B (zh) | 半導體積體電路 | |
| US9214511B2 (en) | Integrated inductor and integrated inductor fabricating method | |
| TWI414051B (zh) | 半導體結構及其製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |