CN104037229A - 半导体装置以及用于制造该半导体装置的方法 - Google Patents

半导体装置以及用于制造该半导体装置的方法 Download PDF

Info

Publication number
CN104037229A
CN104037229A CN201410066498.1A CN201410066498A CN104037229A CN 104037229 A CN104037229 A CN 104037229A CN 201410066498 A CN201410066498 A CN 201410066498A CN 104037229 A CN104037229 A CN 104037229A
Authority
CN
China
Prior art keywords
coating
groove part
channel portions
region
oxide skin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410066498.1A
Other languages
English (en)
Other versions
CN104037229B (zh
Inventor
姜守昶
金荣载
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MagnaChip Semiconductor Ltd
Original Assignee
MagnaChip Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MagnaChip Semiconductor Ltd filed Critical MagnaChip Semiconductor Ltd
Publication of CN104037229A publication Critical patent/CN104037229A/zh
Application granted granted Critical
Publication of CN104037229B publication Critical patent/CN104037229B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0865—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0869—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供了一种半导体装置以及用于制造该半导体装置的方法。所述半导体装置包括：沟槽，设置在基底内，沟槽包括宽度比下沟槽部分的宽度宽的上沟槽部分；栅极，设置在沟槽中；层间绝缘层图案，设置在上沟槽部分中的栅极上；源极区域，设置在基底内并且接触上沟槽部分的侧壁；主体区域，设置在基底中的源极区域的下面；以及接触沟槽，设置在主体区域的上面并且填充有导电材料。

Description

半导体装置以及用于制造该半导体装置的方法
技术领域
下面的描述涉及一种半导体装置，并且涉及例如具有其上部宽度比下部宽度宽的沟槽的半导体装置以及用来制造该半导体装置的方法。
背景技术
金属氧化物半导体场效应晶体管（MOSFET）是半导体产业中众所周知的一种半导体装置。MOSFET的一种类型是垂直导电沟槽MOSFET。
图1是示意性示出MOSFET的剖视图。
参照图1，MOSFET10包括沟槽17。沟槽17均包括通过栅极绝缘层19与主体区域15绝缘的多晶硅栅极21。源极区域23接触每个沟槽17的侧表面。栅极绝缘层19使栅极21与金属层30绝缘。半导体基底11形成MOSFET10的漏极。
仍然参照图1，附图标记A表示沟槽宽度，B表示接触开口，C表示沟槽与接触开口之间的间隙。当MOSFET10偏置在导通状态时，电流在源极区域23和半导体基底11之间竖直流动。
在导通状态，MOSFET10的电流能力与漏极和源极之间的导通电阻Rdson成反比。因此，为了改善MOSFET10的电流能力，必须降低导通电阻Rdson。
一种降低MOSFET10的导通电阻的方法是增加沟槽17的密度，即，每单位面积的沟槽个数。这个通过减小单元间距实现。然而，MOSFET的单元间距可以减小的程度受限于包括在MOSFET单元中的特定部件和制造MOSFET使用的工艺。
在MOSFET中，源极区域通常从沟槽沿着水平方向形成在半导体基底上，以使导通电阻降低。这样增加了每单位面积的MOSFET单元的密度。
为了降低MOSFET的导通电阻，必须增加每单位面积的沟槽的个数。然而，需要在沟槽和表面上的接触开口之间设置间隙的工艺，以从沟槽沿着水平方向在半导体基底上形成源极区域。因此，限制了沟槽间隙可以减小的程度，并且还限制了MOSFET的导通电阻可以降低的程度。
发明内容
在一个总体方面，提供一种半导体装置，所述半导体装置包括：沟槽，设置在基底的外延层内，沟槽具有宽度大于下沟槽部分的宽度的上沟槽部分；栅极绝缘层，设置在沟槽的内表面上；栅极，设置在沟槽内；层间绝缘层图案，设置在包括栅极的沟槽内的栅极绝缘层上；源极区域，设置在基底内并且接触沟槽的上沟槽部分的侧壁；主体区域，设置在基底的外延层内；接触沟槽，填充有金属，接触沟槽使源极区域和主体区域能够彼此接触；以及重掺杂区域，形成在接触沟槽的下面，重掺杂区域具有类型与主体区域的杂质类型相同的杂质并且具有比主体区域的杂质浓度高的杂质浓度。
源极区域的下表面可以形成为低于接触沟槽的下表面。
栅极的上表面可以与接触沟槽的下表面齐平或比接触沟槽的下表面高。
从基底的上表面到接触沟槽的下表面的深度可以是从基底的上表面到下沟槽部分的下表面的深度的一半。
栅极的上表面可以与接触沟槽的下表面齐平或比接触沟槽的下表面低。
层间绝缘层可以包括BPSG膜、HLD氧化物或它们的组合。
在另一个总体方面，提供一种用于制造半导体装置的方法，所述方法包括：在基底的外延层内形成下沟槽部分；在下沟槽部分的表面上形成第一氧化物层；在下沟槽部分内的第一氧化物层上形成牺牲埋层图案；去除第一氧化物层的暴露部分，以暴露下沟槽部分的侧壁；在下沟槽部分的侧壁上和牺牲埋层图案的表面上形成第二氧化物层；去除第二氧化物层、牺牲埋层图案和第一氧化物层，以在下沟槽部分的侧壁上形成上沟槽部分，上沟槽部分的宽度大于下沟槽部分的宽度；在下沟槽部分的表面、上沟槽部分的表面和基底的外延层的表面上形成栅极绝缘层；通过在下沟槽部分和上沟槽部分内的栅极绝缘层上沉积多晶硅填充沟槽；在外延层内形成主体区域；通过蚀刻多晶硅在下沟槽部分内形成栅极；通过离子注入到上沟槽部分的侧壁中形成源极区域；在上沟槽部分内的栅极绝缘层上形成层间绝缘层图案；形成接触沟槽以使源极区域和主体区域接触；在接触沟槽上形成重掺杂杂质区域，重掺杂杂质区域具有类型与主体区域的杂质类型相同的杂质并且具有比主体区域的杂质浓度高的杂质浓度；以及用金属层填充接触沟槽。
可以利用自对准接触蚀刻方法形成接触沟槽。
层间绝缘层可以包括BPSG膜、HLD氧化物或它们的组合。
牺牲埋层图案可以由多晶硅或层间绝缘材料制成。
可以通过回蚀多晶硅形成栅极。
在另一个总体方面，提供一种用于制造半导体装置的方法，所述方法包括：在包括外延层的基底内形成下沟槽部分；在下沟槽部分的表面上形成第一氧化物层；在下沟槽部分内的第一氧化物层上沉积多晶硅；在外延层内形成主体区域；在下沟槽部分内形成栅极并且使第一氧化物层部分地暴露；去除第一氧化物层的暴露部分，以暴露下沟槽部分的侧壁；在栅极和下沟槽部分的侧壁上形成第二氧化物层以形成上沟槽部分，上沟槽部分的宽度大于下沟槽部分的宽度；在包括上沟槽部分的栅极上形成绝缘层；在上沟槽部分内的绝缘层上形成层间绝缘层图案；形成接触沟槽以接触主体区域；在接触沟槽下面形成重掺杂杂质区域，重掺杂杂质区域具有类型与主体区域的杂质类型相同的杂质并且具有比主体区域的杂质浓度高的杂质浓度；以及用金属层填充接触沟槽。
可以利用自对准接触蚀刻方法形成接触沟槽。
层间绝缘层可以包括BPSG膜、HLD氧化物或它们的组合。
可以通过回蚀多晶硅形成栅极。
所述方法的总体方面还可以包括：在形成栅极之后去除第一氧化物层之前，通过离子注入形成源极区域。
所述方法的总体方面还可以包括：在上沟槽部分的侧壁上形成第二氧化物层之后，通过离子注入形成源极区域。
所述方法的总体方面还可以包括：在去除第二氧化物层之后，通过离子注入形成源极区域。
接触沟槽可以被形成为接触源极区域。
在另一个总体方面，提供一种半导体装置，所述半导体装置包括：沟槽，设置在基底内，沟槽包括在宽度上比下沟槽部分宽的上沟槽部分；栅极，设置在沟槽中；层间绝缘层图案，设置在上沟槽部分的栅极上方；源极区域，设置在基底内并且接触上沟槽部分的侧壁；主体区域，设置在基底中的源极区域的下面；以及接触沟槽，设置在主体区域的上方并填充有导电材料。
所述半导体装置的总体方面还可以包括：杂质区域，形成在接触沟槽的下面，杂质区域具有与主体区域的杂质类型相同的杂质并且具有比主体区域的杂质浓度高的杂质浓度。
从以下详细的描述、附图和权利要求，本发明的其他特征和方面可以显而易见。
附图说明
图1是示出使用沟槽的MOSFET的剖视图的示意图。
图2是示出根据本公开的半导体装置的示例的剖视图的示意图。
图3A至图3N是半导体装置在其制造期间的剖视图，用于顺序地示出用于制造半导体装置的方法的示例。
图4A至图4L是半导体装置在其制造期间的剖视图，以示出用于制造半导体装置的方法的另一个示例。
图5是示出根据本公开的对应于半导体装置的示例的单元间距的电阻值变化的曲线图。
贯穿整个附图和“具体实施方式”，除非另有说明，否则相同的附图标记将理解为指的是同样的元件、特征和结构。为了清楚、示出和方便起见，可能会夸大这些元件的相对尺寸和绘制。
具体实施方式
提供下面详细的描述以用来帮助读者获取对在此描述的方法、设备和/或系统的全面理解。因此，在此描述的系统、设备和/或方法的各种改变、修改和等同将被建议给本领域的普通技术人员。另外，为了增加清晰度和简洁度，可能会省略公知的功能和构造的描述。
图2是示出根据本公开的半导体装置的示例的剖视图。
参照图2，根据本公开的半导体装置的示例可以包括：沟槽105，形成在具有外延层101a的半导体基底101内，并且上沟槽部分105b的宽度W2比下沟槽部分105a的宽度W1宽；栅极绝缘层113，形成在沟槽105的下沟槽部分105a的内表面上；栅极115a，形成在沟槽105内的栅极绝缘层113上；源极区域117，形成在半导体基底101的外延层101a内并且接触沟槽105的上侧壁；层间绝缘层119a，形成在包含栅极115a的沟槽105内的栅极绝缘层113上；主体区域101b，形成在半导体基底101的外延层101a内；重掺杂P型区域123，形成在主体区域101b的表面内；以及金属层127，形成为使主体区域101b和源极区域117彼此接触。
在这个示例中，栅极绝缘层113可以实施为氧化硅层并且可以具有大约至的厚度。
栅极115a可以由多晶硅制成并且形成在下沟槽部分105a内。栅极115a可以大约为至厚。栅极115a的多晶硅可以掺杂有杂质。
源极区域117可以形成在半导体基底101内，并且可以接触上沟槽部分105b。源极区域117可以通过沿着半导体基底的与上沟槽部分105b接触的区域注入N型杂质（诸如，砷或磷）来形成。即，源极区域117可以对应于上沟槽部分105b形成在半导体基底101内。在这个示例中，半导体基底101可以被用作漏极区域。
此外，层间绝缘层119a可以由诸如BPSG（硼磷硅玻璃）膜、HLD（高温低压沉积）氧化物或它们的组合的绝缘材料制成，并且可以具有大约 至的厚度。
同时，P型主体区域101b可以形成在沟槽105外侧的半导体基底101内。例如，P型主体区域101b可以以注入P型杂质（诸如硼）的方式形成在相邻沟槽105之间的半导体基底101的外延层内。
重掺杂P型区域123可以允许金属层127和主体区域101b之间的欧姆接触。根据本发明，重掺杂P型区域123可以具有比P型主体区域101b的杂质浓度高的杂质浓度。
金属层127可以通过从每个沟槽的上表面延伸并且填充上沟槽部分105b的层间绝缘层图案119a与栅极115a绝缘。
如上所述，在根据本公开的半导体装置100中，上沟槽部分105b的宽度W2会比下沟槽部分105a的宽度W1宽。这样可以确保沟槽和接触开口之间的间隙，以允许在上沟槽的下端上形成源极区域。
例如，因为上沟槽部分的宽度W2比下沟槽部分105a的宽度W1宽，所以半导体装置可以确保源极区域117在接触上沟槽部分105b的半导体基底内。这样可以使单元间距（沟槽与沟槽之间的宽度）最小化，以增加单元密度。因此，可以降低作为使用沟槽的半导体装置的主要特征之一的导通电阻Rdson。
在下文中，将参照图3A至图3N来描述用于制造具有所述构造的半导体装置的方法。
图3A至图3N示出了半导体装置在其制造期间的剖视图，以顺序地示出用于制造这种半导体装置的方法的示例。
如图3A所示，可以将轻掺杂N型外延层101a设置在重掺杂N型半导体基底101上。
虽然未示出，但是可以在由无源层区域和有源区域限定的半导体基底101上顺序地沉积衬垫氧化物层（未示出）和衬垫氮化硅层（未示出）。例如，衬垫氧化物层（未示出）和衬垫氮化硅层（未示出）可以用作硬掩模材料层。另外，硬掩模材料层的厚度可以比深沟槽的深度小得多。
接下来，虽然未示出，但是可以在衬垫氮化硅层（未示出）上涂覆第一感光层（未示出）。
第一感光层（未示出）可以通过利用曝光掩模（未示出）的光刻工艺来曝光并显影，并且可以去除显影的部分，从而形成感光层图案104。
仍然参照图3A，可以利用感光层图案104作为掩模来蚀刻构成硬掩模的衬垫氮化硅层和衬垫氧化物层，以形成衬垫氮化硅图案103和氧化物层图案102。然后可以去除第一感光层图案104。这里，蚀刻执行到衬垫氮化硅层103和衬垫氧化物层102中，以防止在执行蚀刻以形成浅沟槽（即，上沟槽部分）时可能引起的感光层的有缺陷的涂覆。即，使用衬垫氮化硅层103和衬垫氧化物层102可以有助于通过采用硬掩模蚀刻工艺限定浅沟槽形成区域（即，上沟槽部分形成区域）的工艺。然后，通过利用硬掩模的衬垫氮化硅图案103形成浅沟槽。
参照图3B，构成硬掩模的衬垫氮化硅层图案103和衬垫氧化物层图案102可以被用作蚀刻掩模来蚀刻位于这些图案下面的半导体基底101的外延层101a的暴露部分，从而形成对应于深沟槽的下沟槽部分105a。
接下来，参照图3C，可以去除衬垫氮化硅图案103和衬垫氧化物层图案102。然后，可以使包含下沟槽部分105a在内的半导体基底101的外延层101a的表面氧化以形成第一氧化物层107。在这个工艺中，可以利用氮化物层形成侧壁氮化物层代替第一氧化物层107。在使用氮化物层的情况下，在形成氮化物层之前可以形成侧壁氧化物层以减小半导体基底和氮化物层材料之间的应力。第一氧化物层107可以以热氧化方式生长。
第一氧化物层107的厚度可以根据执行氧化所使用的持续时间而变化。即，第一氧化物层107的厚度可以通过调节氧化时间来适当地控制。
参照图3D，可以在第一氧化物层107上沉积多晶硅或层间绝缘层材料，形成牺牲埋层109，其中，第一氧化物层107位于包括下沟槽部分105a的半导体基底101的外延层101a上。在这个示例中，牺牲埋层109可以形成有充足的厚度以掩埋并且填满下沟槽部分105a的内侧。
参照图3E，可以对牺牲埋层109进行回蚀，以在下沟槽部分105a内形成牺牲埋层图案109a。这里，会使第一氧化物层107部分地暴露于外部。
参照图3F，可以去除第一氧化物层107的暴露在外的部分，以将下沟槽部分105a的侧壁和牺牲埋层图案109a的上表面暴露于外部。
接下来，参照图3G，可以使下沟槽部分105a暴露在外的侧壁和半导体基底101的外延层101a的表面氧化，以形成第二氧化物层111。在这个示例中，第二氧化物层111可以以热氧化方式生长。然而，在其他示例中可以采用形成第二氧化物层111的其他方法。
在这个示例中，第二氧化物层111的厚度可以根据执行氧化所用的持续时间而变化。即，第二氧化物层111的厚度可以通过调节氧化时间来适当地控制。在这个示例中，由于在氧化期间半导体基底101的硅（Si）与外界氧（O2）反应，所以可以在下沟槽部分105a的表面和半导体基底101的表面上形成第二氧化物层111。
参照图3H，可以去除第二氧化物层111，牺牲埋层图案109a和第一氧化物层107a，以形成包括下沟槽部分105a和上沟槽部分105b的沟槽105，其中，上沟槽部分105b的宽度W2比下沟槽部分105a的宽度W1宽。例如，可以根据第二氧化物层111的厚度来适当地控制上沟槽部分105b的宽度W2。即，由于第二氧化物层111的厚度可通过适当地控制氧化时间而改变，所以可以通过适当地调节氧化时间来控制上沟槽部分105b的宽度W2。
参照图3I，可以在包括沟槽105在内的半导体基底101的外延层101a的整个表面上形成栅极绝缘层113，其中，沟槽105设置有下沟槽部分105a和上沟槽部分105b。在这个示例中，栅极绝缘层113可以实施为氧化硅层，并且栅极绝缘层113可以具有大约至的厚度。
然后，如图3J所示，可以在沟槽105内的栅极绝缘层113上以充分的厚度沉积多晶硅层115来填满沟槽105。可以用杂质掺杂多晶硅层115。在示例中，通过将P型杂质（诸如硼）离子注入到半导体基底101的在沟槽105外侧的外延层101a中，可以在相邻沟槽105之间的半导体基底101内形成P型主体区域101b。在这个示例中，可以将P型杂质离子注入到半导体基底101的外延层101a中而不用单独的掩模。
参照图3K，可以将多晶硅层115回蚀仅留下下沟槽部分105a，从而形成栅极115a。
参照图3L，可以将诸如砷或磷的N型杂质注入到半导体基底101的外延层101a的与上沟槽部分105b接触的表面中，从而在半导体基底101的主体区域101b的与上沟槽部分105b接触的表面内形成源极区域117。例如，源极区域117可以对应于上沟槽部分105b形成在半导体基底101的外延层101a内。半导体基底101可以被用作漏极区域。
参照图3M，可以在栅极115a和栅极绝缘层113上沉积层间绝缘层119。在这个示例中，层间绝缘层119可以由诸如BPSG膜、HLD氧化物或它们的组合的绝缘材料制成。然而，在其他示例中，可以使用不同的绝缘材料来形成层间绝缘层119。
参照图3N，可以通过平坦化选择性地去除层间绝缘层119，从而在沟槽115内形成层间绝缘层图案119a。
然后，为了使半导体基底101的主体区域101b和源极区域117能够彼此接触，可以利用自对准接触（SAC）蚀刻工艺形成接触沟槽，然后可以通过离子注入到所述接触沟槽的下表面中来重掺杂P型区域123。在这种情况下，栅极115a的上表面可以与接触沟槽的下表面齐平或者高于接触沟槽的下表面。另外，从基底101的上表面到接触沟槽的下表面的深度可以是从基底101的上表面到下沟槽部分105a的下表面的深度的一半。
可以用金属填满所述接触沟槽以形成金属层127。因此，可以完成根据本公开的半导体装置100的制造工艺。这里，重掺杂P型区域123可以允许金属层127和主体区域101b之间的欧姆接触。另外，金属层127可以通过沿着每个沟槽的上表面延伸的层间绝缘层图案119a与栅极115a绝缘。
在下文中，将参照图4A至图4L来描述根据另一个示例的用于制造半导体装置的方法。
图4A至图4L是顺序地示出用于制造半导体装置的方法的另一个示例的剖视图。
参照图4A，可以在重掺杂N型半导体基底201上设置轻掺杂N型外延层201a。
虽然未示出，但是可以在通过无源层区域和有源区域限定的半导体基底201上顺序地沉积衬垫氧化物层（未示出）和衬垫氮化硅层（未示出）。这里，衬垫氧化物层（未示出）和衬垫氮化硅层（未示出）可以一起用作硬掩模材料层。另外，硬掩模材料层的厚度可以比深沟槽的深度薄。因此，可以抑制或防止感光层发生有缺陷的涂覆。
接下来，虽然未示出，但是可以在衬垫氮化硅层（未示出）上涂覆第一感光层（未示出）。
可以利用曝光掩模（未示出）通过光刻工艺对感光层（未示出）进行曝光并显影，并且可以去除显影部分，从而形成感光层图案204。
仍然参照图4A，可以利用感光层图案204作为掩模来蚀刻构成硬掩模的衬垫氮化硅层和衬垫氧化物层，以形成衬垫氮化硅层图案203和衬垫氧化物层图案202。然后，可以去除第一感光层图案204。在这个示例中，蚀刻执行到衬垫氮化硅层和衬垫氧化物层中，以防止当执行用于形成浅沟槽（即，沟槽的上沟槽部分）的蚀刻时可能引起的感光层发生有缺陷的涂覆。即，衬垫氮化硅层图案203和衬垫氧化物层图案202的形成有助于通过硬掩模蚀刻限定浅沟槽形成区域（即，上沟槽部分区域）的工艺。然后，通过利用衬垫氮化硅图案203作为硬掩模来形成浅沟槽。
参照图4B，形成硬掩模的衬垫氮化硅层图案203和衬垫氧化物层图案202可以用作蚀刻掩膜来蚀刻位于这些图案下面的半导体基底201的外延层201a的暴露部分，从而形成对应于深沟槽的下沟槽部分205a。
接下来，参照图4C，可以去除衬垫氮化硅层图案203和衬垫氧化物层图案202。然后，可以使包括下沟槽部分105a在内的半导体基底201的外延层201a的表面氧化，以形成第一氧化物层207。在这个示例中，可以利用氮化物层形成侧壁氮化物层代替形成第一氧化物层207。在形成侧壁氮化物层的情形中，在形成氮化物层之前可以形成侧壁氧化物层以减小半导体基底和氮化物层材料之间的应力。第一氧化物层207可以以热氧化方式生长。
第一氧化物层207的厚度可以根据执行氧化所用的持续时间而变化。即，第一氧化物层207的厚度可以通过调节氧化时间来适当地控制。
参照图4D，可以在位于包括下沟槽部分205a在内的半导体基底201的外延层201a上的第一氧化物层207上沉积多晶硅，从而形成多晶硅层209。在这个示例中，多晶硅层209可以形成有充分的厚度以填满下沟槽部分205a的内侧。通过将诸如硼的P型杂质离子注入到沟槽205外侧的半导体基底201的外延层201a中，可以在相邻沟槽205之间的半导体基底201内形成P型主体区域201b。P型杂质可以离子注入到半导体基底201的外延层201a中而不用单独掩膜。
如在图4E中所示，可以回蚀多晶硅层209，以在下沟槽部分205a内形成栅极209a。第一氧化物层209可以部分暴露在外。
参照图4F，可以去除第一氧化物层207的暴露在外的部分以形成栅极绝缘层207a，并且可以使下沟槽部分205a的侧壁和栅极209a的上表面暴露在外。
参照图4G，可以使下沟槽部分205a的暴露在外的部分和半导体基底201的外延层201a的表面氧化以形成第二氧化物层211。在示例中，可以利用氮化物层形成侧壁氮化物层代替形成第二氧化物层。当形成氮化物层时，在氮化物层形成之前，可以形成侧壁氧化物以减小半导体基底和氮化物层材料之间的应力。第二氧化物层211可以以热氧化方式生长。
第二氧化物层211的厚度可以根据执行氧化所用的持续时间而变化。即，第二氧化物层211的厚度可以通过调节氧化时间来适当地控制。例如，在氧化期间，半导体基底201中的硅（Si）可以与外界的氧（O2）反应，因此可以在下沟槽部分205a的表面和半导体基底201的外延层201a的表面上形成第二氧化物层211。
参照图4H，可以去除第二氧化物层211以形成包括下沟槽部分205a和上沟槽部分205b的沟槽205，其中，上沟槽部分205b的宽度W2比下沟槽部分205a的宽度W1宽。在这个示例中，上沟槽部分205b的宽度W2可以根据第二氧化物层211的厚度而被适当地控制。即，由于第二氧化物层211的厚度可以通过适当地控制氧化时间而改变，所以可以通过适当地调节氧化时间来控制上沟槽部分205b的宽度W2。
参照图4I，可以在包括上沟槽部分205b的半导体基底201的整个表面上形成绝缘层213。
参照图4J，可以将诸如砷或磷的N型杂质注入到半导体基底201的外延层201a的与上沟槽部分205b接触的表面中，从而在半导体基底201的外延层201a的与上沟槽部分205b接触的表面内形成源极区域215。例如，源极区域215可以对应于上沟槽部分205b形成在半导体基底201的外延层201a内。半导体基底201可以被用作漏极区域。
参照图4K，可以在绝缘层213上以充分的厚度沉积层间绝缘层219，从而填满上沟槽部分205b。层间绝缘层219可以由诸如BPSG膜、HIL氧化物或它们的组合的绝缘材料制成。
参照图4L，可以通过平坦化选择性地去除层间绝缘层219，从而在上沟槽部分205b内形成层间绝缘层图案219a。
然后，为了使半导体基底201的源极区域215和主体区域201b能够彼此接触，可以利用自对准接触（SAC）蚀刻工艺形成接触沟槽，然后可以通过将离子注入到接触沟槽的下表面中形成重掺杂P型区域223。在这种情况下，栅极209a的上表面可以与接触沟槽的下表面齐平或者低于接触沟槽的下表面。
可以用金属填满接触沟槽，以形成金属层227。因此，可以完成根据本公开的用于半导体装置200的制造工艺。这里，重掺杂P型区域223可以允许金属层227和主体区域201b之间的欧姆接触。另外，金属层227可以通过沿着每个沟槽的上表面延伸的层间绝缘层图案219a与栅极209a绝缘。
在图4J中所示的源极区域215可以在形成栅极之后去除第一氧化物层之前形成。然后，可以立即形成层间绝缘层图案而不用去除第二氧化物层。另外，在形成第二氧化物层后可以通过离子注入直接形成源极区域215而不用去除第二氧化物层。然后，可以形成层间绝缘层图案而不用去除第二氧化物层。
图5是示出根据本公开的与半导体装置的单元间距相对应的电阻值变化的曲线图。
如在图5所示，曲线图包括对应于4.5V的栅-源偏置电压的曲线。
可以注意到，在根据本公开的半导体装置中单元间距减小到1.0微米。
因此，在根据本公开的半导体装置的单元间距中，导通电阻Rdson根据栅-源偏置电压可以减小大约20%至30%。
如上所述，根据本公开的半导体装置可以具有其宽度比下沟槽部分的宽度宽的上沟槽部分。这个可以增加每单位面积形成的沟槽的个数，从而使得半导体装置的沟槽电阻减小。
由于根据本公开的半导体装置具有其宽度比下沟槽部分的宽度宽的上沟槽部分，所以可以确保源极区域在接触上沟槽部分的半导体装置内。这可以使单元间距（沟槽与沟槽之间的宽度）最小化并因此增加了单元密度。结果，可以使作为使用沟槽的半导体装置的主要特征之一的导通电阻值降低。
根据按照本公开的半导体装置及其制造方法的各种示例，在形成下沟槽部分，然后沉积实施为多晶硅层或层间绝缘层的牺牲埋层之后，可以通过回蚀工艺控制将要形成有具有宽的宽度的上沟槽部分的区域的深度。另外，可以通过自对准接触氧化来增大将要形成有上沟槽部分的区域的宽度。因此，上沟槽部分的宽度可以根据氧化时间或通过控制氧化物层的厚度而有效地控制。与其他技术相比较，这可以使单元间距（沟槽与沟槽之间的宽度）最小化，并因此增加单元密度。结果，可以降低使用沟槽的半导体装置的电阻值。
此外，在此描述的是通过形成宽度宽的上沟槽和在宽度宽的上沟槽内的层间绝缘层，然后利用层间绝缘层作为掩模形成接触沟槽而具有减小的单元间距和低的导通电阻的半导体装置示例。
根据本公开，提供了一种半导体装置，该半导体装置包括：半导体基底，具有外延层；沟槽，形成在半导体基底的外延层内，沟槽具有在宽度上比下沟槽部分宽的上沟槽部分；栅极绝缘层，形成在沟槽的内表面上；栅极，形成在沟槽内的栅极绝缘层上；层间绝缘层图案，形成在包括栅极在内的沟槽内的栅极绝缘层上；源极区域，形成在半导体基底内，源极区域接触沟槽的上沟槽部分的侧壁；主体区域，形成在半导体基底的外延层内；接触沟槽，填满金属，接触沟槽使得源极区域和主体区域能够彼此接触；以及重掺杂区域，形成在接触沟槽的下面，重掺杂区域与主体区域具有相同类型的杂质。
还提供了一种用于制造半导体装置的方法，所述方法包括以下步骤：在具有外延层的半导体装置内形成下沟槽部分；在下沟槽部分的表面上形成第一氧化物层；在下沟槽部分内的第一氧化物层上形成牺牲埋层图案；去除第一氧化物层的暴露部分以暴露下沟槽部分的侧壁；在下沟槽部分的侧壁和牺牲埋层图案的表面上形成第二氧化物层；去除第二氧化物层、牺牲埋层图案和第一氧化物层，以在下沟槽部分的侧壁上形成上沟槽部分，上沟槽部分的宽度比下沟槽部分的宽度宽；在下沟槽部分、上沟槽部分和半导体基底的表面上形成栅极绝缘层；通过在上沟槽部分和下沟槽部分内的栅极绝缘层上沉积多晶硅来填充沟槽；在半导体基底的外延层内形成主体区域；通过蚀刻多晶硅在下沟槽部分内形成栅极；通过离子注入到上沟槽部分的侧壁中形成源极区域；在上沟槽部分内的栅极绝缘层上形成层间绝缘层图案；形成接触沟槽以使源极区域和主体区域接触；在接触沟槽上形成重掺杂区域，重掺杂区域具有与主体区域的杂质类型相同类型的杂质；以及用金属层填满接触沟槽。
根据本公开的另一个示例，提供了一种用来制造半导体装置的方法，所述方法包括以下步骤：在包括外延层的半导体基底内形成下沟槽部分；在下沟槽部分的表面上形成第一氧化物层；在下沟槽部分内的第一氧化物层上沉积多晶硅；在半导体基底的外延层内形成主体区域；在下沟槽部分内形成栅极并且部分地暴露第一氧化物层；去除第一氧化物层的暴露部分，以暴露下沟槽部分的侧壁；在栅极和下沟槽部分的侧壁上形成第二氧化物层，以形成上沟槽部分，上沟槽部分的宽度比下沟槽部分的宽度宽；在包括上沟槽部分的栅极上形成绝缘层；在上沟槽部分内的绝缘层上形成层间绝缘层图案；形成接触沟槽以接触主体区域；在接触沟槽的下面形成重掺杂区域，重掺杂区域具有与主体区域相同类型的杂质；以及用金属层填满接触沟槽。这里，可以在形成栅极之后去除第一氧化物层之前去除源极区域，然后可以立即形成层间绝缘层图案而不用去除第二氧化物层。另外，在形成第二氧化物层之后可以通过离子注入直接形成源极区域而不用去除第二氧化物层，然后，可以形成层间绝缘层图案而不用去除第二氧化物层。
根据本公开的半导体装置及其制造方法的各种示例，通过在形成沟槽时同时形成具有宽的上部宽度的沟槽，可以提前确保源极形成区域。因此，不需要沟槽与接触开口之间的间隙。这样可以使单元间距最小化并且因此增加了同样面积内沟槽的个数。
由于单元间距（沟槽与沟槽之间的宽度）的最小化，可以增加单元密度。这样可以降低作为使用沟槽的半导体装置的主要特征之一的导通电阻值。
根据按照本公开的半导体装置及其制造方法的各种示例，在形成下沟槽部分然后沉积实施为多晶硅层或层间绝缘层的牺牲埋层之后，可以通过回蚀工艺控制将要形成有宽度宽的上沟槽部分的区域的深度。另外，可以通过自对准接触氧化增加形成将要形成有上沟槽部分的区域的宽度。因此，上沟槽部分的宽度可以根据氧化时间（即，氧化物层的厚度）而有效地被控制。与相关技术相比，这样可以使单元间距（沟槽与沟槽之间的宽度）最小化，并且这样可以增加单元密度。因此，可以降低使用沟槽的半导体装置的电阻值。
理解的是，本公开的特征可以以不同的形式来实施并且不应该被解释为局限于在此提出的示例。而是，提供这些示例使得本公开将是彻底的且完整的，并将把本公开的完整范围传达给本领域的技术人员。附图可能不一定按比例，并且在一些情况中，为了清楚地示出示例的特征，可能会夸大比例。当第一层被称为“在”第二层“上”或“在”基底“上”时，它不仅可以指第一层直接形成在第二层或基底上的情形，而且也可能指在第一层与第二层或基底之间存在第三层的情形。此外，尽管诸如“第一”或“第二”的表述可以用来指各种元件，但是这些元件并不受这些表述的限制。这些表述仅是用来将一个元件与另一个元件区分开来。除非另有说明，否则单数形式的表述包括复数意思。贯穿本说明书，使用表述“包括”或“具有”仅表示存在在此描述的特性、步骤、操作、元件、组件或它们的组合，但不排除存在或附加一个或多个其他特性、步骤、操作、元件、组件或它们的组合的可能性。
诸如“在…下面”、“在…下方”、“下部的”、“在…上面”、“上部的”等空间相对表述可以被用来方便地描述一个装置或元件与其他装置或元件之间的关系。空间相对表述应该被理解为包含了在附图中描述的方位，以及在使用或操作中的其他方位。此外，所述装置可被定位于其他方向，因此，基于所述方位来解释空间相对表述。
此外，在此所使用的诸如“第一导电类型”和“第二导电类型”的表述可以是指彼此相反的如N型或P型的导电类型，在此解释和例证的示例包括了其互补的示例。
以上已经描述了多个示例。不管怎样，将理解的是可以对其进行各种修改。例如，如果以不同的顺序执行描述的技术和/或如果以不同的方式组合和/或用其他组件或它们的等同物替换或补充所描述的系统、架构、装置或电路中的组件，则可以实现适当的结果。因此，其他的实施方式在权利要求的范围内。

Claims (20)

1.一种半导体装置，所述半导体装置包括：
沟槽，设置在基底的外延层内，沟槽具有宽度比下沟槽部分的宽度宽的上沟槽部分；
栅极绝缘层，设置在沟槽的内表面上；
栅极，设置在沟槽内；
层间绝缘层图案，设置在包含栅极的沟槽内的栅极绝缘层上；
源极区域，设置在基底内并且接触沟槽的上沟槽部分的侧壁；
主体区域，设置在基底的外延层内；
接触沟槽，填充有金属，接触沟槽使源极区域和主体区域彼此接触；以及
重掺杂区域，形成在接触沟槽的下面，重掺杂区域的杂质类型与主体区域的杂质类型相同并且重掺杂区域具有比主体区域的杂质浓度高的杂质浓度。
2.根据权利要求1所述的半导体装置，其中，源极区域的下表面形成为比接触沟槽的下表面低。
3.根据权利要求1所述的半导体装置，其中，栅极的上表面与接触沟槽的下表面齐平或者高于接触沟槽的下表面。
4.根据权利要求1所述的半导体装置，其中，栅极的上表面与接触沟槽的下表面齐平或低于接触沟槽的下表面。
5.根据权利要求1所述的半导体装置，其中，层间绝缘层包括硼磷硅玻璃膜、高温低压沉积氧化物或它们的组合。
6.一种用于制造半导体装置的方法，所述方法包括以下步骤：
在基底的外延层内形成下沟槽部分；
在下沟槽部分的表面上形成第一氧化物层；
在下沟槽部分内的第一氧化物层上形成牺牲埋层图案；
去除第一氧化物层的暴露部分，以暴露下沟槽部分的侧壁；
在下沟槽部分的侧壁和牺牲埋层图案的表面上形成第二氧化物层；
去除第二氧化物层、牺牲埋层图案和第一氧化物层，以在下沟槽部分的侧壁上形成上沟槽部分，上沟槽部分的宽度比下沟槽部分的宽度宽；
在下沟槽部分的表面、上沟槽部分的表面和基底的外延层的表面上形成栅极绝缘层；
通过在下沟槽部分和上沟槽部分内的栅极绝缘层上沉积多晶硅填充沟槽；
在外延层内形成主体区域；
通过蚀刻多晶硅在下沟槽部分内形成栅极；
通过离子注入到上沟槽部分的侧壁中形成源极区域；
在上沟槽部分内的栅极绝缘层上形成层间绝缘层图案；
形成接触沟槽以使源极区域和主体区域接触；
在接触沟槽上形成重掺杂杂质区域，重掺杂杂质区域具有杂质类型与主体区域的杂质类型相同的杂质并且具有比主体区域的杂质浓度高的杂质浓度；以及
用金属层填充接触沟槽。
7.根据权利要求6所述的方法，其中，利用自对准接触蚀刻方法形成接触沟槽。
8.根据权利要求6所述的方法，其中，层间绝缘层包括硼磷硅玻璃膜、高温低压沉积氧化物或它们的组合。
9.根据权利要求6所述的方法，其中，牺牲埋层图案由多晶硅或层间绝缘材料制成。
10.根据权利要求6所述的方法，其中，通过回蚀多晶硅形成栅极。
11.一种用于制造半导体装置的方法，所述方法包括以下步骤：
在包括外延层的基底内形成下沟槽部分；
在下沟槽部分的表面上形成第一氧化物层；
在下沟槽部分内的第一氧化物层上沉积多晶硅；
在外延层内形成主体区域；
在下沟槽部分内形成栅极并且使第一氧化物层部分地暴露；
去除第一氧化物层的暴露部分，以暴露下沟槽部分的侧壁；
在栅极和下沟槽部分的侧壁上形成第二氧化物层以形成上沟槽部分，上沟槽部分的宽度比下沟槽部分的宽度宽；
在包括上沟槽部分的栅极上形成绝缘层；
在上沟槽部分内的绝缘层上形成层间绝缘层图案；
形成接触沟槽以接触主体区域；
在接触沟槽下面形成重掺杂杂质区域，重掺杂杂质区域具有杂质类型与主体区域的杂质类型相同的杂质并且具有比主体区域的杂质浓度高的杂质浓度；以及
用金属层填充接触沟槽。
12.根据权利要求11所述的方法，其中，利用自对准接触蚀刻方法形成接触沟槽。
13.根据权利要求11所述的方法，其中，层间绝缘层包括硼磷硅玻璃膜、高温低压沉积氧化物或它们的组合。
14.根据权利要求11所述的方法，其中，通过回蚀多晶硅形成栅极。
15.根据权利要求11所述的方法，所述方法还包括：在形成栅极之后去除第一氧化物层之前，通过离子注入形成源极区域。
16.根据权利要求11所述的方法，所述方法还包括：在上沟槽部分的侧壁上形成第二氧化物层之后，通过离子注入形成源极区域。
17.根据权利要求11所述的方法，所述方法还包括：在去除第二氧化物层之后，通过离子注入形成源极区域。
18.根据权利要求15所述的方法，其中，接触沟槽被形成为与源极区域接触。
19.一种半导体装置，所述半导体装置包括：
沟槽，设置在基底内，沟槽包括宽度比下沟槽部分的宽度宽的上沟槽部分；
栅极，设置在沟槽内；
层间绝缘层图案，设置在上沟槽部分内的栅极上；
源极区域，设置在基底内并且接触上沟槽部分的侧壁；
主体区域，设置在基底中的源极区域的下面；以及
接触沟槽，设置在主体区域的上面并填充有导电材料。
20.根据权利要求19所述的半导体装置，所述半导体装置还包括：
杂质区域，形成在接触沟槽的下面，杂质区域具有杂质类型与主体区域的杂质类型相同的杂质并且具有比主体区域的杂质浓度高的杂质浓度。
CN201410066498.1A 2013-03-05 2014-02-26 半导体装置以及用于制造该半导体装置的方法 Active CN104037229B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020130023548A KR101779384B1 (ko) 2013-03-05 2013-03-05 반도체소자 제조방법
KR10-2013-0023548 2013-03-05

Publications (2)

Publication Number Publication Date
CN104037229A true CN104037229A (zh) 2014-09-10
CN104037229B CN104037229B (zh) 2017-07-21

Family

ID=51467933

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410066498.1A Active CN104037229B (zh) 2013-03-05 2014-02-26 半导体装置以及用于制造该半导体装置的方法

Country Status (3)

Country Link
US (1) US9012985B2 (zh)
KR (1) KR101779384B1 (zh)
CN (1) CN104037229B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021082273A1 (zh) * 2019-10-29 2021-05-06 华润微电子（重庆）有限公司 沟槽型场效应晶体管结构及其制备方法
CN113270321A (zh) * 2021-07-01 2021-08-17 安建科技(深圳)有限公司 一种高密度屏蔽栅沟槽型场效应管器件的制造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101779384B1 (ko) * 2013-03-05 2017-09-19 매그나칩 반도체 유한회사 반도체소자 제조방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN85103830A (zh) * 1985-05-11 1986-11-05 得克萨斯仪器公司 高密度动态随机存取存储器(ram)的槽式电容器的制造方法
JP2001189456A (ja) * 1999-10-18 2001-07-10 Seiko Instruments Inc 縦形ｍｏｓトランジスタ及びその製造方法
US20020022308A1 (en) * 2000-08-17 2002-02-21 Samsung Electronics Co., Ltd. Method of preventing semiconductor layers from bending and seminconductor device formed thereby
WO2003044865A1 (en) * 2001-11-15 2003-05-30 General Semiconductor, Inc. Trench mosfet having low gate charge
US20100264486A1 (en) * 2009-04-20 2010-10-21 Texas Instruments Incorporated Field plate trench mosfet transistor with graded dielectric liner thickness
CN102246306A (zh) * 2008-12-08 2011-11-16 飞兆半导体公司 具有增大的击穿电压特性的基于沟槽的功率半导体器件

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8314471B2 (en) * 2009-11-17 2012-11-20 Diodes Incorporated Trench devices having improved breakdown voltages and method for manufacturing same
US8629020B2 (en) * 2010-10-25 2014-01-14 Electronics & Telecommunications Research Institute Semiconductor device and method of fabricating the same
US8704294B2 (en) * 2011-06-13 2014-04-22 United Microelectronics Corp. Semiconductor device having metal gate and manufacturing method thereof
US8592279B2 (en) * 2011-12-15 2013-11-26 Semicondcutor Components Industries, LLC Electronic device including a tapered trench and a conductive structure therein and a process of forming the same
US8778764B2 (en) * 2012-07-16 2014-07-15 Semiconductor Components Industries, Llc Method of making an insulated gate semiconductor device having a shield electrode structure and structure therefor
US9105494B2 (en) * 2013-02-25 2015-08-11 Alpha and Omega Semiconductors, Incorporated Termination trench for power MOSFET applications
KR101832334B1 (ko) * 2013-03-05 2018-02-27 매그나칩 반도체 유한회사 반도체소자 및 그 제조방법
KR101779384B1 (ko) * 2013-03-05 2017-09-19 매그나칩 반도체 유한회사 반도체소자 제조방법
US9520390B2 (en) * 2013-03-15 2016-12-13 Semiconductor Components Industries, Llc Electronic device including a capacitor structure and a process of forming the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN85103830A (zh) * 1985-05-11 1986-11-05 得克萨斯仪器公司 高密度动态随机存取存储器(ram)的槽式电容器的制造方法
JP2001189456A (ja) * 1999-10-18 2001-07-10 Seiko Instruments Inc 縦形ｍｏｓトランジスタ及びその製造方法
US20020022308A1 (en) * 2000-08-17 2002-02-21 Samsung Electronics Co., Ltd. Method of preventing semiconductor layers from bending and seminconductor device formed thereby
WO2003044865A1 (en) * 2001-11-15 2003-05-30 General Semiconductor, Inc. Trench mosfet having low gate charge
CN102246306A (zh) * 2008-12-08 2011-11-16 飞兆半导体公司 具有增大的击穿电压特性的基于沟槽的功率半导体器件
US20100264486A1 (en) * 2009-04-20 2010-10-21 Texas Instruments Incorporated Field plate trench mosfet transistor with graded dielectric liner thickness

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021082273A1 (zh) * 2019-10-29 2021-05-06 华润微电子（重庆）有限公司 沟槽型场效应晶体管结构及其制备方法
CN113270321A (zh) * 2021-07-01 2021-08-17 安建科技(深圳)有限公司 一种高密度屏蔽栅沟槽型场效应管器件的制造方法

Also Published As

Publication number Publication date
KR101779384B1 (ko) 2017-09-19
US20140252462A1 (en) 2014-09-11
US9012985B2 (en) 2015-04-21
KR20140110209A (ko) 2014-09-17
CN104037229B (zh) 2017-07-21

Similar Documents

Publication Publication Date Title
US9978860B2 (en) Semiconductor device and method of manufacturing semiconductor device
TWI548086B (zh) 溝渠式橫向擴散金屬氧化半導體元件及其製造方法
US8378445B2 (en) Trench structures in direct contact
US8809163B2 (en) Fabricating method of trench-gate metal oxide semiconductor device
CN104037228B (zh) 半导体器件及其制造方法
KR20080103793A (ko) 반도체 소자 및 그의 제조 방법
KR100988776B1 (ko) 리세스드 게이트 트랜지스터의 제조 방법
KR101798241B1 (ko) 반도체 장치 및 그 제조 방법
CN101211978A (zh) 半导体装置
CN104037229A (zh) 半导体装置以及用于制造该半导体装置的方法
US20130307064A1 (en) Power transistor device and fabricating method thereof
US8754473B2 (en) Power transistor device
US9231081B2 (en) Method of manufacturing a semiconductor device
CN109873033B (zh) 绝缘栅双极型晶体管及其制造方法
KR100853799B1 (ko) 트렌치 게이트 반도체 소자 및 그의 제조 방법
CN102779850B (zh) 沟渠式金属氧化物半导体结构及其形成方法
TWI435449B (zh) 溝槽式功率半導體元件及其製造方法
US20140120670A1 (en) Trenched power mosfet with enhanced breakdown voltage and fabrication method thereof
US11949009B2 (en) Semiconductor die and method of manufacturing the same
TW201334182A (zh) 半導體裝置及其製作方法
KR101374322B1 (ko) 반도체 소자 및 그 제조 방법
CN113964038A (zh) 沟槽栅mosfet器件的制造方法
TWI550864B (zh) 溝槽型金屬－氧化物－半導體元件及其製造方法
JP2008198678A (ja) 半導体装置
CN102938414A (zh) 沟槽式功率半导体元件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant