CN85103830A

CN85103830A - 高密度动态随机存取存储器(ram)的槽式电容器的制造方法

Info

Publication number: CN85103830A
Application number: CN85103830.1A
Authority: CN
Inventors: 戴维·A·巴格利; 罗纳德·帕克
Original assignee: Texas Instruments Inc
Current assignee: Texas Instruments Inc
Priority date: 1985-05-11
Filing date: 1985-05-11
Publication date: 1986-11-05
Also published as: CN1005668B

Abstract

动态单晶体管读/写存储单元采用槽式电容器，以增加电荷存储量。槽蚀刻在与N+位线相似的扩散N+电容器层的硅片表面上，然后在位线和电容器层上生长一层厚的氧化膜，而不是在槽中；在达到最大槽深的最终蚀刻之前，利用在部分蚀刻之后随之再生长一层氧化膜的方法来减小掏蚀的影响。电容器的阳(板)极是扩展到槽中，并在硅条的整个表面上构成场极电极隔层的一层多晶硅。难熔金属字线在多晶硅场极电极中的孔上构成存取晶体管的栅。

Description

本发明是有关半导体元件，特别是金属氧化物半导体超大规模集成电路（MOS VLSI）动态，读/写存储单元的制造的。

颁发给怀特，麦卡丹马斯和雷德瓦恩的美国4，081，701号专利（一种16K RAM）或颁发给麦卡埃克塞德，怀特和瑞欧的美国4，293，993号专利（一种64K RAM）中所示的那种半导体动态RAM（随机存取存储器）元件是采用美国4，055，444或4，388，121号专利的方法制造的，这两项专利都是颁发给G.R.M.瑞欧的;上述所有专利都已转让给了仪器公司（Texas Instruments）。为了将动态RAM单元的尺寸减小到获得极高密度的RAM所需的水平，如1兆位DRAM，已提出了很多可减小电容器尺寸的方法。电容器的大小必须保持在不小于能存贮足够电荷的特定值上。如美国4，240，092号专利中所述的一种可减小电容器面积而且保持适当的电荷存贮量的方法，该项专利是颁发给库欧的，已转让给仪器公司;这种方法可达到约100～200

的氧化膜厚度范围极限，这是因为有击穿和可靠性问题。提高单位面积电容量的另一种方法是在电容器层上刻槽，从而加大面积;这种方法的一个实例就是美国4，225，945号专利所述的方法，该专利也转让给了仪器公司。

本发明的主要目的是提供一种制造高密度动态RAM单元，特别是因在存储电容器层上刻槽而增大了电容量范围的单元用的，经改进的工艺方法。另一目的是提供一种经改进的方法制造开槽电容器式动态RAM单元，这种方法中，蚀刻槽的方法避免了掏蚀的影响。还有一个目的就是，为开槽电容器提供一种简单而可靠的制造方法。

根据本发明的具体方法，动态单晶体管读/写存储单元采用开槽电容器来增加电荷存储量。槽蚀刻在与N+位线相似的扩散N+电容器层的硅表面上，然后在位线和电容器层上，而不是在槽中，生长一层厚氧化物;在最终蚀刻到最大槽深度之前，部分蚀刻之后随之再生长一层氧化物的方法，可减小掏蚀的影响。电容器阳极是扩展到槽中并构成硅条表面上的场极电极绝缘层的多晶硅层。难熔金属字线在多晶硅场极电极中的孔上构成存取晶体管的栅。

本发明特有的新奇特点已在所附的专利权利范围列出。本发明本身，及所具有的其它特点和优点，通过参阅下述详细说明，结合所附之图便可充分了解。此处：

图1是放大很多倍的，半导体动态读/写存储器中存储单元阵列之一小部分的平面图，其中包括按本发明制造的存储单元;

图2是沿图1中2-2线取的图1单元剖面的立视图;

图3是沿图1中的3-3线取的图1单元剖面的立视图;

图4是沿图1中的4-4线取的图1单元剖面的立视图;

图5是图1～4所示存储单元的电气原理图;

图6～9是对应于图2的图1单元剖面，按其制造顺序，在不同阶段上的立视图。

具体方法详述

图1～5所示为一个单晶体管动态存储单元，它是按本发明制造的。该单元有一个N沟道存取晶体管10和一个在硅片12上构成的存储电容器11。晶体管10有一金属栅13，它是构成存储阵列的行（或字）线的延长的片14的一部分。晶体管漏极15是垂直于字线14的延长的位线16的一部分。所示的基片部分只是硅条的极小的一部分，硅条约150×400密耳，包含20²⁰或1048576个单组成的行列阵列，大致像尚而未决的申请所示，它是1984年6月由波带特和张提出的并转让给了仪器公司。

位线16埋藏在厚的热氧化膜17之下，所以金属字线能直接在位线上面穿过，而后沿该表面用场极电极18提供绝缘，在本例中，场极电极是由多晶硅构成的，并电气连接于基片电压V_SS。场极电极18中的孔19决定晶体管10的栅13的面积。

根据本发明，电容器11包括槽20，槽是采用导向性蚀刻工艺，如RIE（活性离子蚀刻）法，蚀刻在硅上的孔。槽20约宽1微米，深3微米。薄氧化硅膜21使电容器放电，薄氧化硅膜22是晶体管栅的绝缘体。较厚的氧化膜23和氮化硅膜24构成位于场极电极18之下的绝缘体。接地的场极电极18金属字线14提供了一个平面，并将多晶硅16与金属字线隔开。

槽20和电容器11是在场氧化膜28的方形区内形成的，场氧化膜之下有一N+层29，并与氧化膜17和位线16相似。这个N₊层29起存取晶体管10源极的作用，并用该晶体管的沟道长度与漏极15隔开。

图1～5单元的制造方法将根据图6～9来说明。硅片表面生成一层厚约1000

的热氧化硅膜23，然后在氧化膜上沉积一层氮化硅膜24。氧化物-氮化物夹层结构是用光刻方法成型的，留下位线16用的空区30和将要形成电容器的空区31。离子注入做出N₊层32、33，随后做出N₊位线16和N₊层29。

根据图7，沉积形成蚀刻掩模34，目的是限定槽。这层蚀刻掩模是用低压化学气相沉积法形成的厚约8000

的氧化硅。如硅对光敏抗蚀剂（光刻胶）的选择能力足够高的话，也可使用光敏抗蚀剂。用光刻法在层34上开出孔35，用于确定槽20。采用畏向性蚀刻法，如RIE（活性离子蚀刻）法，在电容层上将槽20蚀刻到约3微米深。实际上，槽底可能要比上口窄，而不成其为方形，所以槽可能呈锥形的成份更多子正矩形，这要取决于所采用的蚀刻方法。

根据本发明，这个槽的蚀刻是一种二步法，如在放大的图7a中所见，第一次蚀刻是很浅的，在孔35中去掉部分硅，但由于在环绕孔的区36上微量地蚀入层33，仍对蚀刻掩模34产生掏蚀。然后，在蒸汽中进行热氧化，在区36上生成氧化膜36a，参见图7b。在槽中则生成氧化膜37，但由于硅的掺杂质水平，因而要薄得多。深蚀刻去除浅槽中的这层氧化膜，从而使蚀刻继续进行到刻出槽的全深，利用区36上的氧化膜36a作阻蚀膜可防止进一步掏蚀。达到这个程度后，区36扩展成图1、2、4的环36′那样的最终结构，这个环是很微小的。

由于蚀刻将停止在氮化膜24上，槽掩膜34用普通氧化蚀刻法，如用HF法去除。现在转到图8，在N₊层32和33上生成氧化膜17和28。氧化物在N₊硅上的生长速度要比在槽20中微量掺杂的硅上的生长速度快许多倍，所以氧化膜17和28约厚4000 ，而在槽中只有约200 厚。这一层薄氧化物在槽中生长并被去除，然后再生长氧化膜21。如图9所示，多晶硅层是用各向同性法沉积而成的，所以它以约2500

的同样厚度复盖槽的侧壁和硅片表面。随后在硅片的整个表面上沉积一氧化膜26，使其表面平整并填平槽20;氧化膜26还把位线与表面隔开。这个多晶硅/氧化物堆积层用光敏抗蚀膜形成图案，留下场极电极18和电容器阳极25，即切出晶体管10的孔19。

回过头来再看图1～4，栅区内的氧化膜被蚀去并再生长成氧化膜22，在这一点上，在环绕孔19周边的多晶暴露的晶面上生成热氧化物。然后，在整个晶片表面上沉积一层钼，构成字线，用光刻法形成图案，留下栅13和字线14。在上面加一层保护涂层（未示出）并使图案形成，露出焊点，然后对硅片进行试验，划割，分成单个的硅条，把每个条封装在半导体插件中。

在参照图示的具体单元阐述本发明时，这种说明不是解释限制内容。对精通此门技术的人来说，参阅本说明便会明了对图示具体单元的各种改进及本发明的其它具体方法。因此，在所附的要求权限中将包括属于本发明的各种改进或具体方法。

Claims

1、在一半导体基片表面上构成的动态存储单元，上述单元包括：

在上述表面的沟道区上带有源-漏通路的存取晶体管，在沟道区上用一层薄栅氧化物分开的金属栅；

包括表面上延长N+层的位线，晶体管的漏极是上述N+层的一个边；

沿垂直于上述位线的表面延伸的金属字线，上述金属栅是该字线的一部分；

用覆盖位线的厚的热场氧化膜与字线隔开的位线的N+层；

位于上述表面上，包括蚀刻在表面上的槽和环绕槽的N+层的电容器区，用一层厚的热场氧化物覆盖上述N+层；

热场氧化物层环绕槽，槽嵌在围绕它的N+层中；

包括盖在覆盖电容区、位线和除晶体管沟道区之外的各区的表面上的导电层的场极电极，导电层还向下扩展到槽中构成电容器的阳极，在槽中用薄氧化膜与硅隔开。

2、根据权利要求1，存储单元的场极电极用一氧化硅膜和氮化硅膜与除电容器区和位线以外的各表面隔开。

3、根据权利要求1，在存储单元中，沿上述表面用沟道区把电容器区与漏极区隔开，电容器区中的N₊层构成晶体管的源极。

4、根据权利要求1，存储单元中，位线上面的场氧化膜厚度与电容器区的场氧化膜厚度大致相等。

5、根据权利要求1，存储单元中，场极电极上的绝缘层填平槽，构成金属字线的水平表面。

6、根据权利要求1，存储单元中，槽的宽度不大于1微米，深度至少二倍于宽度。

7、根据权利要求1，存储单元中，基体是P型硅，金属字线是钼，导电层是多晶硅。

8、在半导体基片的表面上制出存储单元的方法，包括下述工序：

在露出位线区和电容器区的图案成形表面上镀一层氧化物掩模;

向位线区和电容器区的表面中注入杂质，生成重掺杂区，注入是用氧化物掩模屏蔽的;

屏蔽上述表面，只露出上述表面的电容器区的一部分;

蚀刻这一部分的表面，做出深度大于宽度的槽，第一次蚀刻的深度仅低于重掺杂区，接着是在重掺杂区内和环绕槽生长热氧化物的工序，然后第二次蚀刻工序蚀去槽的其余深度部分;

在位线区和电容器区的表面上生长一层厚的热氧化物，杂质造成的重掺杂层位于热氧化物之下，在槽中生长的热氧化物要在重掺杂区生长的薄得多;

在扩展到槽中的表面上镀一层导电层，用绝缘涂层与基体隔开;

在位线区和电容器区之间的沟道区中的导电层上开一个孔;

在上述表面上沉积一层导体并使导体形成图案，留下孔中的晶体管栅和沿垂直于位线扩展的字线。

9、根据权利要求8的方法，基体是硅，导电层是多晶硅，导体是钼，杂质为N型。

10、根据权利要求8的方法，氧化物掩模是氮化硅，氧化硅留在除位线区、电容器区和沟道区以外的导电层下面的表面上。

11、根据权利要求8的方法，包括在生长热氧化膜的工序之后，只从沟道区除去氧化物掩膜的工序，留下导电层之下的氧化物掩模。

12、根据权利要求8的方法，包括在镀导电层之后用绝缘材料填平槽的工序。

13、根据权利要求8，本方法中，基体是P型硅，导体是金属，杂质为N型;包括在生长热氧化膜之后只从沟道区除去氧化物掩模的工序。

14、根据权利要求8的方法中，氧化物掩模是氮化硅，氮化硅留在除位线区、电容器区和沟道区之外的导电层之下的表面上。