CN1005668B - 高密度动态随机存取存储器的槽式电容的制造方法 - Google Patents
高密度动态随机存取存储器的槽式电容的制造方法 Download PDFInfo
- Publication number
- CN1005668B CN1005668B CN85103830.1A CN85103830A CN1005668B CN 1005668 B CN1005668 B CN 1005668B CN 85103830 A CN85103830 A CN 85103830A CN 1005668 B CN1005668 B CN 1005668B
- Authority
- CN
- China
- Prior art keywords
- layer
- groove
- capacitor
- bit line
- heavily doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
动态单晶体管读/写存储单元采用槽式电容器,以增加电荷存储量。槽蚀刻在与N+位线相似的扩散N+电容器层的硅片表面上,然后在位线和电容器层上生长一层厚的氧化膜,而不是在槽中;在达到最大槽深的最终蚀刻之前,利用在部分蚀刻之后随之再生长一层氧化膜的方法来减小掏蚀的影响。电容器的阳极扩展到槽中,并在硅小片的整个表面上构成场极电极隔层的一层多晶硅。难熔金属字线在多晶硅场极电极中的窗口上构成存取晶体管的栅。
Description
本发明涉及半导体元件,特别是金属氧化物半导体超大规模集成电路(MOS VLSI)动态读/写存储单元的制造。
颁发给怀特,麦卡丹马斯和雷德瓦恩的美国4,081,701号专利(一种16K RAM)或颁发给麦卡埃克塞德,怀特和瑞欧的美国4,293,993号专利(一种64K RAM)中所示的那种半导体动态RAM(随机存取存储器)元件是采用美国4,055,444或4,388,121号专利的方法制造的,这两项专利都是颁发给G.R.M.瑞欧的;上述所有专利都已转让给了德州仪器公司(Texas Instruments)。为了将动态RAM单元的尺寸减小到获得极高密度的RAM所需的水平,如1兆位DRAM,已提出了很多可减小电容器尺寸的方法。电容器的大小必须保持在不小于能存贮足够电荷的特定值上。如美国4,240,092号专利中所述的一种可减小电容器面积而且保持适当的电荷存贮量的方法,该项专利是颁发给库欧的,已转让给德州仪器公司;这种方法可达到约100~200的氧化膜厚度范围极限,这是因为有击穿和可靠性问题。提高单位面积电容量的另一种方法是在电容器层上刻槽,从而加大面积;这种方法的一个实例就是美国4,225,945号专利所述的方法,该专利也转让给了德州仪器公司。
本发明的主要目的是提供一种制造高密度动态RAM单元,特别是因在存储电容器层上刻槽而增大了电容量范围的单元用的,经改进的工艺方法。另一目的是提供一种经改进的方法制造开槽电容器式动态RAM单元。这种方法中,蚀刻槽的方法避免了掏蚀的影响。还有一个目的就是,为开槽电容器提供一种简单而可靠的制造方法。
根据本发明的具体方法,动态单晶体管读/写存储单元采用开槽电容器来增加电荷存储量。槽蚀刻在与N+位线相似的扩散N+电容器层的硅表面上,然后在位线和电容器层上,而不是在槽中,生长一层厚氧化物;在最终蚀刻到最大槽深度之前,部分蚀刻之后随之再生长一层氧化物的方法,可减小掏蚀的影响。电容器的上面是一层多晶硅层,它扩展到槽中并构成硅条表面上的场极板极绝缘层。难熔金属字线在多晶硅场极板极中的孔上构成存取晶体管的栅。
本发明特有的新的特点已在所附的专利权利范围列出。本发明本身,及所具有的其它特点和优点,通过参阅下述详细说明,结合所附之图便可充分了解。此处:
图1是放大很多倍的,半导体动态读/写存储器中存储单元阵列之一小部分的平面图,其中包括按本发明制造的存储单元;
图2是沿图1中2-2线取的图1单元剖面的立视图;
图3是沿图1中的3-3线取的图1单元剖面的立视图;
图4是沿图1中的4-4线取的图1单元剖面的立视图;
图5是图1~4所示存储单元的电气原理图;
图6~9是对应于图2的图1单元剖面,按其制造顺序,在不同阶段上的立视图。
具体方法详述
图1~5所示为一个单晶体管动态存储单元,它是按本发明制造的。该单元有一个N沟道存取晶体管10和一个在硅片基片12上形成的存储电容器11。晶体管10有一金属栅13,它是构成存储阵列的行(或字)线的延伸的条状14的一部分。晶体管漏极15是垂直于字线14的延伸的位线16的一部分。所示的基片部分只是硅片的极小的一部分,硅片约150×400密耳,包含220或1048576个单元组成的行列阵列,大致像未决的申请所示,它是1984年6月由波带特和张提出的并转让给了德克萨斯仪器公司的。
位线16埋藏在厚的热氧化层17之下,所以金属字线能直接在位线上面穿过,而横向沿该表面用场极电极18提供隔离,在本例中,场极板极18是由多晶硅构成的,并电气连接于基片电压VSS。场极电极18中的孔19决定晶体管10的栅13的面积。
根据本发明,电容器11包括一个槽20,槽是采用导向性蚀刻工艺,如RIE(反应离子蚀刻)法,蚀刻在硅上的孔。槽20约宽1微米,深3微米。薄氧化硅层21是电容器的电介质,薄氧化硅层22是晶体管栅绝缘体。较厚的氧化膜23和氮化硅层24构成位于场极电极18之下的绝缘体。接地的场极板极18为金属字线14提供了一个平面,并将多晶硅16与金属字线隔开。
槽20和电容器11是在场氧化膜28的方形区内形成的,场氧化膜之下有一N+层29,与氧化膜17和位线16相似。这个N+层29起存取晶体管10源极的作用,并由该晶体管的沟道长度使之与漏极15隔开。
图1~5单元的制造方法将根据图6~9来说明。硅片表面生成一层厚约1000的热氧化硅膜23,然后在氧化膜上沉积一层氮化硅膜24。氧化物-氮化物夹层结构是用光刻方法刻成图形,留下位线16用的空区30和将要形成电容器的空区31。离子注入做出N+层32、33,随后做出N+位线16和N+层29。
根据图7,沉积形成蚀刻掩模34,目的是限定槽。这层蚀刻掩模是用低压化学气相沉积法形成的厚约8000的氧化硅。如硅对光敏抗蚀剂(光刻胶)的选择刻蚀能力足够高的话,也可使用光敏抗蚀剂。用光刻法在层34上开出孔35,用于确定槽20。采用选择性蚀刻法,如RIE(活性离子蚀刻)法,在电容层上将槽20蚀刻到约3微米深。实际上,槽底可能要比上口窄,而不成其为方形,所以槽可能呈锥形的成份更多于正矩形,这要取决于所采用的蚀刻方法。
根据本发明,这个槽的蚀刻是一种二步法,如在放大的图7a中所见。第一次蚀刻是很浅的,在孔35中去掉部分硅,但由于在环绕孔的区36上少量地蚀入层33,仍对蚀刻掩模34产生掏蚀。然后,在蒸汽中进行热氧化。在区36上生成氧化膜36a,参见图7b。在槽中则生成氧化膜37,但由于硅的掺杂质水平,因而该层膜要薄得多浸汲式蚀刻去除浅槽中的这层氧化膜,从而使蚀刻继续进行到刻出槽的全深,利用区36上的氧化膜36a作阻蚀膜可防止进一步掏蚀。达到这个程度后,区36扩展成图1、2、4的环36′那样的最终结构,这个环是很微小的。
由于蚀刻将停止在氮化膜24上,槽掩膜34用普通氧化蚀刻剂,如用HF法剥除。现在转到图8,在N+层32和33上生成氧化膜17和28。氧化物在N+硅上的生长速度要比在槽20中微量掺杂的硅上的生长速度快许多倍,所以氧化膜17和28约厚4000,而在槽中只有约200厚。这一层薄氧化物在槽中生长并被去除,然后再生长氧化膜21。如图9所示,多晶硅层是用各向同性法沉积而成的,所以它以约2500的同样厚度复盖槽的侧壁和硅片表面。随后在硅片的整个表面上沉积一氧化膜26,使其表面平整并填平槽20;氧化膜26还把位线与表面隔开。这个多晶硅/氧化物堆积层用光敏抗蚀膜形成图案,留下场极电极18和电容器阳极25,即刻出晶体管10的孔19。
回过头来再看图1~4,栅区内的氧化膜被蚀去并再生长成氧化膜22,在这一点上,在暴露的环绕孔19周边的多晶硅边界上生成热氧化物。然后,在整个晶片表面上沉积一层钼,构成字线,用光刻法形成图案,留下栅13和字线14。在上面加一层保护涂层(未示出)并形成图案,露出焊点,然后对硅片进行测试,划片,分成单个的硅条,把每个芯片安装在半导体封装中。
在参照图示的具体单元阐述本发明时,这种说明不是为了限制内容。对本领域的普通技术人员来说,参阅本说明便会明了对图示具体单元的各种改进及本发明的其它具体方法。因此,在所附的权利要求中将包括属于本发明的各种改进或具体方法。
Claims (15)
1、一种动态存储器单元中,其中包括:
一个具有一沟道及重掺杂的源区和漏区的晶体管;一个槽式电容器;在半导体表面的重掺杂源区内有一个所述电容器的槽;在所述表面上有一细长的重掺杂区形成一位线和所说漏区;垂直于上述位线,沿所述表面伸延着一字线,该字线的一部分形成栅极;一导电的场极板极层沿所说槽向下伸延以构成电容器的上板极;
其特征在于:
在所述位线和所述源区的重掺杂区上覆盖有氧化层以隔开所述重掺杂区和所述位线,而在该槽的侧壁覆盖有薄氧化层。
2、根据权利要求1的存储单元,其特征在于:在所述位线上的场氧化膜的厚度和所述电容区域的场氧化膜的厚度基本一样。
3、根据权利要求1中的存储器单元,其特征在于所述场极板极通过一氧化层和一氮化硅层而和所述表面隔离。
4、根据权利要求1的存储器单元,其特征在于:所述场极板极上的隔离层填充到所述槽上来给所述字线提供一水平表面。
5、一种制作动态存储器单元的方法,其中包括以下工序:
将杂质注入半导体的表面,以在所说存储器单元的位线和电容器区域内产生重掺杂的漏区和源区;
蚀刻所说电容器区域的第一部分,以通过所说重掺杂区建立一沟槽;
至少在所说被蚀刻的第一部分中的重掺杂区形成氧化层;
然后蚀刻槽在一预定深度的其余部分;
在所说漏和源区上形成厚氧化层,所说氧化层在所说槽中要比所说重掺杂区上面的氧化层薄得多;
在所说表面上面施加一层第一导电层,并伸延入所说槽中;以及
在所说表面上形成一层有图形的第二导电层,以在所说源和漏区之间组成一条位线一漏区。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN85103830.1A CN1005668B (zh) | 1985-05-11 | 1985-05-11 | 高密度动态随机存取存储器的槽式电容的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN85103830.1A CN1005668B (zh) | 1985-05-11 | 1985-05-11 | 高密度动态随机存取存储器的槽式电容的制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN85103830A CN85103830A (zh) | 1986-11-05 |
CN1005668B true CN1005668B (zh) | 1989-11-01 |
Family
ID=4793465
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN85103830.1A Expired CN1005668B (zh) | 1985-05-11 | 1985-05-11 | 高密度动态随机存取存储器的槽式电容的制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1005668B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102751286A (zh) * | 2012-07-04 | 2012-10-24 | 无锡来燕微电子有限公司 | 与深亚微米cmos逻辑工艺兼容的嵌入式动态存储器及制备方法 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1310311C (zh) * | 2002-02-05 | 2007-04-11 | 张国飙 | 改进的三维掩膜编程只读存储器 |
KR101779384B1 (ko) * | 2013-03-05 | 2017-09-19 | 매그나칩 반도체 유한회사 | 반도체소자 제조방법 |
-
1985
- 1985-05-11 CN CN85103830.1A patent/CN1005668B/zh not_active Expired
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102751286A (zh) * | 2012-07-04 | 2012-10-24 | 无锡来燕微电子有限公司 | 与深亚微米cmos逻辑工艺兼容的嵌入式动态存储器及制备方法 |
CN102751286B (zh) * | 2012-07-04 | 2014-09-03 | 无锡来燕微电子有限公司 | 与深亚微米cmos逻辑工艺兼容的嵌入式动态存储器及制备方法 |
Also Published As
Publication number | Publication date |
---|---|
CN85103830A (zh) | 1986-11-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4864374A (en) | Two-transistor dram cell with high alpha particle immunity | |
US4021789A (en) | Self-aligned integrated circuits | |
US6204140B1 (en) | Dynamic random access memory | |
US5670805A (en) | Controlled recrystallization of buried strap in a semiconductor memory device | |
JP2655859B2 (ja) | 半導体記憶装置 | |
EP0147151A2 (en) | Semiconductor memory with stacked structure | |
JPS5919366A (ja) | 半導体記憶装置 | |
US6255684B1 (en) | DRAM cell configuration and method for its production | |
CN102169882B (zh) | 半导体存储器器件及其制造方法 | |
JP2002222873A (ja) | 改良たて型mosfet | |
JPH03209868A (ja) | Icコンデンサの製造方法及び半導体icデバイス及びdramメモリセル | |
US4977436A (en) | High density DRAM | |
JP2604705B2 (ja) | Mosキヤパシタの製造方法 | |
JP2001036038A (ja) | 半導体装置の製造方法及び半導体装置 | |
KR910002038B1 (ko) | 반도체 기억장치 | |
US5010379A (en) | Semiconductor memory device with two storage nodes | |
US4388121A (en) | Reduced field implant for dynamic memory cell array | |
JPH0673368B2 (ja) | 半導体記憶装置およびその製造方法 | |
JPH0576785B2 (zh) | ||
JP3421230B2 (ja) | 半導体記憶装置およびその製造方法 | |
CN1005668B (zh) | 高密度动态随机存取存储器的槽式电容的制造方法 | |
JPH0642535B2 (ja) | メモリセルを作成する方法 | |
JPH11168202A (ja) | メモリセルおよび該メモリセルを形成する方法 | |
JPS61107768A (ja) | 半導体記憶装置 | |
US4203125A (en) | Buried storage punch through dynamic ram cell |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C13 | Decision | ||
GR02 | Examined patent application | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CX01 | Expiry of patent term |