CN102456553A - 一种掺杂阱的制作方法 - Google Patents

一种掺杂阱的制作方法 Download PDF

Info

Publication number
CN102456553A
CN102456553A CN2010105249258A CN201010524925A CN102456553A CN 102456553 A CN102456553 A CN 102456553A CN 2010105249258 A CN2010105249258 A CN 2010105249258A CN 201010524925 A CN201010524925 A CN 201010524925A CN 102456553 A CN102456553 A CN 102456553A
Authority
CN
China
Prior art keywords
ion
semiconductor substrate
layer
photoresist layer
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010105249258A
Other languages
English (en)
Other versions
CN102456553B (zh
Inventor
洪中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201010524925.8A priority Critical patent/CN102456553B/zh
Publication of CN102456553A publication Critical patent/CN102456553A/zh
Application granted granted Critical
Publication of CN102456553B publication Critical patent/CN102456553B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

本发明涉及一种掺杂阱的制作方法,其特征在于:提供半导体衬底,在半导体衬底上形成带有图案的光刻胶层;以光刻胶层为掩膜,向半导体衬底中进行第一次离子注入,形成第一阱;在光刻胶层上表面、与图案对应的半导体衬底和图案的内侧形成侧壁材料层,通过刻蚀去除覆盖在光刻胶层的上表面和与图案对应的半导体衬底上的侧壁材料层,以在图案的内侧形成侧壁层;以光刻胶层和侧壁层为掩膜,向半导体衬底中进行第二次离子注入,形成第二阱,第二阱的深度大于第一阱的深度;去除光刻胶层和侧壁层。本发明制作的掺杂阱呈离子深度梯度分布的形式,它具有增大结电容、电阻,提高抗击穿能力,并可以减小漏电流的产生的优点。本发明可广泛应用于半导体器件的制作工艺中。

Description

一种掺杂阱的制作方法
技术领域
本发明涉及半导体制造工艺,特别涉及一种掺杂阱的制作方法。
背景技术
随着半导体技术的不断发展,半导体器件的集成化程度也越来越高,因此,对于半导体器件的关键尺寸的要求也越来越高。
在对半导体器件的关键尺寸进行控制的同时,为了优化结深和减少漏电的原因,对半导体器件之间的接触面积也有所要求。例如现有制作图像传感器的光电二极管掺杂阱的过程中,将掺杂阱做成离子深度分布梯度,以增加半导体器件与衬底间的接触面积,即PN结面积,进而使结电容增大、电阻增大,提高抗击穿的能力,并减小漏电流的产生。
图1A至图1C示出了现有技术形成深度梯度分布掺杂阱的示意图。
如图1A所示,在半导体衬底100上形成光刻胶层101,经过曝光显影工艺,定义出第一离子注入开口图案102;以光刻胶层101为掩膜,沿第一离子注入开口图案102,向半导体衬底100中进行第一次离子 103注入,形成第一阱104,所述离子可以是磷,注入离子的剂量为1E13cm-2,浓度为IE17cm-3~IE18cm-3,注入能量为15KeV。
如图1B所示,将带有各膜层的半导体衬底100 放入灰化炉中,通过控制氧气的注入剂量、注入能量及注入时间等,增大第一离子注入开口图案102的关键尺寸,形成第二离子注入开口图案105。
如图 1C 所示,以光刻胶层101为掩膜,沿第二离子注入开口图案 105,向半导体衬底 100 中进行第二次离子 106注入,形成第二阱 107,所述离子可以是磷,注入离子的剂量为IE13cm-2,浓度为IE17cm-3~IElscm-3,注入能量为140KeV;其中第二阱207与第一阱104之间由于离子注入的深度不一致,产生深度梯度。
发明内容
在发明内容部分中引入了一系列简化形式的概念,这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征,更不意味着试图确定所要求保护的技术方案的保护范围。
一种掺杂阱的制作方法,其特征在于包括:
- 提供半导体衬底,所述半导体衬底上形成有带有图案的光刻胶层;
- 以所述光刻胶层为掩膜,向所述半导体衬底中进行第一次离子注入,以形成第一阱;
- 在所述光刻胶层中的图案的内侧形成侧壁层;
- 以所述光刻胶层和所述侧壁层为掩膜,向所述半导体衬底中进行第二次离子注入,以形成第二阱,所述第二阱的离子注入深度大于所述第一阱的离子注入深度。                                                                                                                                                        所述向半导体衬底中进行第二次离子注入之后,还包括:去除所述光刻胶层和所述侧壁层。
所述侧壁层的形成方法为:在所述光刻胶层的上表面、与所述图案对应的半导体衬底上和所述图案的内侧形成侧壁材料层,通过刻蚀去除所述侧壁材料层的位于所述光刻胶层的上表面和位于与所述图案对应的半导体衬底上的部分,保留所述侧壁材料层位于所述图案的内侧的部分作为所述侧壁层。
所述侧壁材料层采用化学气相沉积法或者旋涂法而形成。
所述侧壁材料层的材料选自包含聚砜类、聚脲类、聚砜脲类、聚丙烯酸酯类和聚乙烯基吡啶的聚合物或者无定形碳中的一种。
所述第一阱和第二阱同时为P型阱或者同时为N型阱。
所述第一次离子注入和第二次离子注入所采用的掺杂离子为选自硼离子、磷离子和砷离子中的一种。
所述第一次离子注入的能量小于第二次离子注入的能量。
所述第一次离子注入的剂量为0.5×1013cm-2~1.5 ×1013cm-2,浓度为1×1017cm-3~1×1018cm-3,能量为20KeV~120KeV。
所述第二次离子注入的剂量为0.5×1013cm-2~1.5 ×1013cm-2,浓度为1×1017cm-3~1×1018cm-3能量为80KeV~200KeV。
本发明提供了一种制作掺杂阱的制作方法,使掺杂阱呈离子深度梯度分布的形式。这种方法采用两次离子注入的方式,第一次离子注入之后减小掺杂阱的关键尺寸,然后进行第二次离子注入,第二次离子入深度大于第一次离子注入的深度。形成的离子深度梯度分布的掺杂阱由于增加了半导体器件与衬底间的接触面积,即PN结面积,进而使结电容增大、电阻增大,提高抗击穿的能力,并可以减小漏电流的产生。本发明可以广泛应用于半导体器件的制作工艺中。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述,用来解释本发明的原理。在附图中,
图1A至图1C是现有技术形成深度梯度分布掺杂阱的各个步骤所获得器件的截面示意图;
图2A至图2E 是根据本发明的实施例一的形成深度梯度分布掺杂阱的各个步骤所获得器件的截面示意图;
图3A至图3F 是根据本发明的实施例二的形成深度梯度分布掺杂阱的各个步骤所获得器件的截面示意图;
图4是根据本发明的深度梯度分布的掺杂阱的工艺流程示意图。
具体实施方式
在下文的描述中,给出了大量具体的细节以便提供对本发明更为彻底的理解。然而,对于本领域技术人员来说显而易见的是,本发明可以无需一个或多个这些细节而得以实施。在其他的例子中,为了避免与本发明发生混淆,对于本领域公知的一些技术特征未进行描述。
为了彻底了解本发明,将在下列的描述中提出详细的步骤,以便说明本发明是如何形成深度梯度分布掺杂阱。显然,本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下,然而除了这些详细描述外,本发明还可以具有其他实施方式。
实施例一
图2A至图2E示出了本发明的形成深度梯度分布掺杂阱的各个步骤所获得器件的截面示意图。
如图2A所示,首先提供半导体衬底200,在半导体衬底200上旋涂光刻胶层201,经过曝光显影工艺,使光刻胶层201具有掺杂阱图案202。
如图2B所示,沿掺杂阱图案202,向半导体衬底200中注入离子203,形成第一阱204,所述离子可以是磷离子、硼离子、砷离子中的一种,注入离子的剂量为0.5E13cm-2~1.5 E13cm-2,浓度为1E17cm-3~1E18cm-3,注入能量为20KeV~120KeV。
如图 2C 所示,在掺杂阱图案202的内侧形成侧壁层205,侧壁层205环绕在掺杂阱图案202的内侧以减小掺杂阱图案202的关键尺寸,侧壁层205的材料可以采用形成底部抗反射层的材料和无定形碳等有机材料中的一种,所述形成底部抗反射层的材料选用有机绝缘材料,包括但不限于聚砜类、聚脲类、聚砜脲类、聚丙烯酸酯类和聚乙烯基吡啶。所述侧壁层205的厚度为100~1000埃。
如图2D所示,沿减小关键尺寸后的所述掺杂阱图案202,向半导体衬底200中注入离子207,形成第二阱208,第二次离子注入选用的离子与第一次离子注入选用的离子所形成的掺杂阱类型一致,第二次离子注入也可以选用磷离子、硼离子或砷离子,注入离子的剂量为0.5E13cm-2~1.5E13cm-2,浓度为1E17cm-3~1E18cm-3,注入能量为80KeV~200KeV;为了使离子深度呈梯度分布,第一次离子注入的能量须小于第二次离子注入的能量,由此使得第二阱208的离子注入的深度大于第一阱204的离子注入的深度,即离子深度呈梯度分布。此外,在进行第一次离子注入和第二次离子注入的同时还可以向第一阱和第二阱中注入碳离子或者锡离子,以缓解应力。
如图2E所示,将半导体衬底200送入灰化炉中,通过控制氧气的注入剂量、注入能量和注入时间等,灰化光刻胶层201和侧壁层205至露出半导体衬底200。
实施例二
下面通过不同的侧壁层形成方法对本发明的另一实施方式进行阐述。
图3A至图3F示出了本发明的形成深度梯度分布掺杂阱的各个步骤所获得器件的截面示意图。
如图3A所示,首先提供半导体衬底300,在半导体衬底300上旋涂光刻胶层301,经过曝光显影工艺,在光刻胶层301上形成掺杂阱图案302。
如图3B所示,沿掺杂阱图案302,向半导体衬底300中注入离子303,以形成第一阱304,所述离子可以是磷离子、硼离子或砷离子中的一种,注入离子的剂量为0.5E13cm-2~1.5E13cm-2,浓度为1E17cm-3~1E18cm-3,注入能量为30KeV~130KeV。
如图 3C 所示,在光刻胶层301的上表面、与掺杂阱图案302对应的半导体衬底300上和掺杂阱图案302内侧形成一层侧壁材料层305,侧壁材料层305的材料可以采用形成底部抗反射层的材料和无定形碳等有机材料中的一种,所述形成底部抗反射层的材料选用有机绝缘材料,包括但不限于聚砜类、聚脲类、聚砜脲类、聚丙烯酸酯类和聚乙烯基吡啶。所述形成侧壁材料层305采用化学气相沉积法(Chemical vapor deposition,CVD)或者光刻胶旋涂法,侧壁材料层305的厚度为100 ~1000埃。
如图3D所示,通过刻蚀去除覆盖在光刻胶层301上表面以及与掺杂阱图案302对应的半导体衬底300上的侧壁材料层305,以形成环绕在掺杂阱图案302内侧的侧壁层306。
如图3E所示,沿减小关键尺寸后的掺杂阱图案302,向半导体衬底300中注入离子308,以形成第二阱309,第二次离子注入选用的离子与第一次离子注入选用的离子所形成的掺杂阱类型一致,第二次离子注入选用的离子也可以是磷离子、硼离子或砷离子中的一种,注入离子的剂量为0.5E13cm-2~1.5E13cm-2,浓度为1E17cm-3~1E18cm-3,为了使离子深度呈梯度分布,第二离子注入的能量须大于第一次离子注入的能量,因此第二次离子注入能量为80KeV~300KeV,使第二阱309的深度大于第一阱304的深度,即产生离子深度梯度分布。此外,在进行第一次离子注入和第二次离子注入的同时还可以分别向第一阱和第二阱中注入碳离子或者锡离子,以缓解应力。
如图3F所示,将半导体衬底300送入灰化炉中,通过控制氧气的注入剂量、注入能量和注入时间等,对光刻胶层301和侧壁层306进行灰化至露出半导体衬底300。
图4的流程图示出了制作根据本发明的深度梯度分布的掺杂阱的工艺流程。
步骤401,提供半导体衬底,在半导体衬底上形成带有图案的光刻胶层;
步骤402,以所述光刻胶层为掩膜,向所述半导体衬底中进行第一次离子注入,以形成第一阱;
步骤403,在所述光刻胶层中的图案的内侧形成侧壁层;
步骤404,以所述光刻胶层和侧壁层为掩膜,向半导体衬底中进行第二次离子注入,以形成第二阱,所述第二阱的深度大于第一阱的深度,即形成离子深度梯度分布的掺杂阱;   
步骤405,将半导体衬底放入灰化炉中,通过控制氧气的注入剂量、注入能量及注入时间来去除光刻胶层和侧壁层。
其中,步骤403中形成所述侧壁层的方法可以是:在所述光刻胶层上表面、与所述图案对应的所半导体衬底上和所述图案内侧形成侧壁材料层,通过刻蚀去除覆盖在所述光刻胶上表面以及与所述图案对应的半导体衬底上的侧壁材料层,保留所述侧壁材料层位于所述图案的内侧的部分作为所述侧壁层。
本发明采用两次离子注入的方式,第一次离子注入之后减小掺杂阱的关键尺寸,然后再进行第二次离子注入,且第二次离子入深度大于第一次离子注入的深度,由此可以形成离子深度梯度分布的掺杂阱。
本发明已经通过上述实施例进行了说明,但应当理解的是,上述实施例只是用于举例和说明的目的,而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是,本发明并不局限于上述实施例,根据本发明的教导还可以做出更多种的变型和修改,这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (10)

1.一种掺杂阱的制作方法,其特征在于包括:
- 提供半导体衬底,所述半导体衬底上形成有带有图案的光刻胶层;
- 以所述光刻胶层为掩膜,向所述半导体衬底中进行第一次离子注入,以形成第一阱;
- 在所述光刻胶层中的图案的内侧形成侧壁层;
- 以所述光刻胶层和所述侧壁层为掩膜,向所述半导体衬底中进行第二次离子注入,以形成第二阱,所述第二阱的离子注入深度大于所述第一阱的离子注入深度。
2.如权利要求1所述的制作方法,其特征在于,所述向半导体衬底中进行第二次离子注入之后,还包括:去除所述光刻胶层和所述侧壁层。
3.如权利要求1所述的制作方法,其特征在于,所述侧壁层的形成方法为:在所述光刻胶层的上表面、与所述图案对应的半导体衬底上和所述图案的内侧形成侧壁材料层,通过刻蚀去除所述侧壁材料层的位于所述光刻胶层的上表面和位于与所述图案对应的半导体衬底上的部分,保留所述侧壁材料层位于所述图案的内侧的部分作为所述侧壁层。
4.如权利要求3所述的制作方法,其特征在于,所述侧壁材料层采用化学气相沉积法或者旋涂法而形成。
5.如权利要求1所述的制作方法,其特征在于,所述侧壁材料层的材料选自包含聚砜类、聚脲类、聚砜脲类、聚丙烯酸酯类和聚乙烯基吡啶的聚合物或者无定形碳中的一种。
6.如权利要求1所述的制作方法,其特征在于,所述第一阱和第二阱同时为P型阱或者同时为N型阱。
7.如权利要求6所述的制作方法,其特征在于,所述第一次离子注入和第二次离子注入所采用的掺杂离子为选自硼离子、磷离子和砷离子中的一种。
8.如权利要求1所述的制作方法,其特征在于,所述第一次离子注入的能量小于第二次离子注入的能量。
9.如权利要求1所述的制作方法,其特征在于,所述第一次离子注入的剂量为0.5×1013cm-2~1.5 ×1013cm-2,浓度为1×1017cm-3~1×1018cm-3,能量为20KeV~120KeV。
10.如权利要求1所述的制作方法,其特征在于,所述第二次离子注入的剂量为0.5×1013cm-2~1.5 ×1013cm-2,浓度为1×1017cm-3~1×1018cm-3能量为80KeV~200KeV。
CN201010524925.8A 2010-10-29 2010-10-29 一种掺杂阱的制作方法 Active CN102456553B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201010524925.8A CN102456553B (zh) 2010-10-29 2010-10-29 一种掺杂阱的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010524925.8A CN102456553B (zh) 2010-10-29 2010-10-29 一种掺杂阱的制作方法

Publications (2)

Publication Number Publication Date
CN102456553A true CN102456553A (zh) 2012-05-16
CN102456553B CN102456553B (zh) 2015-05-20

Family

ID=46039601

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010524925.8A Active CN102456553B (zh) 2010-10-29 2010-10-29 一种掺杂阱的制作方法

Country Status (1)

Country Link
CN (1) CN102456553B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109960106A (zh) * 2017-11-30 2019-07-02 台湾积体电路制造股份有限公司 用于光刻图案化的方法
CN112186029A (zh) * 2020-10-20 2021-01-05 杭州中瑞宏芯半导体有限公司 一种高浪涌电流型SiC二极管及其制造方法
CN115842033A (zh) * 2023-02-20 2023-03-24 湖北江城芯片中试服务有限公司 半导体制作方法
EP4266384A1 (en) * 2022-04-20 2023-10-25 GLOBALFOUNDRIES Singapore Pte. Ltd. Photodiodes with serpentine shaped electrical junction

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0945897A1 (en) * 1998-03-25 1999-09-29 Texas Instruments Incorporated Organic gate sidewall spacers
US20050042879A1 (en) * 2003-08-22 2005-02-24 Zhiping Yin Masking methods
EP1648031A1 (en) * 2004-10-12 2006-04-19 OmniVision Technologies, Inc. Image sensor pixel having a non-convex photodiode
US20080124880A1 (en) * 2006-09-23 2008-05-29 Chartered Semiconductor Manufacturing Ltd. Fet structure using disposable spacer and stress inducing layer
CN101572249A (zh) * 2008-04-30 2009-11-04 中芯国际集成电路制造(北京)有限公司 形成掺杂阱及图像传感器的方法
US20090325356A1 (en) * 2008-06-26 2009-12-31 Shin Dong-Woon Methods of forming a low temperature deposition layer and methods of manufacturing semiconductor device using the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0945897A1 (en) * 1998-03-25 1999-09-29 Texas Instruments Incorporated Organic gate sidewall spacers
US20050042879A1 (en) * 2003-08-22 2005-02-24 Zhiping Yin Masking methods
EP1648031A1 (en) * 2004-10-12 2006-04-19 OmniVision Technologies, Inc. Image sensor pixel having a non-convex photodiode
US20080124880A1 (en) * 2006-09-23 2008-05-29 Chartered Semiconductor Manufacturing Ltd. Fet structure using disposable spacer and stress inducing layer
CN101572249A (zh) * 2008-04-30 2009-11-04 中芯国际集成电路制造(北京)有限公司 形成掺杂阱及图像传感器的方法
US20090325356A1 (en) * 2008-06-26 2009-12-31 Shin Dong-Woon Methods of forming a low temperature deposition layer and methods of manufacturing semiconductor device using the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109960106A (zh) * 2017-11-30 2019-07-02 台湾积体电路制造股份有限公司 用于光刻图案化的方法
CN109960106B (zh) * 2017-11-30 2023-06-09 台湾积体电路制造股份有限公司 用于光刻图案化的方法
CN112186029A (zh) * 2020-10-20 2021-01-05 杭州中瑞宏芯半导体有限公司 一种高浪涌电流型SiC二极管及其制造方法
EP4266384A1 (en) * 2022-04-20 2023-10-25 GLOBALFOUNDRIES Singapore Pte. Ltd. Photodiodes with serpentine shaped electrical junction
CN115842033A (zh) * 2023-02-20 2023-03-24 湖北江城芯片中试服务有限公司 半导体制作方法

Also Published As

Publication number Publication date
CN102456553B (zh) 2015-05-20

Similar Documents

Publication Publication Date Title
JP6224730B2 (ja) 太陽電池の拡散領域を形成する方法
CN102456553B (zh) 一种掺杂阱的制作方法
CN107591324A (zh) 结终端扩展终端结构的制备方法及结构
CN101982871A (zh) 一种功率器件及其制造方法
CN104882369A (zh) 碳化硅离子注入掺杂掩膜结构及其制备方法
US20110189438A1 (en) Template, method of manufacturing template, and pattern forming method
CN101572249B (zh) 形成掺杂阱及图像传感器的方法
CN102496573B (zh) 沟槽绝缘栅型双极晶体管的制作方法
CN102496568B (zh) 沟槽功率器件结构的制造方法
CN102437087A (zh) 抗辐照加固的soi结构及其制作方法
US9385187B2 (en) High breakdown N-type buried layer
CN105914133A (zh) 一种变掺杂结终端制备方法
CN111370305A (zh) 深沟槽型超级结器件及其制作方法
CN107919387A (zh) 一种半导体器件及其制造方法
CN105931952A (zh) 一种雪崩二极管结构的制造方法
CN102064094B (zh) 大厚度氧化层场板结构及其制造方法
CN104347347A (zh) 多晶硅电阻的形成方法
CN106298966A (zh) 半导体器件及其制备方法和电子装置
CN101882574B (zh) 半导体制造工艺流程中掺杂栅极和漏、源极的方法
CN114520277A (zh) 一种抗辐照硅基雪崩光电二极管的制备方法及结构
CN105845614A (zh) 半导体器件及其制作方法
CN101840854B (zh) 半导体的掺杂方法
CN104851799A (zh) 一种变掺杂区的形成方法和装置
CN102543823B (zh) 一种浅沟槽隔离制作方法
CN105826268A (zh) 半导体器件的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Effective date: 20130110

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20130110

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation

Applicant after: Semiconductor Manufacturing International (Beijing) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation

C14 Grant of patent or utility model
GR01 Patent grant