CN102446955A - 高电压金属氧化半导体装置与制造该装置的方法 - Google Patents

高电压金属氧化半导体装置与制造该装置的方法 Download PDF

Info

Publication number
CN102446955A
CN102446955A CN2011102566227A CN201110256622A CN102446955A CN 102446955 A CN102446955 A CN 102446955A CN 2011102566227 A CN2011102566227 A CN 2011102566227A CN 201110256622 A CN201110256622 A CN 201110256622A CN 102446955 A CN102446955 A CN 102446955A
Authority
CN
China
Prior art keywords
type
high voltage
well area
type well
trap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011102566227A
Other languages
English (en)
Other versions
CN102446955B (zh
Inventor
陈建志
林正基
林镇元
连士进
吴锡垣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN102446955A publication Critical patent/CN102446955A/zh
Application granted granted Critical
Publication of CN102446955B publication Critical patent/CN102446955B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0882—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0886—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1087—Substrate region of field-effect devices of field-effect transistors with insulated gate characterised by the contact structure of the substrate region, e.g. for controlling or preventing bipolar effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种高电压金属氧化半导体装置与制造该装置的方法。高电压金属氧化半导体装置包括一源极、一漏极、一栅极、一漂移区域及一自我保护区域，栅极设置接近于源极，漂移区域实质上设置于漏极与栅极和源极的一区域之间，自我保护区域设置接近于漏极。本发明提供的高电压金属氧化半导体装置具有芯片面积效率最佳化的优点，可以用于特高压侧操作。

Description

高电压金属氧化半导体装置与制造该装置的方法
技术领域
本发明是有关于一种半导体装置，且特别是有关于一种适用于特高压操作的具有隔离结构的N型金属氧化物半导体装置。
背景技术
近年来几乎在所有的电子装置制造方面都有装置规模缩小的趋势。当装置实质上具有相同的容量，较小型的电子装置比起较大且笨重的电子装置更受到欢迎。因此，具有制造较小的元件的技术可明确地促使从业者生产出较小的装置以设置这些较小元件。然而，许多现代电子装置需要执行驱动功能(例如是交换装置)及数据处理两者、或是执行其它的判断功能。使用低电压互补金属氧化物半导体(complementarymetal-oxide-semiconductor，CMOS)技术是不能使装置具有这些双重功能的。因此，目前已经发展出高电压集成电路(high-voltage integrated circuits，HVIC)或功率集成电路(power-integrated circuits，PIC)以试图将高电压装置结构与低电压装置结构整合在单一芯片上。
在相对高电压进行开关转换的应用装置，例如包括平板显示器、光源及镇流器应用(例如是发光二极管的发光应用)、电源供应器(例如是移动装置充电器)以及其它许多产品。可运用在这些应用装置中的高电压金属氧化半导体装置应该具有高击穿电压，以避免从高电压区域到低电压区域的击穿，并具有相对低的导通电阻。
一般而言，电源装置可归类为垂直结构和横向结构等两种装置。运用垂直结构的装置具有一电流路径是通过衬底从装置的顶部流到装置的底部。运用横向结构的装置具有一电流路径是经由同一表面(例如是芯片的上表面)进出芯片(集成电路)。横向结构可以允许不同型态的补偿及将多重横向装置设置于同一衬底上。然而，这样做仅对电性分离有效。
发明内容
本发明是提供具有芯片面积效率最佳化可在特高压侧操作的一些实施例。再者，一些实施例是提供用于高压侧操作的隔离结构。
在一优选实施例中，提供高电压金属氧化物半导体(high-voltagemetal-oxide-semiconductor，HVMOS)装置(“优选的”在本文中是指“作为范例、例子或附图”)。高电压金属氧化物半导体可以包括一源极、一漏极、一栅极、一漂移区域及一自我保护区域。栅极设置接近于源极。漂移区域实质上设置于漏极与栅极和源极的一区域之间。自我保护区域设置接近于漏极。
在另一优选实施例中，是提供一高电压金属氧化物半导体装置的制造方法。此方法可以包括提供一源极与一栅极，该源极与该栅极彼此接近。提供一漏极。提供一漂移区域，实质上设置于漏极与栅极和源极的一区域之间。提供一自我保护区域，设置接近于漏极。
为了对本发明的上述及其它方面有更佳的了解，下文特举优选实施例，并配合所附附图，作详细说明如下：
附图说明
图1绘示根据一实施例的特高压N型金属氧化物半导体装置的剖面图。
图2，包括图2A到图2D，是根据一实施例绘示制造图1的装置的流程。
图3提供在一实施例中材料的掺杂浓度，当强调图1的实施例装置中的四个特定区域的附图。
图4，包括图4A到图4D，绘示图3中每一强调的个别轮廓区域的掺杂浓度的详细轮廓。
图5绘示一实施例中装置设计的俯视图。
图6绘示一实施例中运用一金属场板替代二金属场板来电性连接(如图1及图2所显示)。
图7绘示根据一实施例的可选择的结构中高电压N型阱可在主体源极P型阱下方延伸。
图8绘示根据一实施例的可选择的结构中额外的N型掺杂内埋层是提供于主体源极P型阱下方。
图9绘示根据一实施例的可选择的结构中设置于高电压互连区域的P型阱分为互相隔开的二P型阱。
图10绘示根据一实施例的可选择的结构中图9的P型阱具有P型顶层设置于P型阱下面。
图11绘示根据一实施例的可选择的结构中，设置于高电压互连区域中的P型阱具有P型顶层设置于其下方。
图12绘示根据一实施例中，本发明的实施例的特征如何提供隔离与自我保护以避免特高压N型金属氧化物半导体的高压侧与接地之间产生漏电路径。
图13绘示根据本发明的一实施例中关于方法的操作提供具有隔离结构的用于特高压操作的N型金属氧化物半导体装置。
图14绘示根据一实施例中特高压N型金属氧化物半导体装置的剖面图。
图15，包括图15A到图15D，是根据一实施例绘示制造图14的装置的流程。
图16提供在一实施例中材料的掺杂浓度，当强调图14的实施例装置中的四个特定区域的附图。
图17，包括图17A到图17D，绘示图16中每一强调的个别轮廓区域的掺杂浓度的详细轮廓。
图18绘示一实施例中装置设计的俯视图。
图19绘示一实施例中运用一金属场板替代二金属场板来电性连接(如图14及图15所显示)。
图20绘示根据一实施例的可选择的结构中高电压N型阱可在主体源极P型阱下方延伸。
图21绘示根据一实施例的可选择的结构中额外的N型掺杂内埋层是提供于主体源极P型阱下方。
图22绘示根据一实施例的可选择的结构中设置于高电压互连区域的P型阱是被移除。
图23绘示根据一实施例中，本发明的实施例的特征如何提供隔离与自我保护以避免特高压N型金属氧化物半导体的高压侧与接地之间产生漏电路径。
图24绘示根据一实施例的可选择的结构中高电压N型阱设置于高压侧区域中。
图25绘示根据一实施例的可选择的结构中高电压N型阱设置于高压侧区域中且于N型掺杂内埋层的上方，且另一N型掺杂内埋层也可以提供。
【主要元件符号说明】
10、100、1010、1100：衬底；
12、102、200、1012、1012’、1102、1102’、1112’：N型掺杂内埋层；
14、48、1014、1048：高压侧操作区域P型阱；
20、20’、104、1020、1020’、1024、1104、1112、：高电压N型阱；
22、110：N型外延层；
30、30’、106、1030、1106：P型顶层；
40、45、46、1040、1045、1046：P型阱；
42、130、1042、1130：主体源极P型阱；
44、1044：高电压互连区域P型阱；
50、120、1050、1120：N型阱；
52、1052：主体；
54、1054：源极；
56、154、1056、1154：漏极；
60、140、1060、1140：第一场氧化物；
62、142、1062、1142：第二场氧化物；
64、1064：第三场氧化物；
66、1066：第四场氧化物；
68、1068：第五场氧化物；
70、150、1070、1150：栅极；
74、78、1074、1078：绝缘层；
76、1076、1080：金属层；
80、166、1166：第二金属层；
100：P型衬底；
122、1122、1124：P型阱；
152、1152：主体源极；
160、1160：层间介电质材料；
162、1162：第一金属层；
164、1164：金属间介电质层；
210：P型阱隔离区域；
220：P型阱部分；
1022、1110：P型外延层；
D：漏极；
G：栅极；
S&B：源极主体；
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。
本发明的一些实施例将参照所附的附图在本文中更完整的说明，但并非本发明所有的实施例皆显示出来。的确，本发明不同的实施例可以许多不同的形式实施且不应理解为限制于本文的实施例。更准确地说，提供这些实施例以使公开内容满足且适用于法律要求。
本发明的一些实施例可提供一N型金属氧化物半导体结构用在特高压操作(例如是大于650伏特)。更进一步，一些实施例可提供制造用于高压侧操作的隔离结构的流程。一些实施例也可以提供对有特高压高电流需求的芯片面积效率最佳化的设计。通过实施例提供的结构可以包括使用外延生长的P型外延层。一些实施例也可以运用P型材料在特别的P型阱(P-well，PW)构造以提供隔离，用以同时自我保护及隔离之用。N型材料也可以被运用于高电压N型阱(high-voltage N-well，HVNW)以支撑和维持在特高压下操作。在一些实施例中，可应用二层的高电压N型阱；在P型外延层沉积前，可先设置一高电压N型层，而在P型外延层沉积后，可再设置另一高电压N型阱层。
图1绘示根据一实施例的特高压N型金属氧化物半导体装置的剖面图。半导体装置可以包括一衬底10。在一实施例中，衬底10可为一P型衬底。在一实施例中，半导体装置可更进一步包括一N型掺杂内埋层12(N-doped buried layer，NBL)设置于衬底10的高压侧操作区域14。在其它实施例中，N型掺杂内埋层12也可在高压侧操作区域14提供隔离功能。衬底10也可以包括一高电压N型阱层20设置于衬底10中。在一实施例中，N型外延层22可设置于衬底10上方。高电压N型阱层20可提供增高的临界电场以避免在高操作电压(例如是大于650伏特)下击穿。
在一些实施例中，高电压N型阱层20可以包括一P型顶层(P-Toplayer)30设置于高电压N型阱层20。P型顶层30可进一步地在击穿之前减少表面场。N型外延层22可以具有一个或多个P型阱(P-wells，PWs)和/或N型阱(N-wells，NWs)在N型外延层22内(在本文的不同例子中，这些阱意指阱区域，例如是P型阱区域)。如图1所示，举例来说，沿着N型阱50可提供P型阱40、主体源极P型阱42、高电压互连区域P型阱44与高压侧操作区域P型阱48。在一些实施例中，P型阱区域可进一步包括具有P型或N型材料的更高掺杂浓度的区域，是分别为P+区域及N+区域。主体源极P型阱42的P+区域可相当于装置的主体52，而主体源极P型阱42的N+区域可对应于装置的源极54。同时，N+区域设置于N型外延层22中，N+区域设置于N型外延层22中的一部分于对应于高电压N型阱层20的边缘可形成装置的漏极56。
在一实施例中，多个场氧化层(field-oxide films，FOXs)可设置接近于N型外延层22(和/或任意或全部的P型阱、N型阱)。在一实施例中，第一场氧化物60可设置接近于P型阱40的一部分，第二场氧化物62可设置接近于N型阱50，且第三场氧化物64可设置介于主体源极P型阱42以及对应于漏极56的N+区域之间。第四场氧化物66可设置接近于高电压互连区域P型阱44，而第五氧化物68可设置介于N型掺杂内埋层12上的N+区域以及高压侧操作区域P型阱48之间。
在一实施例中，装置的栅极70可形成于源极54以及第三场氧化物64之间。栅极70可在主体源极P型阱42的一部分以及第三场氧化物64上延伸。装置的一区域于主体的边缘与漏极的边缘延伸可定义为特高压N型金属氧化物半导体。高电压互连区域P型阱44可提供特高压N型金属氧化物半导体及其它元件之间的隔离，其它元件是通过图1的装置定义且位于侧向高电压集成电路(high-voltage integrated circuits，HVIC)或功率集成电路(power-integrated circuits，PIC)的相同衬底上。
在一实施例中，绝缘层74可沉积于场氧化物、P型阱及N型阱、或可能暴露的N型外延层22的部分上。绝缘层74可以具有不同的电极(例如是对应的主体、源极及漏极)设置于绝缘层74。在一些实施例中，金属层76可沉积在选择的绝缘层74的部分的上方。金属层76可用来连接特高压N型金属氧化物半导体至其它不同的元件。再者，在一些实施例中，金属层76的一部分可通过高电压互连区域P型阱44的上方以提供互连于特高压N型金属氧化物半导体与其它不同的元件之间。P型阱44可提供自我保护及隔离。在一些实施例中，另一绝缘层78可沉积于金属层76上方，而第二金属层80可提供于绝缘层78上方。
图2，包括图2A到图2D，是根据一实施例绘示制造图1的装置的流程。如图2A所示，一开始可提供一P型衬底100，且N型掺杂内埋层102可形成于P型衬底100中，形成方法例如是经由刻蚀光刻及涂布程序。之后高电压N型阱区域104可形成于P型衬底100的一部分中，其与N型掺杂内埋层102隔开。高电压N型阱区域104也可以经由刻蚀光刻及涂布程序形成。在一些实施例中，之后P型顶层区域106可形成在高电压N型阱区域104中，例如是经由刻蚀光刻及涂布程序形成。在一些实施例中，以扩散注入(drive in)程序可完成形成N型掺杂内埋层102。
图2B根据一实施例更进一步绘示制造图1的装置的流程的进程。如图2B所示，N型外延层110可沉积于P型衬底100的上方(以及高电压N型阱104、N型掺杂内埋层102及P型顶层区域106所暴露的部分)。N型外延层110可外延生长于P型衬底100上方。在透过刻蚀光刻及涂布程序以在N型外延层110提供各种不同的P型阱步骤之后，是可完成与高电压N型阱区域104相关的扩散注入操作。接着扩散注入操作之后，N型阱120也可以经由刻蚀光刻及涂布程序提供于P型外延层110中。
在N型外延层110中的P型阱可以包括一P型阱122，设置于高电压N型阱区域104与N型掺杂内埋层102之间。P型阱122可在装置的高电压互连区域中提供保护与隔离作用。可提供于N型外延层110中的其它P型阱可以包括一主体源极P型阱130。
如图2C所示，多个场氧化层可生长在对应如上所述的不同区域的位置上。运用刻蚀光刻技术，场氧化层可生长于它们各自的位置上。在一实施例中这些场氧化层的生长，第一场氧化物140可生长于高电压N型阱区域104的一部分上方，而第二场氧化物142可生长于第P型阱122上方。多晶硅层可沉积于暴露部分的顶部上，且之后除了从主体源极P型阱130延伸至第一场氧化物140的多晶硅层的一部分外，所有多晶硅层可通过刻蚀光刻技术移除以形成栅极150。之后，更进一步的着手进行刻蚀光刻技术及涂布以导入不同浓度的N型及P型掺杂物在N型外延层110以及P型阱的不同部分。举例来说，主体源极P型阱130可以具有P及N掺杂区域形成于主体源极P型阱130中，以分别定义出主体及源极152。同时，介于第一场氧化物140及第二场氧化物142之间的N型外延层110的暴露部分，可形成一N掺杂区域以定义出漏极154。
如图2D所示，层间介电质(inter-layer dielectric，ILD)材料160可沉积于暴露的场氧化层、栅极150、主体源极152、漏极154、P型阱122和其它暴露部分之上。接触件可被包括于对应于主体源极152、漏极154及其它不同元件的层间介电质材料160中。之后层间介电质材料160可被第一金属层162覆盖。接下来可使用刻蚀光刻技术来移除部分第一金属层162，以在需要的位置形成互连线。之后金属间介电质层164可和位于适当位置的接触件一起形成。接下来第二金属层166可形成于金属间介电质层164上，且可使用刻蚀光刻技术移除部分第二金属层166，以再次在需要的地方形成互连线。
图3提供在一实施例中材料的掺杂浓度，且强调图1的装置中的四个特定区域(分别标示为轮廓1、轮廓2、轮廓3及轮廓4)的附图。图4，包括图4A到图4D显示每一各别的区域的掺杂浓度的轮廓。在此部分中，图4A对应于图3上的轮廓1，图4B对应于图3上的轮廓2，图4C对应于图3上的轮廓3，图4D对应于图3上的轮廓4。
图5绘示一实施例中装置设计的俯视图。如上所述，只要提供有效电性隔离，侧向结构可以允许侧向结构的不同形式且/或多重元件的使用被实施在相同衬底上。本发明的实施例可提供充分的隔离，以在高压侧上能够维持在非常高电压(例如大于650伏特)下操作。因此，如图5所示，具有多重金属氧化物半导体装置的装置，也许包括高电压金属氧化物半导体(high-voltage MOS，HVMOS)装置及低电压金属氧化物半导体(low-voltage MOS，LVMOS)装置，两者都可以提供在同一衬底上。
如图5所示，三个金属氧化物半导体装置(其可为任何高电压金属氧化物半导体及低电压金属氧化物半导体的组合)可提供于相同衬底上。应注意实施例也可以提供其它装置(例如是低电压金属氧化物半导体、双极接面晶体管(bipolar junction transistors，BJTs)电容、电阻等等)于高电压区域中。各个装置具有对应的栅极G、漏极D以及源极主体S&B。高电压N型阱区域(其可以包括二层如上所述的设置)是指分别位于各个栅极G及源极D的下方的区域。在一些实施例中，N型掺杂内埋层也可以设置在高电压N型阱区域中。然而，分开的N型掺杂内埋层200也显示在图5中。如上所述，金属可形成于部分装置上方，用以提供于一特定实施例中的可能需要的任一连接线。也显示P型阱隔离区域210用以自我保护。图中也显示其它P型阱区域220且该些区域可能作为接地之用。在一优选实施例中，虚线围起的较大区域(绘于图5的右侧上)可提供以应高电流需求。
如上所述的实施例，能够使多重元件形成于高电压操作的相同衬底上。然而，本发明的实施例并非限制在上述特定的实施例。反而，本领域技术人员将理解上述实施例后所作的更改与修正并不违反本发明的精神与范围。图6到图11显示可供选择的结构并可运用在关于本发明的实施例。
如图6所示，一些实施例可仅运用一金属场板替代二金属场板(如图1的实施例所述)来电性连接。在其它可选择的实施例中，高电压N型阱，如图7中的第一高电压N型阱层20’，可在主体源极P型阱下延伸。在另一实施例中，可于主体源极P型阱42下形成一额外的N型掺杂内埋层12’，如图8所示。新增的N型掺杂内埋层12’或高电压N型阱20’可使容许的源极电压提高操作。再一其它实施例，设置在高电压互连区域(例如图1中的高电压互连区域P型阱44)中的P型阱可分为彼此隔开的二P型阱，如图9所绘示的实施例所显示。在这方面，图9中的P型阱45与P型阱46替代图1中的P型阱44。在一些实施例中，额外的P型顶层30’可置入于P型阱45及46的下方处，用以增加自我保护能力如图10所绘示。在可选择的实施例中，仅单一P型阱设置于高电压互连区域中(例如是P型阱44)，额外的P型顶层30’也可以使用于图11中。
实施例可提供多种结构特征以使装置可维持在高电压操作。举例来说，一些实施例可利用具有足够接口深度的高电压N型阱以使装置维持在高电压操作。使用相对薄的N型外延层，可提供足够的元件击穿电压。更进一步，在高电压互连区域中的P型阱也可以协助提供自我保护及隔离。在一些实施例中，P型顶层可进一步支持高电压操作，且N型掺杂内埋层可避免从高电压区域经由衬底到接地发生击穿(一个漏电流路径)，其被图12中显示为虚线箭头的N型掺杂内埋层给抑制。图12根据一实施例显示特高压N型金属氧化物半导体装置的高压侧及接地。
图13绘示根据一实施例的形成特高压N型金属氧化物半导体的方法的流程图。如图13所示，此方法可以包括步骤400中提供彼此接近的一源极与一栅极，且在步骤410中提供一漏极。此方法在步骤420中可提供一漂移区域，实质上设置于漏极与栅极和源极的一区域之间，且在步骤430中提供一自我保护区域，设置接近于该漏极。
在一实施例中，对如上所述的方法做更改且/或增加也可以被实施。在不同的实施例中，更改且/或新增可被彼此有关联性地或个别地增加。在一些实施例中，方法可更进一步包括提供一P型材料的衬底。且形成一高电压N型阱(high-voltage N-well，HVNW)区域，设置于该衬底的一部分中以形成该漂移区域。此方法可还包括形成一N型掺杂内埋层(n-dopedburied layer，NBL)，设置于衬底的另一部分(与高电压N型阱区域隔开)。形成一具有外延生长N型材料的N型外延层，设置于该衬底、该高电压N型阱区域及该第一N型掺杂内埋层上方处。在一些实施例中，此方法可进一步包括形成一主体源极P型阱(PW)且主体源极P型阱位于N型外延层的一部分。N型外延层的一部分是邻接于接近高电压N型阱区域的N型外延层的一部分，形成栅极以从主体源极P型阱延伸至一场氧化层，场氧化层设置在接近于高电压N型阱区域的N型外延层的一部分的上方处。且形成漏极位在接近于高电压N型阱区域的N型外延层的一部分，并也邻接于其上有栅极形成的场氧化层的一相对侧。在一些实施例中，形成高电压N型阱区域可以包括形成高电压N型阱区域以包括一P型顶层，P型顶层设置于高电压N型阱区域的一部分。在一些实施例中，此方法可进一步包括层间介电质材料层形成于N型外延层的上方处，且形成第一金属场板于层间介电质材料层的至少一部分的上方处。在一实施例中，此方法可进一步包括设置金属间介电质层于第一金属场板及第二金属场板之间。在一些实施例中，此方法可进一步包括形成一第二N型掺杂内埋层接近于高电压N型阱区域，其中主体源极P型阱设置于第二N型掺杂内埋层的上方处。
本发明一些可选择的实施例中，可提供N型金属氧化物半导体装置用于特高压操作(例如大于650伏特)，以P型外延代替N型外延。关于这方面，通过一些实施例提供的结构可以包括外延生长P型外延层的使用。一些实施例也可以在特别地P型阱组态中运用P型材料以提供自我保护及隔离。N型材料也可以运用在高电压N型阱中以维持操作于特高压。在一些实施例中，高电压N型阱可应用于二层中。一高电压N型阱层可在P型外延层设置前设置，而另一高电压N型阱层可在P型外延层设置后设置。
图14绘示根据一实施例中的特高压N型金属氧化物半导体装置的剖面图。装置可以包括衬底1010。在一实施例中，衬底1010可为P型衬底。在一实施例中，装置可进一步包括N型掺杂内埋层1012设置在衬底1010的高压侧操作区域1014。或许在其它实施例中，N型掺杂内埋层1012可提供隔离功能于高压侧操作区域1014。衬底1010也可以包括第一高电压N型阱层1020，设置于衬底1010中。在一实施例中，P型外延层1022可设置于衬底1010的上方处。第二高电压N型阱层1024可设置于P型外延层1022中接近第一高电压N型阱1020的位置。第一及第二高电压N型阱层1020及1024可提供一增加的临界电场以避免在高操作电压(例如大于650伏特)下击穿。
在一些实施例中，第一及第二高电压N型阱层1020及1024可以包括P型顶层设置在其中。P型顶层1030可在击穿前减少表面场。P型外延层1022可以具有一或多个P型阱及/或N型阱提供于其中(本文中这些阱在不同的实施例中意指阱区域，例如是P型阱区域)。如图14所示，举例来说，P型阱1040、主体源极P型阱1042、高电压互连区域P型阱1044及高压侧操作区域P型阱1048可沿N型阱1050提供。在一些实施例中，高电压互连区域P型阱1044可分为二P型阱(例如为P型阱1045及1046)以提供增加的自我保护及隔离。在一些实施例中，P型阱区域可进一步包括具有P型或N型材料的更高掺杂浓度的区域，是分别为P+区域及N+区域。主体源极P型阱1042的P+区域可相当于装置的主体1052，而主体源极P型阱1042的N+区域可对应于装置的源极1054。同时，N+区域设置于第二高电压N型阱1024中可对应于装置的漏极1056。
在一实施例中，多个场氧化层(field-oxide films，FOXs)可设置接近于P型外延层1022(和/或任意或全部的P型阱、N型阱及第二高电压N型阱层1024)。在一实施例中，第一场氧化物1060可设置接近于P型阱1040的一部分，第二场氧化物1062可设置接近于N型阱1050，且第三场氧化物1064可设置介于主体源极P型阱1042以及对应于漏极1056的N+区域之间。第四场氧化物1066可设置接近于高电压互连区域P型阱1044，而第五氧化物1068可设置介于N型掺杂内埋层1012上的N+区域以及高压侧操作区域P型阱1048之间。
在一实施例中，装置的栅极1070可形成于源极1054及第三场氧化物1064之间。栅极1070可延伸于主体源极型阱1042及第三场氧化物1064的一部分上。装置中在主体边缘及漏极边缘之间延伸的区域可定义为特高压N型金属氧化物半导体装置。高电压互连区域P型阱1044可提供特高压N型金属氧化物半导体及其它元件之间的隔离，其它元件是通过图1的装置定义且位于侧向高电压集成电路(high-voltage integrated circuits，HVIC)或功率集成电路(power-integrated circuits，PIC)的相同衬底上。
在一实施例中，绝缘层1074可沉积于场氧化物、P型阱及N型阱、或可能暴露的P型外延层1022的部分上。绝缘层1074可以具有不同的电极(例如是对应的主体、源极及漏极)设置于绝缘层1074。在一些实施例中，金属层1076可沉积于选择的绝缘层1074的部分的上方。金属层1076可用来连接特高压N型金属氧化物半导体至其它不同的元件。再者，在一些实施例中，金属层1076可通过高电压互连区域P型阱1044的上方以提供互连于特高压N型金属氧化物半导体与其它不同的元件之间。P型阱1044可提供自我保护及隔离。在一些实施例中，另一绝缘层1078可沉积于金属层1076上方，而第二金属层1080可提供于绝缘层1078上方。
图15，包括图15A到图15D，是根据一实施例绘示制造图14的装置的流程。如图15A所示，一开始可提供一P型衬底1100，且N型掺杂内埋层1102可形成于P型衬底1100中，形成方法例如是经由刻蚀光刻及涂布程序。之后第一高电压N型阱区域1104可形成于P型衬底1100的一部分中，其与N型掺杂内埋层1102隔开。第一高电压N型阱区域1104也可以经由刻蚀光刻及涂布程序形成。在一些实施例中，之后P型顶层区域1106可形成在第一高电压N型阱区域1104中，例如是经由刻蚀光刻及涂布程序形成。在一些实施例中，以扩散注入(drive in)程序可完成形成N型掺杂内埋层1102。
图15B根据一实施例更进一步绘示制造图14的装置的流程的进程。如图15B所示，P型外延层1110可沉积于P型衬底1100的上方(以及第一高电压N型阱1104、N型掺杂内埋层1102及P型顶层区域1106所暴露的部分)。P型外延层1110可外延生长于P型衬底1100上方，且之后有第二高电压N型阱区域1112形成于P型外延层1110中并位于P型外延层1110的一部分，该部分对应于第一高电压N型阱区域1104的位置。第二高电压N型阱区域1112可经由刻蚀光刻及涂布程序形成。在透过刻蚀光刻及涂布程序以在P型外延层1110提供各种不同的P型阱步骤之后，是可完成与第二高电压N型阱区域1112相关的扩散注入(Drive in)操作。接着扩散注入操作之后，N型阱1120也可以经由刻蚀光刻及涂布程序提供于P型外延层1100中。
在P型外延层1110中的P型阱可以包括一第一P型阱1122及一第二P型阱1124，两者互相分离且设置于第一及第二高电压N型阱区域1104及1112与N型掺杂内埋层1102之间。第一及第二P型阱1122及1124可在装置的高电压互连区域中提供保护与隔离作用。提供于P型外延层1110中的其它P型阱，可以包括一主体源极P型阱1130。
如图15C所示，多个场氧化物可生长在对应如上所述的不同区域的位置上。运用刻蚀光刻技术，场氧化层可生长于它们各自的位置上。在一实施例中，在场氧化物层的生长之间，第一场氧化物1140可生长于第二高电压N型阱区域1112的一部分上方，而第二场氧化物1142可生长于第一P型阱1122及第二P型阱1124上方。多晶硅层可沉积于暴露部分的顶部上，且之后除了从主体源极P型阱1130延伸至第一场氧化物1140的多晶硅层的一部分外，所有多晶硅层可通过刻蚀光刻技术移除以形成栅极1150。之后，更进一步的着手进行刻蚀光刻技术及涂布以导入不同浓度的N型及P型掺杂物于P型外延层1110、P型阱以及第二高电压N型阱区域1112的不同部分。举例来说，主体源极P型阱1130可以具有P及N掺杂区域形成于主体源极P型阱1130中，以分别定义出主体及源极1152。同时，介于第一场氧化物1140及第二场氧化物1142之间的第二高电压N型阱1112的暴露部分，可形成一N掺杂区域以定义出漏极1154。
如图15D所示，层间介电质(inter-layer dielectric，ILD)材料1160可沉积于暴露的场氧化层、栅极1150、主体源极1152、漏极1154、第一及第二P型阱1122及1124和其它暴露项目之上。接触件可被包括于对应于主体源极1152、漏极1154及其它不同元件的层间介电质材料1160中。之后层间介电质材料1160可被第一金属层1162覆盖。接下来可使用刻蚀光刻技术来移除部分第一金属层1162，以在需要的位置形成互连线。之后金属间介电质层1164可和位于适当位置的接触件一起形成。接下来第二金属层1166可形成于金属间介电质层1164上，且可使用刻蚀光刻技术移除部分第二金属层1166，以再次在需要的地方形成互连线。
图16提供在一实施例中材料的掺杂浓度，且强调图14的装置中的四个特定区域的附图。图17，包括图17A到图17D各别显示各个标示为轮廓1、轮廓2、轮廓3及轮廓4的区域的掺杂浓度的详细轮廓。在此部分中，图17A对应于图16上的轮廓1，图17B对应于图16上的轮廓2，图17C对应于图16上的轮廓3，图17D对应于图16上的轮廓4。
图18绘示一实施例中装置设计的俯视图。如上所述，只要提供有效电性隔离，侧向结构可以允许侧向结构的不同形式且/或多重元件的使用被实施在相同衬底上。本发明的实施例可提供充分的隔离，以在高压侧上能够维持在非常高电压(例如大于650伏特)下操作。因此，如图18所示，具有多重金属氧化物半导体装置的装置，也许包括高电压金属氧化物半导体(high-voltage MOS，HVMOS)装置及低电压金属氧化物半导体(low-voltage MOS，LVMOS)装置，两者都可以提供在同一衬底上。
如图18所示，三个金属氧化物半导体装置(其可为任何高电压金属氧化物半导体及低电压金属氧化物半导体的组合)可提供于相同衬底上。应注意实施例也可以提供其它装置(例如是低电压金属氧化物半导体、双极接面晶体管(bipolar junction transistors，BJTs)电容、电阻等等)在高电压区域中。每个该装置具有对应的栅极G、漏极D以及源极主体S&B。高电压N型阱区域(其可以包括二层如上所述的设置)是指分别位于每个该栅极G及源极D的下方的区域。在一些实施例中，N型掺杂内埋层也可以设置在高电压N型阱区域中。然而，分开的N型掺杂内埋层1200也显示在图18中。如上所述，金属可形成于部分装置上方，用以提供于一特定实施例中的可能需要的任一连接线。P型阱隔离区域1210是用以自我保护(举例来说，对应于图15的第一及第二P型阱1122及1124)。图中也显示其它P型阱区域1220且该些区域可能作为接地之用。在一优选实施例中，以虚线框出的装置的较大部分(绘于图18的右侧上)可提供以供应高电流需求。
如上所述的实施例，能够使多重元件形成于高电压操作的相同衬底上。然而，本发明的实施例并非限制在上述特定的实施例。反而，本领域技术人员将理解上述实施例后所作的修改与更正并不违反本发明的精神与范围。图19到图22显示可供选择的结构并可运用在关于本发明的实施例。
如图19所示，一些实施例可仅运用一金属场板替代二金属场板(如图14的实施例所述)来电性连接。在其它可选择的实施例中，高电压N型阱，如图20中的第一高电压N型阱层1020’，可在主体源极P型阱下延伸。在另一实施例中，可于主体源极P型阱1042下形成一额外的N型掺杂内埋层1012’，如图21所示。再一其它实施例，设置在高电压互连区域(例如图14中的高电压互连区域P型阱1044)中的P型阱可去除，如图22所绘示的实施例所显示。
实施例可提供多种结构特征以使装置可维持在高电压操作。举例来说，一些实施例可利用具有足够接口深度的高电压N型阱以使装置维持在高电压操作。在沉积P型外延层之前，通过形成第一高电压N型阱层可提供具有足够深度的高电压N型阱，而之后再形成另一高电压N型阱层。如此一来，P型外延可协助提供自我保护及隔离使实施例可在高电压操作。更进一步，高电压互连区域中的P型阱也可以协助提供自我保护及隔离。在一些实施例中，P型顶层可进一步支持高电压操作及N型掺杂内埋层可避免从高电压区域经由衬底到接地发生漏电。图23根据一实施例显示于特高压N型金属氧化物半导体装置的高压侧及接地。在一些实施例中，高压侧区域可进一步包括高电压N型阱区域。举例来说，图24绘示相似于图15D的可选择结构，除了高电压N型阱1105设置于高压侧区域中。另外一实施例，图25绘示一可选择的实施例，其中另一高电压N型阱设置在高压侧中于N型掺杂内埋层1102’的上方处，而另一N型掺杂内埋层1112’也被提供。
相应地，请回头参照图13，一可选择的方法可以包括提供一P型材料的衬底，且形成一第一高电压N型阱区域，设置于衬底的一部分中以形成漂移区域。此方法可进一步包括形成一N型掺杂内埋层，设置于衬底的另一部分，且形成一具有外延生长P型材料的P型外延层，设置于衬底、第一高电压N型阱区域及N型掺杂内埋层上方处。此方法也可以包括形成第二N型掺杂内埋层区域于P型外延层中接近于第一高电压N型阱区域。在一些实施例中，此方法可进一步包括形成一主体源极P型阱(PW)是接近第一及第二高电压N型阱区域处。形成栅极以从主体源极P型阱延伸至一场氧化层，场氧化层位于第二高电压N型阱区域的一部分上。且形成漏极位于第二高电压N型阱区域的另一部分，第二高电压N型阱区域的另该部分邻近于其上有栅极形成的场氧化层的一相对侧。在一些实施例中，形成高电压互连区域P型阱于N型掺杂内埋层及第一与第二高电压N型阱区域之间。在一些实施例中，形成高电压互连区域型阱可以包括形成二互相隔离的二P型阱于P型外延中，及/或形成于高电压N型阱中的一P型顶层。在一实施例中，此方法可进一步包括形成层间介电质材料于P型外延层上方处，且形成一第一金属场板于层间介电质材料层的至少一部分上方处。一些实施例可进一步包括形成一金属间介电质(inter-metaldielectric，IMD)层，金属间介电质层设置于第一金属场板及第二金属场板之间。在一些实施例中，此方法可进一步包括形成主体源极P型阱在第一及第二高电压N型阱区域，或形成一第二N型掺杂内埋层接近于第一高电压N型阱区域，且形成一主体源极P型阱接近于第一及第二高电压N型阱区域并在第二N型掺杂内埋层的上方处。
本发明于本文中说明的许多具体的实施例以及其它实施例，使本领域技术人员理解本发明上述说明及相关附图所教导的优点。因此，本发明并非限缩于特定公开的实施例，且具体的实施例以及其它实施例被包括于所附的权利要求内。更进一步，虽然在本文中上述说明及相关附图描述优选实施例及优选的元件且/或功能的组合，但是在不脱离本发明的范围内，通过可选择的实施例可提供不同的元件且/或功能的组合是可被理解的。关于此点，举例来说，除了那些如上明确地描述的组合，不同的元件且/或功能的组合可被一些所附的权利要求所说明。虽然在本文中使用特定的词汇，但它们是为通用和描述性的意义，非用以限定于特定目的。

Claims (22)

1.一种高电压金属氧化半导体装置，包括：
一源极；
一漏极；
一栅极，设置接近于该源极；
一漂移区域，设置于该漏极与该栅极和该源极的一区域之间；以及
一自我保护区域，设置接近于该漏极。
2.根据权利要求1所述的高电压金属氧化半导体装置，其中该自我保护区域包括二P型阱，该二P型阱设置于N型外延层中，且该二P型阱彼此隔开。
3.根据权利要求1所述的高电压金属氧化半导体装置，还包括：
一衬底，由P型材料制成；
一高电压N型阱区域，设置于该衬底的一部分中以形成该漂移区域；
一第一N型掺杂内埋层，设置于该衬底的另一部分，该第一N型掺杂内埋层与该高电压N型阱隔开；以及
一具有外延生长N型材料的N型外延层，设置于该衬底、该高电压N型阱区域及该第一N型掺杂内埋层上方处。
4.根据权利要求3所述的高电压金属氧化半导体装置，其中一主体源极P型阱是设置于该N型外延层的一部分，该N型外延层的该部分是邻接于接近该高电压N型阱区域的该N型外延层的一部分，其中该栅极的设置是从该主体源极P型阱延伸至一场氧化层，该场氧化层设置在接近于该高电压N型阱区域的该N型外延层的该部分的上方处，且其中该漏极设置在接近于该高电压N型阱区域的该N型外延层的另一部分，并也邻接于其上有该栅极形成的该场氧化层的一相对侧。
5.根据权利要求4所述的高电压金属氧化半导体装置，其中该自我保护区域包括一高电压互连区域P型阱，该高电压互连区域P型阱设置在该第一N型掺杂内埋层和接近于该高电压N型阱区域的该N型外延层的该部分之间。
6.根据权利要求5所述的高电压金属氧化半导体装置，其中一P型顶层设置接近于该高电压互连区域P型阱。
7.根据权利要求4所述的高电压金属氧化半导体装置，其中该高电压N型阱区域是设置以在该主体源极P型阱的下方处延伸。
8.根据权利要求3所述的高电压金属氧化半导体装置，还包括一第二N型掺杂内埋层，该第二N型掺杂内埋层设置接近于该高电压N型阱区域，其中一主体源极P型阱是设置于该第二N型掺杂内埋层的上方处。
9.根据权利要求1所述的高电压金属氧化半导体装置，还包括：
一衬底，由P型材料制成；
一第一高电压N型阱区域，设置于该衬底的一部分中以形成该漂移区域；
一第一N型掺杂内埋层，设置于该衬底的另一部分中；
一具有外延生长P型材料的P型外延层，设置于该衬底、该第一高电压N型阱与该第一N型掺杂内埋层的上方处；以及
一第二高电压N型阱区域，设置于该P型外延层中，该第二高电压N型阱区域接近于该第一高电压N型阱区域。
10.根据权利要求9所述的高电压金属氧化半导体装置，其中一主体源极P型阱是形成在接近该第一及该第二高电压N型阱区域处，其中该栅极的设置是从该主体源极P型阱延伸至一场氧化层，该场氧化层设置于该第二高电压N型阱区域的一部分上，且其中该漏极设置于该第二高电压N型阱区域的另一部分，该第二高电压N型阱区域的另该部分邻近于其上有该栅极形成的该场氧化层的一相对侧。
11.根据权利要求10所述的高电压金属氧化半导体装置，其中该自我保护区域包括一高电压互连区域P型阱，设置于该第一N型掺杂内埋层与该第一及该第二高电压N型阱区域之间。
12.根据权利要求1所述的高电压金属氧化半导体装置，其中该漂浮区域包括一P型顶层，该P型顶层设置于该漂浮区域的一部分中。
13.根据权利要求1所述的高电压金属氧化半导体装置，还包括：
一层间介电质材料层，设置于该栅极、该源极及该漏极的上方处；以及
一第一金属场板，设置于该层间介电质材料层的至少一部分上方处。
14.根据权利要求13所述的高电压金属氧化半导体装置，还包括一金属间介电质层，该金属间介电质层设置于该第一金属场板及一第二金属场板之间。
15.根据权利要求9所述的高电压金属氧化半导体装置，还包括一第二N型掺杂内埋层，该第二N型掺杂内埋层接近于该第一高电压N型阱区域，其中一主体源极P型阱设置接近于该第一与该第二高电压N型阱区域且在该第二N型掺杂内埋层上方处。
16.一种形成高电压金属氧化半导体装置的方法，包括：
提供一源极与一栅极，该源极与该栅极彼此接近；
提供一漏极；
提供一漂移区域，设置于该漏极与该栅极和该源极的一区域之间；
提供一自我保护区域，设置接近于该漏极。
17.根据权利要求16所述的方法，还包括：
提供一P型材料的衬底；
形成一高电压N型阱区域，设置于该衬底的一部分中以形成该漂移区域；
形成一第一N型掺杂内埋层，设置于该衬底的另一部分；以及
形成一具有外延生长N型材料的N型外延层，设置于该衬底、该高电压N型阱区域及该第一N型掺杂内埋层上方处。
18.根据权利要求17所述的方法，还包括形成一主体源极P型阱且该主体源极P型阱位于该N型外延层的一部分，该N型外延层的该部分是邻接于接近该高电压N型阱区域的该N型外延层的一部分，形成该栅极以从该主体源极P型阱延伸至一场氧化层，该场氧化层设置在接近于该高电压N型阱区域的该N型外延层的该部分的上方处，且形成该漏极位在接近于该高电压N型阱区域的该N型外延层的另一部分，并也邻接于其上有该栅极形成的该场氧化层的一相对侧。
19.根据权利要求18所述的方法，还包括形成该自我保护区域作为一高电压互连区域P型阱，该高电压互连区域P型阱位在该第一N型掺杂内埋层和接近于该高电压N型阱区域的该N型外延层的该部分之间。
20.根据权利要求16所述的方法，还包括：
提供一衬底，该衬底由P型材料制成；
形成一第一高电压N型阱区域，设置于该衬底的一部分中以形成该漂移区域；
形成一第一N型掺杂内埋层，设置于该衬底的另一部分中；
形成一具有外延生长P型材料的P型外延层，设置于该衬底、该第一高电压N型阱与该第一N型掺杂内埋层的上方处；以及
形成一第二高电压N型阱区域，设置于该P型外延层中，该第二高电压N型阱区域接近于该第一高电压N型阱区域。
21.根据权利要求20所述的方法，还包括形成一主体源极P型阱是接近该第一及该第二高电压N型阱区域处，形成该栅极以从该主体源极P型阱延伸至一场氧化层，该场氧化层位于该第二高电压N型阱区域的一部分上，且形成该漏极位于该第二高电压N型阱区域的另一部分，该第二高电压N型阱区域的另该部分邻近于其上有该栅极形成的该场氧化层的一相对侧。
22.根据权利要求21所述的方法，还包括形成该自我保护区域做为一高电压互连区域P型阱，该高电压互连区域P型阱设置于该第一N型掺杂内埋层与该第一及该第二高电压N型阱区域之间。
CN201110256622.7A 2010-10-06 2011-09-01 高电压金属氧化半导体装置与制造该装置的方法 Active CN102446955B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/899,152 2010-10-06
US12/899,152 US8749016B2 (en) 2010-10-06 2010-10-06 High voltage MOS device and method for making the same

Publications (2)

Publication Number Publication Date
CN102446955A true CN102446955A (zh) 2012-05-09
CN102446955B CN102446955B (zh) 2014-08-27

Family

ID=45924453

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110256622.7A Active CN102446955B (zh) 2010-10-06 2011-09-01 高电压金属氧化半导体装置与制造该装置的方法

Country Status (2)

Country Link
US (1) US8749016B2 (zh)
CN (1) CN102446955B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104465658A (zh) * 2013-09-24 2015-03-25 旺宏电子股份有限公司 一种超高压半导体装置及其制造方法
CN104979345A (zh) * 2014-04-10 2015-10-14 北大方正集团有限公司 高压cmos集成结构及其制造方法
CN105590927A (zh) * 2014-08-07 2016-05-18 旺宏电子股份有限公司 包括高电压二极管的半导体装置及其制造方法
CN106158963A (zh) * 2015-02-18 2016-11-23 旺宏电子股份有限公司 具有内埋层的半导体装置及其制造方法
CN108269851A (zh) * 2016-12-30 2018-07-10 新唐科技股份有限公司 高压半导体装置
TWI731627B (zh) * 2020-03-19 2021-06-21 新唐科技股份有限公司 高壓積體電路結構

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8546880B2 (en) * 2010-11-10 2013-10-01 United Microelectronics Corp. Anti punch-through leakage current metal-oxide-semiconductor transistor and manufacturing method thereof
US9373619B2 (en) * 2011-08-01 2016-06-21 Taiwan Semiconductor Manufacturing Company, Ltd. High voltage resistor with high voltage junction termination
JP5964091B2 (ja) * 2012-03-12 2016-08-03 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US20150048452A1 (en) * 2013-08-16 2015-02-19 Macronix International Co., Ltd. Ultra-high voltage semiconductor having an isolated structure for high side operation and method of manufacture
US9553142B2 (en) * 2015-06-12 2017-01-24 Macronix International Co., Ltd. Semiconductor device having buried layer
US9831340B2 (en) * 2016-02-05 2017-11-28 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and associated fabricating method
CN107180828B (zh) * 2016-03-10 2019-11-22 世界先进积体电路股份有限公司 半导体装置及其制造方法
US9831305B1 (en) 2016-05-06 2017-11-28 Vanguard International Semiconductor Corporation Semiconductor device and method for manufacturing the same
EP3255680A1 (en) * 2016-06-08 2017-12-13 Vanguard International Semiconductor Corporation Semiconductor device and method for manufacturing the same
TWI613712B (zh) * 2016-12-23 2018-02-01 新唐科技股份有限公司 半導體裝置及其製造方法
TWI609487B (zh) * 2016-12-30 2017-12-21 新唐科技股份有限公司 半導體裝置
TWI608606B (zh) 2017-01-26 2017-12-11 新唐科技股份有限公司 電平位移器以及半導體元件
KR102227666B1 (ko) * 2017-05-31 2021-03-12 주식회사 키 파운드리 고전압 반도체 소자
TWI634658B (zh) 2017-12-29 2018-09-01 新唐科技股份有限公司 半導體裝置
JP7456703B2 (ja) * 2019-07-12 2024-03-27 パワー・インテグレーションズ・インコーポレーテッド 高電子移動度トランジスタの高電圧動作を改善するための静電容量ネットワークおよびその方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040033666A1 (en) * 2002-08-14 2004-02-19 Williams Richard K. Isolated complementary MOS devices in epi-less substrate
US6924531B2 (en) * 2003-10-01 2005-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. LDMOS device with isolation guard rings
US20060065931A1 (en) * 2004-09-27 2006-03-30 Taiwan Semiconductor Manufacturing Company, Ltd. ESD protection for high voltage applications
US7202531B2 (en) * 2004-04-16 2007-04-10 Matsushita Electric Industrial Co., Ltd. Semiconductor device
US20070246738A1 (en) * 2006-04-24 2007-10-25 Sanyo Electric Co., Ltd. Semiconductor device and method of manufacturing the same
US20080017948A1 (en) * 2006-07-21 2008-01-24 Kun-Ming Huang Structures of high-voltage MOS devices with improved electrical performance

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6822292B2 (en) * 2001-11-21 2004-11-23 Intersil Americas Inc. Lateral MOSFET structure of an integrated circuit having separated device regions
US7262476B2 (en) * 2004-11-30 2007-08-28 Agere Systems Inc. Semiconductor device having improved power density

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040033666A1 (en) * 2002-08-14 2004-02-19 Williams Richard K. Isolated complementary MOS devices in epi-less substrate
US6924531B2 (en) * 2003-10-01 2005-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. LDMOS device with isolation guard rings
US7202531B2 (en) * 2004-04-16 2007-04-10 Matsushita Electric Industrial Co., Ltd. Semiconductor device
US20060065931A1 (en) * 2004-09-27 2006-03-30 Taiwan Semiconductor Manufacturing Company, Ltd. ESD protection for high voltage applications
US20070246738A1 (en) * 2006-04-24 2007-10-25 Sanyo Electric Co., Ltd. Semiconductor device and method of manufacturing the same
US20080017948A1 (en) * 2006-07-21 2008-01-24 Kun-Ming Huang Structures of high-voltage MOS devices with improved electrical performance

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104465658A (zh) * 2013-09-24 2015-03-25 旺宏电子股份有限公司 一种超高压半导体装置及其制造方法
CN104979345A (zh) * 2014-04-10 2015-10-14 北大方正集团有限公司 高压cmos集成结构及其制造方法
CN104979345B (zh) * 2014-04-10 2017-12-19 北大方正集团有限公司 高压cmos集成结构及其制造方法
CN105590927A (zh) * 2014-08-07 2016-05-18 旺宏电子股份有限公司 包括高电压二极管的半导体装置及其制造方法
CN106158963A (zh) * 2015-02-18 2016-11-23 旺宏电子股份有限公司 具有内埋层的半导体装置及其制造方法
CN108269851A (zh) * 2016-12-30 2018-07-10 新唐科技股份有限公司 高压半导体装置
TWI731627B (zh) * 2020-03-19 2021-06-21 新唐科技股份有限公司 高壓積體電路結構
CN113497117A (zh) * 2020-03-19 2021-10-12 新唐科技股份有限公司 高压集成电路结构
CN113497117B (zh) * 2020-03-19 2023-05-19 新唐科技股份有限公司 高压集成电路结构

Also Published As

Publication number Publication date
CN102446955B (zh) 2014-08-27
US20120086052A1 (en) 2012-04-12
US8749016B2 (en) 2014-06-10

Similar Documents

Publication Publication Date Title
CN102446955B (zh) 高电压金属氧化半导体装置与制造该装置的方法
US11239312B2 (en) Semiconductor chip integrating high and low voltage devices
US8569836B2 (en) Semiconductor device
US8835977B2 (en) TVS with low capacitance and forward voltage drop with depleted SCR as steering diode
JP5172654B2 (ja) 半導体装置
US8217487B2 (en) Power semiconductor device
JP5055813B2 (ja) Ｓｏｉ横型半導体装置
US7466006B2 (en) Structure and method for RESURF diodes with a current diverter
US20160043217A1 (en) Methods and Apparatus for LDMOS Devices with Cascaded Resurf Implants and Double Buffers
US9793256B2 (en) Optimized configurations to integrate steering diodes in low capacitance transient voltage suppressor (TVS)
US20100244090A1 (en) TVS with low capacitance & Forward voltage drop with depleted SCR as steering diode
TWI473248B (zh) 結合高低壓元件之半導體芯片
US20090321822A1 (en) High-voltage transistor with improved high stride performance
US20110186908A1 (en) Semiconductor device and method of manufacturing semiconductor device
US9954118B2 (en) Method of producing a high-voltage semiconductor drift device
CN103872038A (zh) 双向三极栅流体装置及其制造方法以及包含该装置的电路
US8901651B2 (en) Power semiconductor device
US20210193847A1 (en) High voltage diode on soi substrate with trench-modified current path
CN106941122B (zh) 半导体装置及其制造方法
JP6188205B2 (ja) 高降伏電圧を有するバイポーラトランジスタ
CN102738230B (zh) 超高电压n型金属氧化物半导体元件及其制造方法
TWI431711B (zh) 高電壓金屬氧化半導體裝置與製造其之方法
US9666699B1 (en) Semiconductor device having field plate disposed on isolation feature and method for forming the same
CN116884990A (zh) Nldmos器件及形成方法
CN102569397A (zh) 高电压半导体元件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant