CN102439723A - 三维层叠的非易失性存储部件 - Google Patents

三维层叠的非易失性存储部件 Download PDF

Info

Publication number
CN102439723A
CN102439723A CN2010800235878A CN201080023587A CN102439723A CN 102439723 A CN102439723 A CN 102439723A CN 2010800235878 A CN2010800235878 A CN 2010800235878A CN 201080023587 A CN201080023587 A CN 201080023587A CN 102439723 A CN102439723 A CN 102439723A
Authority
CN
China
Prior art keywords
transistor
unit
rsm
memory
memory unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010800235878A
Other languages
English (en)
Other versions
CN102439723B (zh
Inventor
X·王
Y·陆
H·李
H·刘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seagate Technology LLC
Original Assignee
Seagate Technology LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seagate Technology LLC filed Critical Seagate Technology LLC
Publication of CN102439723A publication Critical patent/CN102439723A/zh
Application granted granted Critical
Publication of CN102439723B publication Critical patent/CN102439723B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8822—Sulfides, e.g. CuS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/74—Array wherein each memory cell has more than one access device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

存储部件包括：跨越存储部件的第一层中的第一晶体管区的第一晶体管；跨越存储部件的第二层中的第二晶体管区的第二晶体管；跨越存储部件的第三层中的第一存储器区的第一电阻感测存储(RSM)单元；以及跨越存储部件的第三层中的第二存储器区的第二RSM单元，其中第一晶体管电耦合到第一RSM单元、并且第二晶体管电耦合到第二RSM单元，其中第二层位于第一层和第三层之间，其中第一和第二晶体管具有晶体管重叠区，并且其中第一存储器区和第二存储器区未延伸超出第一晶体管区和第二晶体管区。

Description

三维层叠的非易失性存储部件
背景
新型存储器已展现出与常用类型的存储器相媲美的显著可能性。例如，非易失性自旋转移扭矩随机存取存储器(在本文中称为“STRAM”)和电阻性随机存取存储器(在本文中称为“RRAM”)两者被认为是下一代存储器的好的候选。可通过增加可在芯片上形成存储部件(存储单元及其相关联的驱动设备)的密度来最大化与所确立的存储器类型更有效竞争的STRAM和RRAM(诸如FLASH存储器(NAND或NOR))的能力。
概述
在本文中公开了一种存储部件，该存储部件包括：跨越存储部件的第一层中的第一晶体管区的第一晶体管；跨越存储部件的第二层中的第二晶体管区的第二晶体管；跨越存储部件的第三层中的第一存储器区的第一电阻感测存储(RSM)单元；以及跨越存储部件的第三层中的第二存储器区的第二RSM单元，其中第一晶体管电耦合到第一RSM单元、并且第二晶体管电耦合到第二RSM单元，其中第二层位于第一层和第三层之间，其中第一和第二晶体管具有晶体管重叠区，并且其中第一存储器区和第二存储器区未延伸超出第一晶体管区和第二晶体管区。
在本文中公开了一种RSM部件，该RSM部件包括：跨越存储部件的第一层中的第一晶体管区的第一晶体管；跨越存储部件的第二层中的第二晶体管区的第二晶体管；以及跨越存储部件的第三层中的存储器区的RSM单元，其中第一晶体管电耦合到第二晶体管、并且第二晶体管电耦合到RSM单元，其中第二层位于第一层和第三层之间，其中第一晶体管和第二晶体管具有晶体管重叠区，并且其中存储器区未延伸超出第一和第二晶体管区。
在本文中还公开了使用RSM部件的方法，该方法包括：设置RSM部件，该部件包括：跨越存储部件的第一层中的第一晶体管区的第一晶体管；跨越存储部件的第二层中的第二晶体管区的第二晶体管；以及跨越存储部件的第三层中的存储器区的RSM单元，其中第一晶体管电耦合到第二晶体管、并且第二晶体管电耦合到RSM单元，其中第二层位于第一层和第三层之间，其中第一晶体管和第二晶体管具有晶体管重叠区，并且其中存储器区未延伸超出第一和第二晶体管区；以及只激活第一或第二晶体管来确定RSM单元的电阻状态。
通过阅读以下详细描述，这些以及各个其他特征和优点将是显而易见的。
附图简述
考虑以下结合附图对本公开的各个实施例的详细描述，可更完整地理解本公开，在附图中：
图1A和1B是示例性STRAM单元的示意图；并且图1C是示例性RRAM单元的示意图；
图2A是如本文中所公开的存储部件的实施例的示意图；图2B是使用如本文中所公开的单存储单元-单晶体管配置的存储部件的实施例的示意图；图2C是图2B所示的存储部件的立体图；并且图2D是图2B所示的存储部件的电路图；
图3A是使用如本文中所公开的单存储单元-单晶体管配置的存储部件的实施例的示意图；图3B是从图3A所示的存储部件的不同角度看的示意图；并且图3C是使用STRAM单存储单元-单晶体管的存储部件的示意图；
图4A是使用如本文中所公开的单存储单元-单晶体管配置的存储部件的实施例的示意图；图4B是从图4A所示的存储部件的不同角度看的示意图；并且图4C是使用STRAM单存储单元-单晶体管的存储部件的示意图；
图5A是使用单存储单元-双晶体管配置的存储部件的电路图；图5B是这种存储部件的示意图；图5C是从图5B所示的存储部件的不同角度看的示意图；图5D是使用如本文中所公开的单存储单元-单晶体管配置的存储部件的实施例的示意图；图5E是使用STRAM单存储单元-双晶体管配置的存储部件的示意图；并且图5F是从图5D所示的存储部件的不同角度看的示意图；
图6是配置有访问存储单元的其他元件的存储部件的一部分的实施例的示意图；以及
图7是包括如本文中所公开的存储部件的示例性存储器阵列的示意性立体图。
这些附图不一定按比例示出。附图中所使用的相同数字表示相同组件。然而，应当理解，在给定附图中使用数字表示组件并不旨在限制在另一附图中用相同数字标记的组件。
详细描述
在以下描述中，参考形成本说明书一部分的一组附图，其中通过图示示出了若干具体实施例。应当理解，构想并可作出其他实施例而不背离本公开的范围或精神。因此，以下详细描述不采取限制性含义。
除非另外指示，否则在说明书和权利要求书中使用的表示特征大小、量和物理性质的所有数字应当理解为在任何情况下均由术语“约”修饰。因此，除非相反地指出，否则在上述说明书和所附权利要求中阐明的数值参数是近似值，这些近似值可利用本文中公开的教示根据本领域技术人员所寻求获得的期望性质而变化。
通过端点对数值范围的陈述包括归入该范围内的所有数字(例如，1至5包括1、1.5、2、2.75、3、3.80、4和5)和该范围内的任何范围。
如本说明书和所附权利要求书中所使用的，单数形式“一”、“一个”和“该”涵盖具有复数引用物的实施例，除非该内容另外明确地指出。如本说明书和所附权利要求书中所使用的，术语“或”一般以包括“和/或”的含义来使用，除非该内容另外明确地指出。
空间相关的术语，包括但不限于“较低”、“较高”、“在下方”、“下面”“上面”和“在上面”，如果在本文中使用，则用于便于说明以描述一个元件与另一元件的空间关系。除附图中所示的和本文中所描述的特定方向以外，这些空间相关的术语涵盖在使用或操作中的设备的不同方向。例如，当附图中所示的制品被颠倒或翻转，先前描述的如在其他元件下面或下方的部分随后将在那些其他元件上方。
如本文中所使用的，例如当元件、组件或层被描述为“在上方”、“连接至”、“耦合”或“接触”另一元件、部件或层时，其可直接在上方、直接连接到、直接耦合、直接接触，或居间元件、部件或层可在上方、连接、耦合或接触特定元件、组件或层。例如当元件、组件或层被称为开始“直接在上方”、“直接连接到”、“直接耦合”、或“直接接触”另一元件时，则不存在居间元件、组件或层。
诸如STRAM和RRAM之类的非易失性存储单元需要相对大的驱动电流，例如，一些STRAM单元需要约400微安(μA)的驱动电流。常用金属氧化物半导体场效应晶体管(MOSFET)的驱动能力一般约为800μA/微米(μm)。因此，能够提供该必需的驱动电流的MOSFET一般必须是约0.5μm。假设当前可用的半导体制造技术的最小尺寸为90nm(F)，有用MOSFET的宽度约为5.6F。常用存储部件配置一般具有与单晶体管相关联的单存储单元。假设存储单元的尺寸为F x 2F并且存储部件一般在F的每个存储部件之间需要间隔，常用存储部件配置的面积为(5.6F+F)*(2F+F+F)，其约等于26.4F2。当你将所需的总面积26.4F2与只有存储单元的面积2F2比较时，可以看出，在常用存储部件配置中，晶体管需要比存储单元大很多的面积，并且它是单个功能存储单元需要相对大的面积的主要原因。
诸如本文中所公开的那些存储部件之类的存储部件提供了存储单元和晶体管的替换配置，这些配置使用小很多的面积并且可因此提供成本和效率方面的优点。所公开的存储部件通过用两个更小的晶体管给一个存储单元供电、或通过将两个晶体管排列在两个垂直的叠加层中且将两个存储单元放置在两个晶体管上方的共享第三层上以改变晶体管及其相关联的存储单元的三维配置来提供了这些优点。将在本文中讨论可用于获得这些优点的各种不同的配置。计算(与以上类似)这些配置必需的面积将参考每个实施例来讨论。
如在本文中使用的术语“存储部件”可指电连接到一个或多个设备的一个或多个存储单元，这些设备可用来允许电流流经一个或多个存储单元。在一个实施例中，存储部件可包括电连接至两个晶体管的一个存储单元。在一个实施例中，一个存储单元可电连接到两个晶体管之一，该晶体管电连接到另一晶体管。这种配置可被称为单存储单元-双晶体管配置。在一个实施例中，存储部件可包括电连接到第一晶体管的第一存储单元和电连接到第二晶体管的第二存储单元。这种配置可被称为单存储单元-单晶体管配置。
用于如本文中所述的存储设备的存储单元可包括许多不同类型的存储器。可用于本文中所公开的设备的示例性类型的存储器包括但不限于非易失性存储器，诸如，电阻感测存储(RSM)单元。RSM单元是具有可变电阻的存储单元，该RSM单元使用RSM单元的不同电阻状态来提供数据存储。示例性RSM单元包括但不限于：铁电RAM(FeRAM或FRAM)；磁阻RAM(MRAM)；电阻性RAM(RRAM)；也被称为PRAM、PCRAM和C-RAM的相变存储器(PCM)；也被称为导电桥接RAM或CBRAM的可编程金属化单元(PMC)；以及也被称为STRAM的自旋扭矩转移RAM。
在各个实施例中，RSM单元可以是STRAM单元。STRAM存储单元包括MTJ(磁性隧道结)，MTJ一般包括被薄的绝缘层分开的两个磁性电极层，该绝缘层也被称为隧道阻挡层。在图1A中示出MTJ的一个实施例。图1A的MTJ100包括被绝缘层120分开的第一磁性层110和第二磁性层130。图1B示出与第一电极层140和第二电极层150接触的MTJ 100。第一电极层140和第二电极层150分别将第一磁性层110和第二磁性层130电连接到控制电路(未示出)，从而经由磁性层提供读写电流。第一磁性层110和第二磁性层130的磁化向量的相对方向可由跨MTJ 100的电阻来确定；并且跨MTJ 100的电阻可由第一磁性层110和第二磁性层130的磁化向量的相对方向确定。
第一磁性层110和第二磁性层130一般由诸如铁(Fe)、钴(Co)和镍(Ni)合金之类的铁磁合金制成。在各个实施例中，第一磁性层110和第二磁性层130可由FeMn、NiO、IrMn、PtPdMn、NiMn和TbCo之类的合金制成。绝缘层120一般由诸如氧化铝(Al2O3)或氧化镁(MgO)之类的绝缘材料制成。
磁性层之一的磁化(例如第一磁性层110)一般被钉扎在预定方向上，而另一磁性层的磁化方向(例如第二磁性层130)在自旋扭矩的影响下自由地旋转。第一磁性层110的钉扎可经由例如使用与诸如PtMn、IrMn及其他的反铁磁有序材料交换偏磁来实现。
在各个实施例中，RSM单元可以是RRAM单元。图1C是说明性电阻性随机存取存储(RRAM)单元160的示意图。RRAM单元160包括介质层112，RRAM单元160通过改变介质层112的电阻对电流或电压作出响应。这种现象可被称为电脉冲诱发的变阻效应。该效应将存储器的电阻(即，数据状态)，例如，从一个或多个高电阻状态改变到低电阻状态。介质层112插在第一电极114和第二电极116之间，并且作为RRAM单元的数据存储材料层。第一电极114和第二电极116电连接到电压源(未示出)。第一电极114和第二电极116可由诸如例如金属之类的任何有用的导电材料构成。
构成介质层112的材料可以是任何已知有用的RRAM材料。在各个实施例中，构成介质层112的材料可包括诸如金属氧化物之类的氧化物材料。在一些实施例中，金属氧化物是二元氧化物材料或复合金属氧化物材料。在其他实施例中，构成介质层112的材料可包括硫族化物固体电解质材料或有机/聚合物材料。
二元金属氧化物材料可被表示为MxOy的化学式。在该式中，字符“M”、“O”、“x”和“y”分别指金属、氧、金属组分比和氧组分比。金属“M”可以是过渡金属和/或铝(Al)。在此情况下，过渡金属可以是镍(Ni)、铌(Nb)、钛(Ti)、锆(Zr)、铪(Hf)、钴(Co)、铁(Fe)、铜(Cu)和/或铬(Cr)。可用作介质层112的二元金属氧化物的具体示例包括CuO、NiO、CoO、ZnO、CrO2、TiO2、HfO2、ZrO2、Fe2O3和Nb2O5。
在各个实施例中，金属氧化物可以是任何有用的复合金属氧化物，诸如例如具有式Pr0.7Ca0.3MnO3、或SrTiO3、或SiZrO3的复合氧化物材料、或者掺杂有Cr或Nb的这些氧化物。该复合物还可包括LaCuO4、或Bi2Sr2CaCu2O8。固体硫族化物材料的一个示例是包含银(Ag)成分的锗-硒化物(GexSe100-x)。有机材料的一个示例是聚(3，4-亚乙二氧基噻吩)(即，PEDOT)。
RSM单元还可包括具有与图1C相类似的结构、使用诸如锆钛酸铅(称为“PZT”)或SrBi2Ta2O9(称为“SBT”)之类的材料的铁电电容器。在这些存储单元中，电流可用于切换偏振方向并且读电流可检测偏振是向上还是向下。在这些实施例中，读操作是破坏性过程，其中单元将丢失包含其中的数据，从而需要刷新以将数据写回到单元。
如此处所公开的存储部件还包括晶体管。一般而言，使用场效应晶体管(FET)。所有常用FET具有栅极、漏极、源极和主体(或衬底)。栅极一般控制FET的导通和截止，类似于物理栅极。栅极通过创建或消除源极和漏极之间的沟道来准许电子流过(导通时)或阻断其通过(截止时)。电子在受所施加的电压影响时从源极端子流向漏极端子。主体或衬底是栅极、源极和漏极位于其中的半导体的体。
在各个实施例中，如此处所公开的存储部件可使用金属氧化物半导体场效应晶体管(MOSFET)。MOSFET一般由n型或p型半导体材料的沟道构成，并且分别被称为NMOSFET或PMOSFET(通常还称为nMOS、pMOS)。各个实施例还可使用互补的金属氧化物半导体晶体管(“CMOS”晶体管)。存储部件中的晶体管可以，但不需要是相同类型的晶体管。
如此处所公开的存储部件的实施例可从图2A看出。图2A中的存储部件200包括第一晶体管210、第二晶体管220和至少第一RSM单元230。一般而言，如此处所公开的存储部件具有使用如图2A所示的高度尺寸、减少宽度尺寸的z轴、如图2A所示的x轴的配置。如从图2A看出，第二晶体管220置于在第一晶体管210上方，而至少第一RSM单元230置于第二晶体管220上方。第一晶体管210和第二晶体管220在x维度上重叠，从而形成所谓的晶体管重叠区240。晶体管重叠区240在x维度上越长，整个存储部件需要的宽度将越小。
第一晶体管210位于存储部件的第一层中；第二晶体管220位于存储部件的第二层内，并且第一RSM单元230位于存储部件的第三层中。一般而言，第二层位于第一层和第三层之间。如参考存储部件使用的词“层”是指包含组件(诸如第一晶体管210、第二晶体管230或第一RSM单元230)的存储部件的一部分(一般在z轴的方向上占据存储部件的一部分，如从图2A看出)。
一般而言，此处所公开的所有实施例共享基本的三层和晶体管重叠区配置。这种配置通过在高度尺寸(图2A中的z轴)上层叠组件和共享x轴(或在一些实施例中的y轴)的至少一部分在宽度尺寸或长度尺寸(在图2A中，y轴或x轴)上节省空间。此处所公开的各个实施例将取决于两个晶体管是否是相同尺寸、它们是彼此完全重叠还是仅部分重叠、是包括一个还是两个存储单元、以及存储单元是电连接到一个还是两个晶体管来改变。
由于两个晶体管的重叠(在z轴上)，此处所公开的存储部件有利地利用了空间，这两个晶体管比RSM单元大很多。以此方式配置的、包括两个晶体管和两个相关联的RSM单元的存储部件将提供其每个功能存储单元宽度都比常用存储部件小的存储部件。如以上所讨论的，常用存储配置可提供由晶体管的宽度指示的功能存储单元宽度(一个存储单元和相关联的晶体管占据的宽度)，该功能存储单元宽度可基于RSM单元所必需的驱动电流估计，为约5.6F(其中F是基于可制造的特征的最小宽度的因子)。此处所公开的存储部件的实施例可具有小于5.6F的功能存储单元宽度。在各个实施例中，此处所公开的存储部件可具有不大于约4.0F(5.6F的约80％)的功能存储单元宽度。在各个实施例中，此处所公开的存储部件可具有不大于约3.9F(5.6F的约70％)的功能存储单元宽度。在各个实施例中，此处所公开的存储部件可具有不大于约3.4F(5.6F的约60％)的功能存储单元宽度。在各个实施例中，此处所公开的存储部件可具有等于约3F的功能存储单元宽度。在各个实施例中，此处所公开的存储部件可具有等于约2.8F的功能存储单元宽度。
在图2B中示出了另一示例性实施例。图2B所示的实施例包括第一晶体管210、第二晶体管220、第一RSM单元230和第二RSM单元250。第一晶体管210电耦合到第一RSM单元230，这由第一电连接215示出；而第二晶体管220电耦合到第二RSM单元250，这由第二电连接225示出。在各个实施例中，第一和第二晶体管210和220两者都包括源区和漏区，并且电连接215和225分别经由第一和第二晶体管210和220的漏区连接到RSM单元230和250。在这种实施例中，RSM单元中的每一个由其自己的单个晶体管驱动。在各个实施例中，第一和第二RSM单元230和250可以是相同类型的RSM单元。在各个实施例中，第一和第二RSM单元230和250可以都是STRAM、或可以都是RRAM。在各个实施例中，第一和第二晶体管210和220可以是相同类型的晶体管。在各个实施例中，第一和第二晶体管210和220可以是MOSFET。
如从图2B看出，存储部件200一般具有三个维度，如x轴、y轴和z轴所示。在各个实施例中，在x轴或y轴上减小存储部件的长度可用来减小存储部件所占据的面积。在各个实施例中，诸如图2B所示，在x维度上减小存储部件的宽度可用来减小存储部件所占据的面积。如从图2B看出，该示例性存储部件200的长度在x轴的方向上为x1。在诸如图2B所公开的实施例中，存储部件在x轴平面上的宽度一般可比常用存储配置的宽度的两倍小。
示例性存储部件200包括第一晶体管210和第二晶体管220。第二晶体管220一般在z轴的方向上置于第一晶体管210上方。第一晶体管210一般具有一宽度，并且横跨x轴的平面中存储部件内部的区域(称为第一晶体管区)。第二晶体管220同样具有一宽度，并且横跨x轴的平面中存储部件内部的区域(称为第二晶体管区)。第二晶体管区在x轴的平面中与第一晶体管区至少部分地重叠。该区域在图2B中示出，并且被称为晶体管重叠区240。换言之，存在可通过z轴和y轴所定义的平面取得的将包括第一晶体管210和第二晶体管220两者的存储部件的至少一个横截面；并且可存在(但不是必需的)可通过z轴和y轴所定义的平面取得的将只包括第一晶体管210或第二晶体管220之一的至少一个横截面。
示例性存储部件200还包括第一RSM单元230和第二RSM单元250。第一和第二RSM单元230和250两者一般在z轴方向上置于第二晶体管220上方。由于第二晶体管220在z轴的平面中置于第一晶体管210上方，因此第一和第二RSM单元230和250同样置于第一晶体管210上方。第一RSM单元230一般具有一宽度，并且横跨x轴的平面中的存储部件内部的区域(称为第一存储器区)。第二RSM单元250同样具有一宽度，并且横跨x轴的平面中的存储部件内部的区域(称为第二存储器区)。第一存储器区和第二存储器区都未延伸超出第一晶体管区和第二晶体管区。换言之，不存在可通过z轴和y轴所定义的平面取得的，将包括RSM单元230或250中任一个、但不包括第一晶体管或第二晶体管210或220中的一个或两者的存储部件的横截面。
第一晶体管210可位于存储部件的第一层中，第二晶体管220可位于存储部件的第二层中，而RSM单元230和250可位于存储部件的第三层中。一般而言，第二层置于第一层和第三层之间。位于三个覆盖层、第一和第二晶体管的晶体管重叠区240、以及RSM单元的相对较小的面积(允许两者置于单个晶体管所占据的区域内)中的组件使得该配置能最小化功能存储单元宽度。
这种存储部件的另一视图可从图2C看出。应当注意，在该视图中未示出第一和第二电连接215和225。图2C中的示图可被认为是图2B所示的存储部件的“俯”视图。该视图示出第一晶体管210和第二晶体管220在x轴的平面上至少部分地重叠，作为晶体管重叠区240。该视图还示出第一RSM单元230的第一存储器区和第二RSM单元250的第二存储器区未延伸超出第一晶体管210和第二晶体管220，或者更具体地，在x轴的平面上未延伸超出第一晶体管210和第二晶体管220。从该示图中可以看出，两个晶体管重叠越多(即，晶体管重叠区240越大)，宽度x1变得越小，该宽度越接近单个晶体管的宽度，并且因此，存储部件的总面积越小。
图2D示出图2B和2C所示的配置的电路图。第一晶体管210电连接到第一RSM单元230，而第二晶体管220电连接到第二RSM单元250。两个晶体管在z轴的平面上的定位、两个RSM单元在两个晶体管所占据的宽度上的定位、以及两个单独的晶体管电连接到两个单独的RSM单元使存储部件具有约为2.8F的最小功能存储单元宽度(一个存储单元和相关联的晶体管占据的宽度)。在各个实施例中，部件宽度可大于2.8F、但小于5.6F。在各个实施例中，由于金属路由、附加外围电路、更复杂的解码、其他考虑、或其组合，功能存储单元宽度可仅仅接近2.8F。
如此处所公开的存储部件可经由电连接连接到其他存储部件、其他电子组件、或两者。在各个实施例中，称为位线、源线和字线的电连接可用于提供到存储部件的各个部分的电连接。包括这些(或另一)电连接的存储部件可意味着，存储部件连接到这种电连接并且该电连接可延伸超出存储部件。位线一般用于电连接到RSM单元。一般而言，位线电连接到RSM单元的顶电极(或等效结构)。源线一般用于电连接到晶体管，由此通过晶体管/存储单元完成电路(当晶体管导通时)。一般而言，源线电连接到晶体管的源极(或等效结构)。字线一般用于使晶体管导通和截止。一般而言，字线电连接到晶体管的衬底(或等效结构)、或位于晶体管的衬底内。
图3A示出如本文中所公开的存储部件的实施例的示意图。图3A的示图不一定是横截面，以致示图可能难以区分所有的各个组件。该示例性实施例包括第一晶体管310、第二晶体管320、第一RSM单元330和第二RSM单元350，如上所讨论的。如从此处看出，第二晶体管320置于第一晶体管310上方，并且在晶体管重叠区340与第一晶体管310至少部分地重叠。第一和第二RSM单元330和350置于第二晶体管320上方，并且未延伸超出第一和第二晶体管310和320。
此处所使用的示例性第一和第二晶体管310和320包括：源区311和321；漏区313和323；衬底317和327；以及栅区319和329。如从图3A看出，源区311和321以及漏区313和323被相反地配置。换言之，第一晶体管310包括在第一晶体管310左侧的源区311，而第二晶体管320包括在第二晶体管320右侧的源区321。
同样包括在该示图中的是源线360。如从图3A看出，源线360分别经由第一源极电连接315和第二源极电连接325电连接至第一和第二晶体管310和320的源区311和321。源线360一般设置在第一晶体管310和第二晶体管320之间。第一RSM单元330经由第一漏极电连接318电连接到第一晶体管310的漏区313；并且类似地，第二RSM单元350经由第二漏极电连接328电连接到第二晶体管320的漏区323。
如从图3A看出，源线360的一部分通过通孔绝缘体362与第一漏极电连接318电绝缘。通孔绝缘体362可由电绝缘材料制成，或替换地可能没有材料(例如，空气可用作绝缘体)。一般而言，通孔绝缘体362涵盖第一漏极电连接318，无论在什么情况下其都可以其他方式接触源线360。
图3A所示的实施例还包括第一位线370和第二位线380。第一位线370电连接到第一RSM单元330；而第二位线380电连接到第二RSM单元350。虽然此处未示出，但是经由RSM单元的顶电极实现位线到RSM单元的电连接。
图3B示出图3A所示的存储部件的俯视图。相同组件以与图3A相同的方式标记。用短划线示出晶体管重叠区340。如从图3B看出，第一位线370和第二位线380分别经由第一和第二漏极电连接318和328电连接到第一和第二存储单元330和350。同样在该视图中可看出：通孔绝缘体362使第一漏极电连接318与源线360绝缘。同样在该视图中可看到第一和第二字线390和395。字线一般穿过来自图3A的第一和第二衬底317和327、存在于其内部、或者是第一和第二衬底317和327。
图3A示出如本文中所公开的存储部件的另一实施例的示意图。图3C所示的存储部件类似于图3A和3B所示的存储部件，并且相同元件被类似地标记。同样参考图3A和3B找到并讨论图3C所示的实施例的多个组件，并且因此将不再单独地讨论。再次用短划线示出晶体管重叠区340。图3C所示的实施例包括作为RSM单元的STRAM单元。如从图3C看出，该实施例中的RSM单元、第一RSM单元330和第二RSM单元350包括多个层、钉扎层332和352、隧道结334和354、以及自由层336和356。隧道结334和354分别设置在钉扎层332和335与自由层336和338之间。第一和第二RSM单元330和350包括、或电连接到第一和第二底电极333和353。第一和第二底电极333和353随后分别经由第一和第二漏极电连接318和328电连接到第一和第二晶体管310和320的漏极313和323。
图4A示出如本文中所公开的存储部件的另一实施例的示意图。图4A的示图不一定是横截面，以致示图可能难以区分所有的各个组件。该示例性实施例包括第一晶体管410、第二晶体管420、第一RSM单元430和第二RSM单元450，如上所讨论的。如从此处看出，第二晶体管420置于第一晶体管410上方，并且与第一晶体管410至少部分地重叠。如图所示，用短划线示出晶体管重叠区440。第一和第二RSM单元330和350置于第二晶体管320上方，并且未延伸超出第一和第二晶体管310和320。
如从图4A看出，源区411和421以及漏区413和423在x轴的平面中具有平行配置。换言之，第一晶体管410包括在第一晶体管410左侧的源区411，而第二晶体管420也包括在第二晶体管420左侧的源区421。在这些实施例中，晶体管不一定是相同尺寸。具体而言，第一晶体管410的漏区413可比第二晶体管420的漏区423大。第一晶体管410的漏区413可在x轴的平面中比第二晶体管420的漏区423延伸更远。第一晶体管410的其他部分还可(但不必需)比第二晶体管420的类似部分大。这些组件允许第二晶体管420置于第一晶体管410上方，同时仍然允许第一RSM单元430经由第一漏极电连接418电连接到第一晶体管410，而无需绝缘其可能通过的与其他结构的电连接。这可提供的优点在于，其可被更有效地和/或更节约成本地生产，然而与其他单存储单元-单晶体管配置相比，其具有稍大的面积开销。
本实施例中的源线460一般置于第一晶体管410和第二晶体管420之间。与图3A所示的、其中单独的电连接结构(第一源极电连接315和第二源极电连接325)被设置成使第一和第二晶体管310个320的源区311和321电连接到源线360的实施例相反，源区460一般不需要电连接的单独结构、并且可被形成为用作到第一和第二晶体管410和420的源区411和421的其自己电连接。这可提供给这种配置的优点在于，其可被更有效地和/或更节约成本地生产。
如从图4A看出，第二RSM单元450可(但不需要)具有与第一RSM单元430不同的结构(或操作耦合的附加元件)。在各个实施例中，第二RSM单元450可具有延伸超出第二RSM单元450的其余部分的底电极451。本领域技术人员应当理解，通过阅读本说明书，诸如底电极451之类的各个组件的布局例如可被设计成(tailored)节约面积。
图4B示出图4A所示的存储部件的俯视图。相同组件以与图4A相同的方式标记。如从图4B看出，第一位线470和第二位线480分别经由第一和第二漏极电连接418和428电连接到第一和第二存储单元430和450。图4B示出第二RSM单元450的底电极451提供了经由第二漏极电连接428电连接到第二位线480。同样在该视图中看到的是第一和第二字线490和495。虽然在图4B不可区分，但是基于第二晶体管420直接置于第一晶体管上方，第二字线495同样可置于第一字线490上方、并且一般可穿过来自图4A的第一和第二衬底417和427、存在于其内、或者是第一和第二衬底417和427。再次用短划线示出晶体管重叠区440。
图4C示出如本文中所公开的存储部件的另一实施例的示意图。图4C所示的存储部件类似于图4A和4B所示的存储部件，并且相同元件被类似地标记。同样参考图4A和4B找到并讨论图4C所示的实施例的多个组件，并且因此将不再单独地讨论。图4C所示的实施例包括作为RSM单元的STRAM单元。如从图4C看出，本实施例中的RSM单元、第一RSM单元430和第二RSM单元450包括钉扎层432和452、隧道结层434和454、以及自由层436和456，如参考图3C所讨论的。第一和第二RSM单元430和450包括、或电连接到第一和第二底电极433和453。如在本示例性实施例中看出，第二底电极453可比第一底电极433大。再次用短划线示出晶体管重叠区440。
如此处所公开的存储部件的另一实施例使单个RSM单元电连接到晶体管，该晶体管电连接(串联)到另一晶体管。图5A示出这种配置的电路图。第一晶体管510电连接到第二晶体管520。第一晶体管510和第二晶体管520的宽度一般可比常用晶体管的宽度小，因为它们并联连接，所以两个晶体管的宽度只是传统使用的晶体管的宽度一半。虽然两个晶体管只需要衬底上的一半面积，但是它们能够提供跨两个垂直层扩展的相同驱动能力。RSM单元530随后电连接到第二晶体管520。两个晶体管的定位、一个在另一个上方(参考图5B、5C、5D和5E进一步解释)、以及两个晶体管所占据的宽度上方的RSM单元使存储部件具有约2.8F的功能存储单元宽度(一个存储单元和相关联的晶体管占据的宽度)。
在各个实施例中，部件宽度可大于2.8F、但小于5.6F。在各个实施例中，由于金属路由、附加外围电路、更复杂的解码、其他考虑、或其组合，功能存储单元宽度可仅仅接近2.8F。
在图5B中示意性地示出存储部件的另一实施例。存储部件200一般具有三个维度，如x轴、y轴和z轴所示。存储部件500包括第一晶体管510、第二晶体管520和第一RSM单元530。第一晶体管510经由晶体管连接505电连接到第二晶体管520。晶体管连接505允许第一和第二晶体管510和520相对于RSM部件用作单个晶体管。第二晶体管520经由存储连接507电连接到RSM部件530。存储连接507允许第一晶体管和第二晶体管两者都驱动RSM单元530。
如从图5B看出，存储部件500的宽度一般在x轴的平面上为x2。一般而言，x2比常用晶体管的长度小。示例性存储部件500包括第一晶体管510和第二晶体管520。第二晶体管520一般在z轴的方向上置于第一晶体管510上方。第一晶体管510一般具有一宽度，并且横跨x轴的平面中存储部件内的区域(称为第一晶体管区)。第二晶体管520同样具有一宽度，并且横跨x轴的平面中存储部件内的一区域(称为第二晶体管区)。第二晶体管区在z轴的平面上与第一晶体管区至少部分地重叠。在各个实施例中，第二晶体管区在z轴的平面上与第一晶体管区基本重叠。在各个实施例中，第一晶体管510和第二晶体管520一般在x轴的平面上具有基本类似的宽度，并且在z轴的方向上基本重叠。在各个实施例中，第一晶体管510和第二晶体管520一般在x轴的方向上具有相同的宽度，并且在z轴的平面上完全重叠。在图5B中示出晶体管重叠区540。
示例性存储部件500还包括RSM单元530。RSM单元530一般置于第二晶体管520上方。由于第二晶体管520置于第一晶体管510上方，因此RSM单元530同样一般置于第一晶体管510上方。第一RSM单元530一般具有一宽度，并且横跨x轴的平面中存储部件内部的一区域(称为存储器区)。第一存储区未延伸超出第一晶体管区和第二晶体管区。换言之，不存在可通过z轴和y轴所定义的平面取得的、将包括RSM单元530、但不包括第一晶体管或第二晶体管510或520中的一个或两者的存储部件的横截面。在各个实施例中，不存在可通过z轴和y轴所定义的平面取得的，包括RSM单元530、但不包括第一晶体管或第二晶体管510和520两者的、存储部件的横截面。
在各个实施例中，第一和第二晶体管510和520两者包括源区和漏区，并且晶体管电连接505可包括两个单独的电连接。晶体管连接505的一部分将第一晶体管510的源极连接到第二晶体管520的源极；而另一部分将第一晶体管510的漏极连接到第二晶体管520的漏极。在这种实施例中，存储连接507可将第二晶体管520的漏极电连接到RSM单元530。在各个实施例中，RSM单元530可以是STRAM单元或RRAM单元。在各个实施例中，第一和第二晶体管510和520可以是相同类型的晶体管。在各个实施例中，第一和第二晶体管510和520可以是MOSFET。
图5C可被认为是图5B所示的存储部件的俯视图。应当注意，在该视图中未示出晶体管连接505和存储连接507。在图5C所示的实施例中，第一和第二晶体管510和520具有基本类似的尺寸，并且因此在高度方向(例如，z轴的平面)上基本完全或完全重叠，其中第二晶体管520置于第一晶体管510上方。如从图5C看出，晶体管重叠区540与两个晶体管相邻，因为它们的尺寸基本类似。应当注意，在这一实施例中的两个晶体管不需要基本类似。RSM单元530置于第一和第二晶体管510和520上方，并且置于其周边内。
图5D示出如本文中所公开的存储部件的实施例的示意图。图5D的示图不一定是横截面。该示例性实施例包括第一晶体管510、第二晶体管520和RSM单元530，如以上所讨论的。如从此处看出地，第二晶体管520置于第一晶体管510上方，并且与第一晶体管510至少部分地重叠。至少部分的重叠由晶体管重叠区540展示。RSM单元530置于第二晶体管520上方，并且未延伸超出第一和第二晶体管510和520。
此处所使用的示例性第一和第二晶体管510和520包括：源区511和521；漏区513和523；衬底517和527；以及栅区519和529。如从图5D看出，源区511和521以及漏区513和523具有平行配置。换言之，第一晶体管510和第二晶体管520两者都包括：在两个晶体管左侧的源区511和521、以及在右侧的漏区513和523(或反之亦然)。第一晶体管510的源区511通过源极电连接502电连接到第二晶体管520的源区521；而第一晶体管510的漏区513通过漏极电连接501电连接到第二晶体管520的漏区523。源极电连接502和漏极电连接501一起形成晶体管连接(在图5B中称为元件505)。
同样包括在该示图中的是源线560。如从图5D看出，源线560电连接到第一晶体管510的源区511。源线560一般置于第一晶体管510下方。图5D所示的实施例还包括位线570。位线570电连接到RSM单元530。虽然此处未示出，但是可经由RSM单元的顶电极实现位线到RSM单元的电连接。
图5E示出如本文中所公开的存储部件的另一实施例的示意图。图5E所示的存储部件类似于图5B、5C和5D所示的存储部件，并且相同元件被类似地标记。至少部分的重叠由晶体管重叠区540展示。同样参考图5B、5C和5D找到并讨论图5E所示的实施例的多个组件，并且因此将不再单独地讨论。图5E所示的实施例包括STRAM RSM单元。如从图5E看出，RSM单元530包括钉扎层532、隧道结层534和自由层536，如以上参考图3C所讨论的。RSM单元530包括底电极531，或电连接到底电极531。
图5F示出图5E所示的存储部件的俯视图。相同组件以与图5E相同的方式标记。再次，用短划线示出晶体管重叠区540。如从图5F看出，位线570经由存储连接518电连接到RSM单元530。同样在该视图中看到的是字线590。虽然在该存储部件中存在两个晶体管，但是只存在一条字线590，因为这些晶体管就像单个晶体管一样来控制。字线590一般穿过第一衬底517、存在其内、或者是第一衬底517(从图5E看出)。
此处所公开的、将单个晶体管电连接到单个RSM单元的存储部件可用于存储“数据”，如通常已知的。图6示出包括如此处所公开的存储部件的一部分的系统，该系统可包括RSM单元610及其相关联的(或电连接的)晶体管615。这种存储部件的每个部分都被配置(在三个维度空间上)有如上所讨论的第二部分以使存储部件提供小的功能存储单元宽度。RSM单元610及其电连接的晶体管615操作地耦合在位线620和源线625之间。读/写电路635控制要读或写哪条电流流经的位线620和源线625。读/写电路635还可控制从源线625施加到位线620两端的电压(或反之亦然)。根据位线620和源线625两端的电压差确定电流流经存储部件610的方向。
特定存储部件610可通过激活其相应的晶体管615来读取，晶体管615在导通时允许电流从位线620通过存储部件610流向源线625(或反之亦然)。通过字线630来激活和停用晶体管615。字线630操作地耦合到晶体管615并将电压供应给晶体管615，从而导通该晶体管以使电流能流向存储单元610。随后感测放大器640从源线625检测取决于存储单元610的电阻的电压(例如)。表示存储单元610的电阻的、位线620和源线625之间的电压差(或反之亦然)随后与基准电压645比较，并且被感测放大器640放大，从而确定存储单元610是包含“1”还是“0”。
此处所公开的存储部件(诸如参考图5A至5F所描述的存储部件)的单存储单元-双晶体管配置的实施例可与其他常用存储部件不同地使用。然而，还应当注意，还可使用如参考图6所描述的这些实施例。确定RSM单元的电阻状态(读数据)所需的电流比改变RSM单元的电阻状态(写数据)所需的电流小。在两个晶体管电连接以用作一个晶体管的实施例中，只有一个晶体管需要导通来确定RSM单元的电阻状态(即，读数据)。在各个实施例中，只有第一晶体管能导通以确定RSM单元的电阻状态。在各个实施例中，使用第一晶体管来进行读操作可使解码电路较不复杂。在各个实施例中，第一和第二晶体管两者可导通以设置RSM单元的电阻状态。
图7示出包括多个存储部件710a和710b的示例性存储器阵列700，如此处所公开的。从存储器阵列700看出的配置用于包括电连接到第一和第二晶体管(诸如图5A至5F所示的)的单个RSM单元的存储部件。然而，通过阅读本说明书，本领域技术人员应当理解，此处所公开的其他实施例还可配置成三维阵列。一般而言，多个指至少两个、且一般指两个以上。图7中所示例化的阵列700示出六个(6)存储部件，但是应当理解，可使用比此处所示的存储部件多或少的存储部件。如从图7看出，可通过字线790a和790b、源线760a和760b、位线770a和770b、或其组合、以各种方式和配置来电连接存储部件710a和710b中的每一个。同样可预想此处所公开的存储部件的阵列所使用的其他配置。
如本文中所讨论的储存设备可用于各种应用，并且一般可用于诸如PC(例如，笔记本计算机；台式计算机)、服务器、或其可以是诸如相机和视频或音频回放设备等专用机器之类的计算机系统。
由此，公开了三维层叠的非易失性存储部件的各个实施例。上述实现及其他实现在以下权利要求书的范围内。本领域技术人员应当理解，本公开可用除所公开的实施例以外的实施例来实施。所公开的实施例出于说明而非限制的目的而呈现，并且本公开仅由所附权利要求书来限定。

Claims (20)

1.一种存储部件，包括：
跨越所述存储部件的第一层中的第一晶体管区的第一晶体管；
跨越所述存储部件的第二层中的第二晶体管区的第二晶体管；
跨越所述存储部件的第三层中的第一存储器区的第一RSM单元；以及
跨越所述存储部件的第三层中的第二存储器区的第二RSM单元，
其中所述第一晶体管电耦合到所述第一RSM单元，而所述第二晶体管电耦合到所述第二RSM单元，
其中所述第二层位于所述第一层和第三层之间，
其中所述第一和第二晶体管具有晶体管重叠区，并且
其中所述第一存储器区和第二存储器区未延伸超出所述第一晶体管区和第二晶体管区。
2.如权利要求1所述的存储部件，其特征在于，所述第一晶体管包括源区和漏区，并且所述第一晶体管的漏区经由第一漏极电连接电耦合到所述第一RSM单元。
3.如权利要求1或2任一项所述的存储部件，其特征在于，所述第二晶体管包括源区和漏区，并且所述第二晶体管的漏区电耦合到所述第二RSM单元。
4.如权利要求1至3中任一项所述的存储部件，其特征在于，还包括第一位线和第二位线，其中所述第一RSM单元电耦合到所述第一位线并且所述第二RSM单元电耦合到所述第二位线。
5.如权利要求3或4任一项所述的存储部件，其特征在于，所述第一晶体管和第二晶体管的源区和漏区被相反地配置。
6.如权利要求5所述的存储部件，其特征在于，还包括设置在所述存储部件的第一层和第二层之间的源线，其中所述第一晶体管和第二晶体管分别电连接到所述源线。
7.如权利要求6所述的存储部件，其特征在于，还包括将所述第一漏极电连接与所述源线电绝缘的通孔绝缘体。
8.如权利要求3至7中任一项所述的存储部件，其特征在于，所述第一晶体管和第二晶体管的源区和漏区具有平行配置。
9.如权利要求3至8中任一项所述的存储部件，其特征在于，所述第一晶体管的漏区大于所述第二晶体管的漏区。
10.如权利要求8所述的存储部件，其特征在于，还包括设置在所述第一晶体管和第二晶体管之间的源线，其中所述源线电连接所述第一晶体管和第二晶体管。
11.如权利要求1至10中任一项所述的存储部件，其特征在于，所述存储部件具有的功能存储单元宽度小于约5.6F。
12.如权利要求1至11中任一项所述的存储部件，其特征在于，所述存储部件具有的功能存储单元宽度不大于约3F。
13.如权利要求1至12中任一项所述的存储部件，其特征在于，所述第一和第二RSM单元是自旋扭矩转移随机存取存储(STRAM)单元。
14.如权利要求1至13中任一项所述的存储部件，其特征在于，所述第一和第二RSM单元是电阻性随机存取存储(RRAM)单元。
15.一种RSM部件，包括：
跨越所述存储部件的第一层中的第一晶体管区的第一晶体管；
跨越所述存储部件的第二层中的第二晶体管区的第二晶体管；以及
跨越所述存储部件的第三层中的存储器区的RSM单元；
其中所述第一晶体管电耦合到所述第二晶体管，而所述第二晶体管电耦合到所述RSM单元，
其中所述第二层位于所述第一层和第三层之间，
其中所述第一晶体管和第二晶体管具有晶体管重叠区，并且
其中所述存储器区未延伸超出所述第一和第二晶体管区。
16.如权利要求15所述的RSM部件，其特征在于，所述第一晶体管包括源极和漏极，并且所述第二晶体管包括源极和漏极，所述第一晶体管的源极电连接到所述第二晶体管的源极，并且所述第一晶体管的漏极电连接到所述第二晶体管的漏极。
17.如权利要求15或16的任一个所述的RSM部件，其特征在于，所述RSM单元电耦合到所述第二晶体管的漏区。
18.如权利要求15至17中任一项所述的RSM部件，其特征在于，还包括电耦合到所述RSM单元的位线。
19.一种使用RSM部件的方法，
设置RSM部件，所述RSM部件包括：
跨越所述存储部件的第一层中的第一晶体管区的第一晶体管；
跨越所述存储部件的第二层中的第二晶体管区的第二晶体管；以及
跨越所述存储部件的第三层中的存储器区的RSM单元；
其中所述第一晶体管电耦合到所述第二晶体管，而所述第二晶体管电
耦合到所述RSM单元，
其中所述第二层位于所述第一层和第三层之间，
其中所述第一晶体管和第二晶体管具有晶体管重叠区，并且
其中所述存储器区未延伸超出所述第一和第二晶体管区；以及
只激活所述第一或第二晶体管来确定所述RSM单元的电阻状态。
20.如权利要求19所述的方法，其特征在于，还包括激活所述第一和第二晶体管两者来设置所述RSM单元的电阻状态。
CN201080023587.8A 2009-04-16 2010-04-09 三维层叠的非易失性存储部件 Expired - Fee Related CN102439723B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/425,084 2009-04-16
US12/425,084 US8054673B2 (en) 2009-04-16 2009-04-16 Three dimensionally stacked non volatile memory units
PCT/US2010/030466 WO2010120634A1 (en) 2009-04-16 2010-04-09 Three dimensionally stacked non-volatile memory units

Publications (2)

Publication Number Publication Date
CN102439723A true CN102439723A (zh) 2012-05-02
CN102439723B CN102439723B (zh) 2014-10-01

Family

ID=42337128

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080023587.8A Expired - Fee Related CN102439723B (zh) 2009-04-16 2010-04-09 三维层叠的非易失性存储部件

Country Status (5)

Country Link
US (2) US8054673B2 (zh)
JP (1) JP5619871B2 (zh)
KR (1) KR101437533B1 (zh)
CN (1) CN102439723B (zh)
WO (1) WO2010120634A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112465128A (zh) * 2020-11-30 2021-03-09 光华临港工程应用技术研发(上海)有限公司 神经元网络单元

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2934711B1 (fr) * 2008-07-29 2011-03-11 Commissariat Energie Atomique Dispositif memoire et memoire cbram a fiablilite amelioree.
US8054673B2 (en) * 2009-04-16 2011-11-08 Seagate Technology Llc Three dimensionally stacked non volatile memory units
US8294488B1 (en) * 2009-04-24 2012-10-23 Adesto Technologies Corporation Programmable impedance element circuits and methods
US9202536B2 (en) 2012-03-26 2015-12-01 Intel Corporation Three dimensional memory control circuitry
US20130258750A1 (en) * 2012-03-30 2013-10-03 International Business Machines Corporation Dual-cell mtj structure with individual access and logical combination ability
US9281044B2 (en) 2013-05-17 2016-03-08 Micron Technology, Inc. Apparatuses having a ferroelectric field-effect transistor memory array and related method
US10043852B2 (en) * 2015-08-11 2018-08-07 Toshiba Memory Corporation Magnetoresistive memory device and manufacturing method of the same
JP2019160368A (ja) * 2018-03-13 2019-09-19 東芝メモリ株式会社 半導体記憶装置
US11784251B2 (en) * 2019-06-28 2023-10-10 Intel Corporation Transistors with ferroelectric spacer and methods of fabrication
US11489111B2 (en) * 2021-03-29 2022-11-01 International Business Machines Corporation Reversible resistive memory logic gate device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060118913A1 (en) * 2004-12-06 2006-06-08 Samsung Electronics Co., Ltd. Phase changeable memory cells and methods of forming the same
US20060120148A1 (en) * 2004-10-26 2006-06-08 Samsung Electronics Co., Ltd. Semiconductor memory device with stacked memory cell and method of manufacturing the stacked memory cell
US20070268742A1 (en) * 2006-05-18 2007-11-22 Micron Technology, Inc. Memory Architecture and Cell Design Employing Two Access Transistors
US20080203503A1 (en) * 2007-01-31 2008-08-28 Yoshiaki Asao Magnetic random access memory

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0179799B1 (ko) * 1995-12-29 1999-03-20 문정환 반도체 소자 구조 및 그 제조방법
TW587252B (en) 2000-01-18 2004-05-11 Hitachi Ltd Semiconductor memory device and data processing device
JP2002217381A (ja) * 2000-11-20 2002-08-02 Toshiba Corp 半導体記憶装置及びその製造方法
JP3844117B2 (ja) * 2001-06-27 2006-11-08 インターナショナル・ビジネス・マシーンズ・コーポレーション メモリセル、記憶回路ブロック、データの書き込み方法及びデータの読み出し方法
JP4336758B2 (ja) * 2001-11-12 2009-09-30 日本電気株式会社 メモリ装置
JP2003258207A (ja) * 2002-03-06 2003-09-12 Sony Corp 磁気ランダムアクセスメモリおよびその動作方法およびその製造方法
KR100437458B1 (ko) * 2002-05-07 2004-06-23 삼성전자주식회사 상변화 기억 셀들 및 그 제조방법들
US6828689B2 (en) 2002-07-08 2004-12-07 Vi Ci Civ Semiconductor latches and SRAM devices
JP4355136B2 (ja) * 2002-12-05 2009-10-28 シャープ株式会社 不揮発性半導体記憶装置及びその読み出し方法
JP2005166896A (ja) * 2003-12-02 2005-06-23 Toshiba Corp 磁気メモリ
JP4981661B2 (ja) 2004-05-06 2012-07-25 サイデンス コーポレーション 分割チャネルアンチヒューズアレイ構造
US7315466B2 (en) * 2004-08-04 2008-01-01 Samsung Electronics Co., Ltd. Semiconductor memory device and method for arranging and manufacturing the same
KR100593450B1 (ko) * 2004-10-08 2006-06-28 삼성전자주식회사 수직하게 차례로 위치된 복수 개의 활성 영역들을 갖는피이. 램들 및 그 형성방법들.
US8179711B2 (en) * 2004-10-26 2012-05-15 Samsung Electronics Co., Ltd. Semiconductor memory device with stacked memory cell and method of manufacturing the stacked memory cell
KR100640641B1 (ko) * 2004-10-26 2006-10-31 삼성전자주식회사 적층된 메모리 셀을 구비하는 반도체 메모리 장치 및적층된 메모리 셀의 형성 방법
JP4466853B2 (ja) * 2005-03-15 2010-05-26 セイコーエプソン株式会社 有機強誘電体メモリ及びその製造方法
US20090039407A1 (en) 2005-03-17 2009-02-12 Vora Madhukar B Vertically integrated flash EPROM for greater density and lower cost
US7978561B2 (en) * 2005-07-28 2011-07-12 Samsung Electronics Co., Ltd. Semiconductor memory devices having vertically-stacked transistors therein
KR100690914B1 (ko) * 2005-08-10 2007-03-09 삼성전자주식회사 상변화 메모리 장치
US7345899B2 (en) * 2006-04-07 2008-03-18 Infineon Technologies Ag Memory having storage locations within a common volume of phase change material
JP5227536B2 (ja) * 2006-04-28 2013-07-03 株式会社半導体エネルギー研究所 半導体集積回路の作製方法
JP4157571B2 (ja) * 2006-05-24 2008-10-01 株式会社東芝 スピン注入磁気ランダムアクセスメモリ
KR100748557B1 (ko) * 2006-05-26 2007-08-10 삼성전자주식회사 상변화 메모리 장치
JP4987616B2 (ja) * 2006-08-31 2012-07-25 株式会社東芝 磁気ランダムアクセスメモリ及び抵抗ランダムアクセスメモリ
US7898009B2 (en) 2007-02-22 2011-03-01 American Semiconductor, Inc. Independently-double-gated transistor memory (IDGM)
US20090185410A1 (en) 2008-01-22 2009-07-23 Grandis, Inc. Method and system for providing spin transfer tunneling magnetic memories utilizing unidirectional polarity selection devices
US8054673B2 (en) * 2009-04-16 2011-11-08 Seagate Technology Llc Three dimensionally stacked non volatile memory units

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060120148A1 (en) * 2004-10-26 2006-06-08 Samsung Electronics Co., Ltd. Semiconductor memory device with stacked memory cell and method of manufacturing the stacked memory cell
US20060118913A1 (en) * 2004-12-06 2006-06-08 Samsung Electronics Co., Ltd. Phase changeable memory cells and methods of forming the same
US20070268742A1 (en) * 2006-05-18 2007-11-22 Micron Technology, Inc. Memory Architecture and Cell Design Employing Two Access Transistors
US20080203503A1 (en) * 2007-01-31 2008-08-28 Yoshiaki Asao Magnetic random access memory

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112465128A (zh) * 2020-11-30 2021-03-09 光华临港工程应用技术研发(上海)有限公司 神经元网络单元
WO2022110327A1 (zh) * 2020-11-30 2022-06-02 光华临港工程应用技术研发(上海)有限公司 神经元网络单元

Also Published As

Publication number Publication date
US20120039113A1 (en) 2012-02-16
JP2012524407A (ja) 2012-10-11
KR20120014150A (ko) 2012-02-16
US8482957B2 (en) 2013-07-09
KR101437533B1 (ko) 2014-11-03
JP5619871B2 (ja) 2014-11-05
CN102439723B (zh) 2014-10-01
US20100265749A1 (en) 2010-10-21
US8054673B2 (en) 2011-11-08
WO2010120634A1 (en) 2010-10-21

Similar Documents

Publication Publication Date Title
CN102439723B (zh) 三维层叠的非易失性存储部件
US7745894B2 (en) Semiconductor memory device
US8472237B2 (en) Semiconductor devices and methods of driving the same
KR100885184B1 (ko) 전기장 및 자기장에 의해 독립적으로 제어될 수 있는 저항특성을 갖는 메모리 장치 및 그 동작 방법
US8339728B2 (en) Magnetic memory device using magnetic domain motion
TW594728B (en) Magnetic memory device
US7414879B2 (en) Semiconductor memory device
CN111354392B (zh) 磁性存储器阵列及读写控制方法
KR102638584B1 (ko) 반도체 메모리 장치
CN103119653A (zh) 自旋扭矩转移存储器单元结构及方法
JPWO2011033873A1 (ja) 磁気抵抗素子及びそれを用いた不揮発性半導体記憶装置
EP3306688B1 (en) Magnetoresistive element and storage circuit
CN104900805A (zh) 存储器
JP4701427B2 (ja) スイッチング素子およびそれを用いたアレイ型機能素子
JP5141237B2 (ja) 半導体記憶装置、その製造方法、書き込み方法及び読み出し方法
US20100224920A1 (en) Magnetoresistive memory cell and method of manufacturing memory device including the same
WO2005117022A1 (en) Reversed magnetic tunneling junction for power efficient byte writing of mram
JP2007258533A (ja) 半導体記憶装置及びその駆動方法
WO2018063286A1 (en) Magnetostrictive stack and corresponding bit-cell
JP2006278645A (ja) 磁気メモリ装置
JP2010040110A (ja) 不揮発性メモリセル、不揮発性半導体記憶装置及びその駆動方法
US10418414B2 (en) Variable resistance memory devices
WO2021140934A1 (ja) 磁性積層膜、磁気メモリ素子、磁気メモリ及び人工知能システム
CN117580366A (zh) 磁性随机存取存储器及其制造方法、电子设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20141001

Termination date: 20170409