CN102437067A - 线宽测量方法 - Google Patents

线宽测量方法 Download PDF

Info

Publication number
CN102437067A
CN102437067A CN201010500353XA CN201010500353A CN102437067A CN 102437067 A CN102437067 A CN 102437067A CN 201010500353X A CN201010500353X A CN 201010500353XA CN 201010500353 A CN201010500353 A CN 201010500353A CN 102437067 A CN102437067 A CN 102437067A
Authority
CN
China
Prior art keywords
measurement structure
line pattern
width
band line
measurement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201010500353XA
Other languages
English (en)
Other versions
CN102437067B (zh
Inventor
尹海洲
朱慧珑
骆志炯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201010500353.XA priority Critical patent/CN102437067B/zh
Priority to US13/381,074 priority patent/US8415621B2/en
Priority to PCT/CN2011/077477 priority patent/WO2012041114A1/zh
Publication of CN102437067A publication Critical patent/CN102437067A/zh
Application granted granted Critical
Publication of CN102437067B publication Critical patent/CN102437067B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B21/00—Measuring arrangements or details thereof, where the measuring technique is not covered by the other groups of this subclass, unspecified or not relevant
    • G01B21/02—Measuring arrangements or details thereof, where the measuring technique is not covered by the other groups of this subclass, unspecified or not relevant for measuring length, width, or thickness
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B2210/00—Aspects not specifically covered by any group under G01B, e.g. of wheel alignment, caliper-like sensors
    • G01B2210/56—Measuring geometric parameters of semiconductor structures, e.g. profile, critical dimensions or trench depth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

一种线宽测量方法，包括：提供基底，所述基底的表面上形成有凸起的带线图案，所述带线图案具有宽度；在所述带线图案的宽度方向的两侧侧壁上分别形成第一测量结构和第二测量结构；去除所述带线图案；测量所述第一测量结构和第二测量结构的间距，所述间距去除设定误差后为所述带线图案的宽度。本发明利于降低测量过程中引入的不确定性，减小测量误差。

Description

线宽测量方法
技术领域
本发明涉及半导体测量领域，特别涉及一种线宽测量方法。
背景技术
在半导体加工工艺过程中，经常需要测量形成的带线(lines)图案的宽度，以确定其是否符合工艺的要求，从而保证器件的性能。如对于MOS(金属-氧化物-半导体)晶体管的栅极、存储器中的字线、位线等，在形成相应的图案后，需要对其宽度进行测量。现有技术中通常使用扫描电子显微镜(SEM)或透射电子显微镜(TEM)对带线图案的宽度进行测量，其中透射电子显微镜的测量精度较高，但是在观测前需要进行复杂的样品制备过程，耗时太长，一般较少使用。
图1示出了现有技术的一种线宽测量方法的剖面图及相应的形貌观测图，该方法主要包括：提供基底10，所述基底10的表面上形成有凸起的带线图案11和带线图案12，使用扫描电子显微镜对所述扫描观测，得到所述基底10、带线图案11和带线图案12的形貌观测图，之后根据所述形貌观测图确定带线图案11和带线图案12的宽度。以图1中的带线图案11为例，由于扫描电子显微镜工作原理是使用电子束扫描样品的表面，并对激发出的信号进行检测、放大后形成形貌观测图，因此在带线图案11的侧壁的部分会产生部分弯曲形变，很难明确界定出带线图案11的侧壁的边界。现有技术通常将形貌观测图中信号低点变化至高点的50％的位置作为边界，如对于带线图案11，分别将其两侧的信号低点至高点的50％的位置L1和L2作为边界，以位置L1和L2之间的距离作为带线图案11的宽度。然而L1和L2不可能完全与带线图案11的边界重合，因而在测量过程中引入了不确定性(uncertainty)，导致较大的误差。
随着器件的特征尺寸(CD，Critical Dimension)的不断减小，带线图案11的宽度也相应减小，会加剧测量过程中的不确定性，导致测量结果的误差较大。
发明内容
本发明解决的问题是提供一种线宽测量方法，降低测量过程中的不确定性，减小误差。
为解决上述问题，本发明提供了一种线宽测量方法，包括：
提供基底，所述基底的表面上形成有凸起的带线图案，所述带线图案具有宽度；
在所述带线图案的宽度方向的两侧侧壁上分别形成第一测量结构和第二测量结构；
去除所述带线图案；
测量所述第一测量结构和第二测量结构的间距，所述间距去除设定误差后为所述带线图案的宽度。
可选的，使用扫描电子显微镜测量所述第一测量结构和第二测量结构的间距。
可选的，所述在所述带线图案的宽度方向的两侧侧壁上分别形成第一测量结构和第二测量结构包括：
形成测量辅助层，覆盖所述基底和带线图案；
对所述测量辅助层进行回刻，形成所述第一测量结构和第二测量结构。
可选的，所述在所述带线图案的宽度方向的两侧侧壁上分别形成第一测量结构和第二测量结构包括：
形成测量辅助层，覆盖所述基底和带线图案；
对所述测量辅助层进行平坦化，使其表面与所述带线图案的表面齐平，形成所述第一测量结构和第二测量结构。
可选的，所述设定误差为零。
可选的，所述设定误差通过如下方法确定：使用透射电子显微镜测量所述带线图案的宽度；使用扫描电子显微镜测量所述第一测量结构和第二测量结构的间距；所述系统误差等于所述第一测量结构和第二测量结构的间距减去所述透射电子显微镜测量所得的带线图案的宽度。
可选的，所述第一测量结构和第二测量结构的材料与所述带线图案的材料不同，采用湿法刻蚀去除所述带线图案。
可选的，所述在所述带线图案的宽度方向的两侧侧壁上分别形成第一测量结构和第二测量结构包括：
在所述带线图案的宽度方向的两侧基底上分别形成第一辅助带线和第二辅助带线，所述第一辅助带线和第二辅助带线的表面与所述带线图案的表面齐平，且关于所述带线图案对称；
在所述基底上形成测量辅助层并进行平坦化，使其表面与所述带线图案的表面齐平；
去除所述第一辅助带线和第二辅助带线，形成所述第一测量结构和第二测量结构。
可选的，位于所述第一辅助带线与所述带线图案之间以及所述第二辅助带线与所述带线图案之间的测量辅助层的宽度等于预设宽度，所述线宽测量方法还包括：所述带线图案的宽度等于所述第一测量结构和第二测量结构的间距减去所述预设宽度。
可选的，所述第一辅助带线和第二辅助带线的材料与所述带线图案的材料相同，所述测量辅助层的材料与所述带线图案的材料不同，采用湿法刻蚀去除所述第一辅助带线、第二辅助带线和带线图案。
与现有技术相比，本发明的技术方案有如下优点：
本技术方案在带线图案的宽度方向的两侧侧壁上分别形成第一测量结构和第二测量结构，之后去除所述带线图案，通过测量所述第一测量结构和第二测量结构之间的间距去除设定误差来确定所述带线图案的宽度，从而将宽度的测量过程转化为间距的测量过程，利于降低测量过程中引入的不确定性，减小测量误差。
附图说明
图1是现有技术的一种线宽测量方法的剖面图以及形貌测量图；
图2是本发明线宽测量方法实施方式的流程示意图；
图3至图5是本发明线宽测量方法第一实施例的各中间结构的剖面图；
图6是本发明线宽测量方法第一实施例的最终结构的剖面图以及测量图；
图7至图8是本发明线宽测量方法第二实施例的各中间结构的剖面图；
图9是本发明线宽测量方法第二实施例的最终结构的剖面图以及测量图；
图10至图12是本发明线宽测量方法第三实施例的各中间结构的剖面图；
图13是本发明线宽测量方法第三实施例的最终结构的剖面图以及测量图。
具体实施方式
现有技术的线宽测量方法中，通常将扫描电子显微镜下信号低点至高点的50％处作为带线图案的边界，从而在测量过程中引入了不确定性，增大了测量误差。
发明人经过研究发现，将宽度的测量转换为间距的测量能够降低不确定性，减小误差。仍然参考图1，在测量带线图案11和带线图案12的间距时，同样使用扫描电子显微镜扫描基底10以及带线图案11和带线图案12的形貌，之后确定测量基准点，例如分别以带线图案11的中心线L0和带线图案12的中心线L3作为测量基准点，则中心线L0和中心线L3之间的距离就是所述带线图案11和带线图案12的间距。由于中心线L0和中心线L3的位置较容易确定，其中引入的不确定性较小，使得测量结果的误差较小。同理，也可以分别选择一侧边界线的估算位置L1和L4作为测量基准点，或者另一侧边界线的估算位置L2和L5作为测量基准点来计算二者的间距，由于所述估算位置L1和L4、L2和L5都是以信号低点至高点的50％来确定的，因此，二者的不确定性相互抵消而降低，使得测量结果的误差较小。
本技术方案在带线图案的宽度方向的两侧侧壁上分别形成第一测量结构和第二测量结构，之后去除所述带线图案，通过测量所述第一测量结构和第二测量结构之间的间距并去除设定误差后确定所述带线图案的宽度，从而将宽度的测量过程转化为第一测量结构和第二测量结构之间的间距测量过程，利于降低测量过程中引入的不确定性，减小测量误差。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施方式的限制。
图2示出了本发明实施方式的线宽测量方法的流程示意图，如图2所示，包括：
步骤S21，提供基底，所述基底的表面上形成有凸起的带线图案，所述带线图案具有宽度；
步骤S22，在所述带线图案的宽度方向的两侧侧壁上分别形成第一测量结构和第二测量结构；
步骤S23，去除所述带线图案；
步骤S24，测量所述第一测量结构和第二测量结构的间距，所述间距去除设定误差后为所述带线图案的宽度。
下面结合各个实施例对本发明的实施方式进行详细说明。
第一实施例
参考图3，提供基底20，所述基底20的表面上形成有凸起的带线图案21，所述带线图案21具有宽度。所述基底20可以为半导体材料，如单晶硅、锗、锗硅或III-V族化合物中的一种，还可以是绝缘体上硅(SOI，Silicon OnInsulator)结构或硅上外延层结构，其中可以形成有半导体器件以及互连结构等。所述带线图案21可以为MOS晶体管形成工艺中的多晶硅材料的栅电极，或者存储器中铝材料的字线、位线等。在本实施例中，所述带线图案21为栅电极，其材料为多晶硅。
参考图4，形成测量辅助层22，覆盖所述基底20和带线图案21。所述测量辅助层22的材料与带线图案21的材料不同，可以为氮化硅、氧化硅、光刻胶等，本实施例中所述测量辅助层22的材料为氧化硅，其形成方法为化学气相沉积(CVD)。
参考图5，对所述测量辅助层进行回刻(etch back)，分别在所述带线图案21的两侧侧壁上形成第一测量结构22a和第二测量结构22b。所述回刻过程为各向异性(anisotropic)的刻蚀过程，与MOS晶体管中侧墙(spacer)的形成过程类似的，所述带线结构21侧壁上的部分测量辅助层并不会被刻蚀去除。需要说明的是，在经过所述回刻工艺之后，带线图案21四周的侧壁上都保留有测量辅助层，所述第一测量结构22a和第二测量结构22b指的是沿带线图案21的宽度方向的两侧侧壁上残留的测量辅助层。
参考图6，去除所述带线图案，测量所述第一测量结构22a和第二测量结构22b之间的间距，所述间距去除设定误差后为所述带线图案的宽度。本实施例中采用湿法刻蚀去除所述带线图案，反应溶液为四甲基氢氧化铵(TMAH)，将多晶硅材料的带线图案选择性去除。之后，使用扫描电子显微镜对所述基底20、第一测量结构22a和第二测量结构22b的形貌进行扫描，使用所述第一测量结构22a和第二测量结构22b中心线L1、L2作为测量基准点，确定中心线L1和L2之间的间距D，即第一测量结构22a和第二测量结构22b之间的间距D，如果将所述设定误差设定为零，则待测的带线图案的宽度即为所述间距D。当然，也可以使用所述第一测量结构22a和第二测量结构22b的左侧边界线或者右侧边界线作为基准点来测量二者的间距，但是中心线的位置较容易确定，有利于减小测量误差。由于将带线图案的宽度测量转化为了第一测量结构22a和第二测量结构22b之间的间距测量，从而降低了测量过程中引入的不确定性，减小了误差。
作为一个优选的实施例，所述设定误差的确定过程包括：在形成所述测量辅助层之前，首先使用透射电子显微镜或其他仪器或方法来测量所述带线图案的宽度，对应于图6中的宽度L，由于观测的原理与扫描电子显微镜不同，透射电子显微镜获得的宽度L的精确度较高，逼近带线图案的真实宽度；之后，使用电子扫描显微镜测量所述第一测量结构22a和第二测量结构22b之间的间距D，所述间距D减去所述宽度L，得到设定误差(d1+d2)。一般的，所述设定误差(d1+d2)的大小与所述第一测量结构22a和第二测量结构22b在所述带线图案的宽度方向的厚度相当。当然，在确定设定误差的过程中也可以多次用透射电子显微镜进行测量，并求出测量结果的平均值。
所述设定误差(d1+d2)的确定过程仅需要进行一次，如在首次使用上述方法进行线宽测量时确定，在此后对其他带线图案的宽度进行测量时，将所述第一测量结构22a和第二测量结构22b之间的间距D减去设定误差(d1+d2)之后，即可获得带线图案的宽度L，由于扣除了第一测量结构22a和第二测量结构22b造成的设定误差(d1+d2)，使得得到的宽度L的误差进一步减小，精确度进一步提高。另外，所述设定误差(d1+d2)的确定过程也可以在多次测量过程中的任一次中进行，之后再将各次测量中所得的第一测量结构22a和第二测量结构22b之间的间距减去已经确定的设定误差(d1+d2)，得到所述带线图案的宽度。由于所述设定误差(d1+d2)的确定过程仅需要进行一次，因而其中涉及的透射电子显微镜样品制备过程也仅需要进行一次，对于多次的测量过程而言，影响并不大。
第二实施例
参考图7，提供基底30，所述基底30的表面上形成有凸起的带线图案31，所述带线图案31具有宽度。所述基底30可以为半导体材料，如单晶硅、锗、锗硅或III-V族化合物中的一种，还可以是绝缘体上硅结构或硅上外延层结构，其中可以形成有半导体器件以及互连结构等。所述带线图案31可以为MOS晶体管形成工艺中的多晶硅材料的栅电极，或者存储器中铝材料的字线、位线等。在本实施例中，所述带线图案31为栅电极，其材料为多晶硅。
参考图8，形成测量辅助层(图中未示出)，覆盖所述基底30和带线图案31，之后对所述测量辅助层进行平坦化，使其表面与所述带线图案31的表面齐平，从而在所述带线图案31的宽度方向的两侧侧壁上形成第一测量结构32a和第二测量结构32b。其中，所述测量辅助层的材料与所述带线图案31的材料不同，可以为氮化硅、氧化硅、光刻胶等，本实施例中具体为氧化硅，其形成方法为化学气相沉积。所述平坦化的方法为化学机械抛光(CMP)。
参考图9，去除所述带线图案，测量所述第一测量结构32a和第二测量结构32b之间的间距，所述间距去除设定误差后为所述带线图案的宽度。本实施例中采用湿法刻蚀去除所述带线图案，反应溶液为四甲基氢氧化铵，将多晶硅材料的带线图案选择性去除。之后，使用扫描电子显微镜对所述基底30、第一测量结构32a和第二测量结构32b的形貌进行扫描，使用所述第一测量结构32a和第二测量结构32b的中心线L1、L2作为测量基准点，确定中心线L1和L2之间的间距D，即第一测量结构32a和第二测量结构32b之间的间距D，如果将所述设定误差设定为零，则所述待测的带线图案的宽度即为所述间距D。当然，也可以使用所述第一测量结构32a和第二测量结构32b的左侧边界线或者右侧边界线作为基准点来测量二者的间距，但是中心线的位置较容易确定，有利于减小测量误差。由于将带线图案的宽度测量转化为了第一测量结构32a和第二测量结构32b之间的间距测量，从而降低了测量过程中引入的不确定性，减小了误差。
作为一个优选的实施例，与第一实施例类似的，所述设定误差的确定过程包括：在形成所述测量辅助层之前，首先使用透射电子显微镜或其他仪器或方法测量所述带线图案的宽度，对应于图9中的宽度L，由于观测的原理与扫描电子显微镜不同，透射电子显微镜获得的宽度L的精确度较高，逼近带线图案的真实宽度；之后，使用电子扫描显微镜测量所述第一测量结构32a和第二测量结构32b之间的间距D，所述间距D减去所述宽度L，得到设定误差(d1+d2)。一般的，d1的大小与所述第一测量结构32a在所述带线图案的宽度方向的宽度的1/2相当，d2的大小与所述第二测量结构32b在所述带线图案的宽度方向的宽度的1/2相当。由于扣除了第一测量结构32a和第二测量结构32b引入的设定误差的影响，从而进一步降低了测量结果的误差，提高了精确度。
与第一实施例类似的，所述系统误差(d1+d2)的确定过程也仅需要进行一次，可以是在多次测量中的任意一次中进行，因而对多次测量而言，影响并不大。
第三实施例
参考图10，提供基底40，所述基底40的表面上形成有凸起的带线图案41，所述带线图案41具有宽度。所述基底40可以为半导体材料，如单晶硅、锗、锗硅或III-V族化合物中的一种，还可以是绝缘体上硅结构或硅上外延层结构，其中可以形成有半导体器件以及互连结构等。所述带线图案41可以为MOS晶体管形成工艺中的多晶硅材料的栅电极，或者存储器中铝材料的字线、位线等。在本实施例中，所述带线图案41为栅电极，其材料为多晶硅。
参考图11，在所述带线图案41的宽度方向的两侧基底40上分别形成第一辅助带线42a和第二辅助带线42b，所述第一辅助带线42a和第二辅助带线42b的表面与所述带线图案41的表面齐平，且关于所述带线图案41对称。在本实施例中，优选地，所述第一辅助带线42a和第二辅助带线42b的材料与所述带线图案41的材料相同，本实施例中都为多晶硅。
参考图12，在所述基底40上形成测量辅助层43并进行平坦化，使其表面与所述带线图案41以及第一辅助带线42a和第二辅助带线42b的表面齐平。所述测量辅助层43的材料与所述带线图案41的材料不同，可以为氮化硅、氧化硅、光刻胶等，本实施例中具体为氧化硅，其形成方法为化学气相沉积。所述平坦化的方法为化学机械抛光。所述带线图案41两侧的测量辅助层即构成了第一测量结构43a和第二测量结构43b。本实施例中，位于所述第一辅助带线42a与所述带线图案41之间以及位于所述第二辅助带线42b与所述带线图案41之间的测量辅助层的宽度等于预设宽度d，也即所述第一测量结构43a和第二测量结构43b的宽度等于所述预设宽度d。所述预设距离d在具体测量过程中为一确定的值，通过在形成所述第一辅助带线42a和第二辅助带线42b时控制其形成工艺(沉积、光刻等)来实现，具体数值可以根据实际的工艺条件进行合理选择。
参考图13，去除所述带线图案、第一辅助带线和第二辅助带线，测量所述第一测量结构43a和第二测量结构43b之间的间距，所述间距去除设定误差后为所述带线图案的宽度。本实施例中采用湿法刻蚀去除所述带线图案、第一辅助带线和第二辅助带线，反应溶液为四甲基氢氧化铵。之后，使用扫描电子显微镜对所述基底40、第一测量结构43a和第二测量结构43b的形貌进行扫描，使用所述第一测量结构43a和第二测量结构43b的中心线L1、L2作为测量基准点，确定中心线L1和L2之间的间距D，即第一测量结构43a和第二测量结构43b之间的间距D，如果将所述设定误差设定为零，则所述待测的带线图案的宽度即为所述间距D。当然，也可以使用所述第一测量结构43a和第二测量结构43b的左侧边界线或者右侧边界线作为基准点来测量二者的间距，但是中心线的位置较容易确定，有利于减小测量误差。由于将带线图案的宽度测量转化为了第一测量结构43a和第二测量结构43b之间的间距测量，从而降低了测量过程中引入的不确定性，减小了误差。
作为一个优选的实施例，还对所述带线图案的宽度进行进一步的运算处理。由上述步骤可以推知，所述第一测量结构43a和第二测量结构43b在所述带线图案的宽度方向的厚度等于所述预设宽度d，因此，可以推知所述设定误差等于所述预设宽度d，将所述第一测量结构43a和第二测量结构43b之间的间距D减去所述预设宽度d，得到所述带线图案的宽度L。由于扣除了第一测量结构43a和第二测量结构43b本身的厚度的影响，因而处理后得到的宽度L的误差进一步减小，精度进一步提高。由于本实施例中不需要通过透射电子显微镜来确定系统误差，因此进一步缩短了测量的时间消耗，提高了效率。
综上，本技术方案中在带线图案的宽度方向的两侧侧壁上分别形成第一测量结构和第二测量结构，之后去除所述带线图案，通过测量所述第一测量结构和第二测量结构之间的间距并去除设定误差来确定所述带线图案的宽度，从而将宽度的测量过程转化为间距的测量过程，利于降低测量过程中引入的不确定性，减小测量误差。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (10)

1.一种线宽测量方法，其特征在于，包括：
提供基底，所述基底的表面上形成有凸起的带线图案，所述带线图案具有宽度；
在所述带线图案的宽度方向的两侧侧壁上分别形成第一测量结构和第二测量结构；
去除所述带线图案；
测量所述第一测量结构和第二测量结构的间距，所述间距去除设定误差后为所述带线图案的宽度。
2.根据权利要求1所述的线宽测量方法，其特征在于，使用扫描电子显微镜测量所述第一测量结构和第二测量结构的间距。
3.根据权利要求1所述的线宽测量方法，其特征在于，所述在所述带线图案的宽度方向的两侧侧壁上分别形成第一测量结构和第二测量结构包括：
形成测量辅助层，覆盖所述基底和带线图案；
对所述测量辅助层进行回刻，形成所述第一测量结构和第二测量结构。
4.根据权利要求1所述的线宽测量方法，其特征在于，所述在所述带线图案的宽度方向的两侧侧壁上分别形成第一测量结构和第二测量结构包括：
形成测量辅助层，覆盖所述基底和带线图案；
对所述测量辅助层进行平坦化，使其表面与所述带线图案的表面齐平，形成所述第一测量结构和第二测量结构。
5.根据权利要求1至4中任一项所述的线宽测量方法，其特征在于，所述设定误差为零。
6.根据权利要求1至4中任一项所述的线宽测量方法，其特征在于，所述设定误差通过如下方法确定：使用透射电子显微镜测量所述带线图案的宽度；使用扫描电子显微镜测量所述第一测量结构和第二测量结构的间距；所述系统误差等于所述第一测量结构和第二测量结构的间距减去所述透射电子显微镜测量所得的带线图案的宽度。
7.根据权利要求1所述的线宽测量方法，其特征在于，所述第一测量结构和第二测量结构的材料与所述带线图案的材料不同，采用湿法刻蚀去除所述带线图案。
8.根据权利要求1所述的线宽测量方法，其特征在于，所述在所述带线图案的宽度方向的两侧侧壁上分别形成第一测量结构和第二测量结构包括：
在所述带线图案的宽度方向的两侧基底上分别形成第一辅助带线和第二辅助带线，所述第一辅助带线和第二辅助带线的表面与所述带线图案的表面齐平，且关于所述带线图案对称；
在所述基底上形成测量辅助层并进行平坦化，使其表面与所述带线图案的表面齐平；
去除所述第一辅助带线和第二辅助带线，形成所述第一测量结构和第二测量结构。
9.根据权利要求8所述的线宽测量方法，其特征在于，位于所述第一辅助带线与所述带线图案之间以及所述第二辅助带线与所述带线图案之间的测量辅助层的宽度等于预设宽度，所述线宽测量方法还包括：所述带线图案的宽度等于所述第一测量结构和第二测量结构的间距减去所述预设宽度。
10.根据权利要求8所述的线宽测量方法，其特征在于，所述测量辅助层的材料与所述带线图案的材料不同，采用湿法刻蚀去除所述第一辅助带线、第二辅助带线和带线图案。
CN201010500353.XA 2010-09-29 2010-09-29 线宽测量方法 Active CN102437067B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201010500353.XA CN102437067B (zh) 2010-09-29 2010-09-29 线宽测量方法
US13/381,074 US8415621B2 (en) 2010-09-29 2011-07-22 Method for line width measurement
PCT/CN2011/077477 WO2012041114A1 (zh) 2010-09-29 2011-07-22 线宽测量方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010500353.XA CN102437067B (zh) 2010-09-29 2010-09-29 线宽测量方法

Publications (2)

Publication Number Publication Date
CN102437067A true CN102437067A (zh) 2012-05-02
CN102437067B CN102437067B (zh) 2014-07-23

Family

ID=45891891

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010500353.XA Active CN102437067B (zh) 2010-09-29 2010-09-29 线宽测量方法

Country Status (3)

Country Link
US (1) US8415621B2 (zh)
CN (1) CN102437067B (zh)
WO (1) WO2012041114A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103456654A (zh) * 2012-05-30 2013-12-18 中芯国际集成电路制造(上海)有限公司 测量方法
CN109029309A (zh) * 2018-05-09 2018-12-18 深圳市华星光电半导体显示技术有限公司 一种对线宽量测机进行校准的方法
CN109425315A (zh) * 2017-08-31 2019-03-05 长鑫存储技术有限公司 半导体结构的测试载具及测试方法
WO2022205726A1 (zh) * 2021-03-29 2022-10-06 长鑫存储技术有限公司 对准误差的测试方法、调整方法、测试系统和存储介质
US11935797B2 (en) 2021-03-29 2024-03-19 Changxin Memory Technologies, Inc. Test method, adjustment method, test system, and storage medium for alignment error

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6225639B1 (en) * 1999-08-27 2001-05-01 Agere Systems Guardian Corp. Method of monitoring a patterned transfer process using line width metrology
US6358860B1 (en) * 1999-10-07 2002-03-19 Vlsi Standards, Inc. Line width calibration standard manufacturing and certifying method
CN1837997A (zh) * 2005-03-07 2006-09-27 台湾积体电路制造股份有限公司 蚀刻作业管理系统及方法及使用此方法所制作的电子装置
CN101211803A (zh) * 2006-12-25 2008-07-02 中芯国际集成电路制造(上海)有限公司 沟槽轮廓参数检测方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6326618B1 (en) * 1999-07-02 2001-12-04 Agere Systems Guardian Corp. Method of analyzing semiconductor surface with patterned feature using line width metrology
JP4220358B2 (ja) * 2003-11-27 2009-02-04 株式会社日立ハイテクノロジーズ 半導体パターン計測方法
US8072601B2 (en) * 2007-02-28 2011-12-06 Kabushiki Kaisha Toshiba Pattern monitor mark and monitoring method suitable for micropattern
CN101290475B (zh) * 2007-04-20 2011-09-07 中芯国际集成电路制造(上海)有限公司 用于改善特征线宽均匀性的方法
CN101290457A (zh) 2008-06-03 2008-10-22 电子科技大学 全光模数转换器2amsx并行量化编码方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6225639B1 (en) * 1999-08-27 2001-05-01 Agere Systems Guardian Corp. Method of monitoring a patterned transfer process using line width metrology
US6358860B1 (en) * 1999-10-07 2002-03-19 Vlsi Standards, Inc. Line width calibration standard manufacturing and certifying method
CN1837997A (zh) * 2005-03-07 2006-09-27 台湾积体电路制造股份有限公司 蚀刻作业管理系统及方法及使用此方法所制作的电子装置
CN101211803A (zh) * 2006-12-25 2008-07-02 中芯国际集成电路制造(上海)有限公司 沟槽轮廓参数检测方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103456654A (zh) * 2012-05-30 2013-12-18 中芯国际集成电路制造(上海)有限公司 测量方法
CN103456654B (zh) * 2012-05-30 2016-01-06 中芯国际集成电路制造(上海)有限公司 测量方法
CN109425315A (zh) * 2017-08-31 2019-03-05 长鑫存储技术有限公司 半导体结构的测试载具及测试方法
CN109425315B (zh) * 2017-08-31 2021-01-15 长鑫存储技术有限公司 半导体结构的测试载具及测试方法
CN109029309A (zh) * 2018-05-09 2018-12-18 深圳市华星光电半导体显示技术有限公司 一种对线宽量测机进行校准的方法
WO2022205726A1 (zh) * 2021-03-29 2022-10-06 长鑫存储技术有限公司 对准误差的测试方法、调整方法、测试系统和存储介质
US11935797B2 (en) 2021-03-29 2024-03-19 Changxin Memory Technologies, Inc. Test method, adjustment method, test system, and storage medium for alignment error

Also Published As

Publication number Publication date
WO2012041114A1 (zh) 2012-04-05
US8415621B2 (en) 2013-04-09
US20120193531A1 (en) 2012-08-02
CN102437067B (zh) 2014-07-23

Similar Documents

Publication Publication Date Title
US8461008B2 (en) Methods for fabricating FinFET integrated circuits in bulk semiconductor substrates
CN102437067B (zh) 线宽测量方法
CN103794490A (zh) 自对准双图形的形成方法
CN103794476B (zh) 自对准三重图形的形成方法
CN102254845B (zh) 接触插塞底部轮廓的检测方法
CN104718612A (zh) 用于形成在半导体衬底的鳍部件上的晶体管的隔离组件
US20090163000A1 (en) Method for fabricating vertical channel transistor in a semiconductor device
CN104900495A (zh) 自对准双重图形化方法及鳍式场效应晶体管的制作方法
CN103578930A (zh) 多重图形化的掩膜层的形成方法、半导体结构
CN104347517A (zh) 半导体结构的形成方法
CN101211803B (zh) 沟槽轮廓参数检测方法
CN104051248B (zh) 栅极的形成方法
US20230207632A1 (en) Vertical field effect transistor with crosslink fin arrangement
US7390745B2 (en) Pattern enhancement by crystallographic etching
CN103824802B (zh) 半导体结构的形成方法
CN102468215B (zh) 沟槽隔离结构及其形成方法
CN106409709B (zh) 检测基材中的缺陷的存在与位置的方法
US20200020764A1 (en) Narrow gap device with parallel releasing structure
US9293375B2 (en) Selectively grown self-aligned fins for deep isolation integration
US11114299B2 (en) Techniques for reducing tip to tip shorting and critical dimension variation during nanoscale patterning
CN103367145A (zh) 一种沟槽型vdmos器件及其制造方法
CN103515229A (zh) 鳍部和鳍式场效应管的形成方法
US10622266B2 (en) Methods of identifying space within integrated circuit structure as mandrel space or non-mandrel space
CN105439081B (zh) Mems器件的形成方法
CN104766817B (zh) 一种Fin-FET的沟槽隔离的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant