CN103367145A - 一种沟槽型vdmos器件及其制造方法 - Google Patents
一种沟槽型vdmos器件及其制造方法 Download PDFInfo
- Publication number
- CN103367145A CN103367145A CN2012100844434A CN201210084443A CN103367145A CN 103367145 A CN103367145 A CN 103367145A CN 2012100844434 A CN2012100844434 A CN 2012100844434A CN 201210084443 A CN201210084443 A CN 201210084443A CN 103367145 A CN103367145 A CN 103367145A
- Authority
- CN
- China
- Prior art keywords
- source region
- epitaxial layer
- body region
- side wall
- generating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 41
- 239000002184 metal Substances 0.000 claims abstract description 49
- 229910052751 metal Inorganic materials 0.000 claims abstract description 49
- 210000000746 body region Anatomy 0.000 claims abstract description 42
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 33
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 31
- 238000001259 photo etching Methods 0.000 claims abstract description 29
- 238000000034 method Methods 0.000 claims abstract description 26
- 238000005530 etching Methods 0.000 claims abstract description 25
- 238000002347 injection Methods 0.000 claims abstract description 19
- 239000007924 injection Substances 0.000 claims abstract description 19
- 239000010410 layer Substances 0.000 claims description 93
- 239000000463 material Substances 0.000 claims description 14
- 239000002344 surface layer Substances 0.000 claims description 7
- 238000002513 implantation Methods 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 12
- 230000001413 cellular effect Effects 0.000 abstract 1
- 229920005591 polysilicon Polymers 0.000 description 9
- 238000000206 photolithography Methods 0.000 description 8
- 125000006850 spacer group Chemical group 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种沟槽型VDMOS器件的制造方法，包括：制造顶端高于外延层平面的栅极结构；通过在外延层注入的方式生成体区及初始源区；利用多晶硅高出的侧壁，生成侧墙；对器件表面进行刻蚀，生成源区；侧墙的高度使得在获取源区的刻蚀过程中，该侧墙覆盖的初始源区部分不被刻蚀；在器件表面生长金属层；控制金属层与源极、金属层与体区、金属层与多晶硅的接触表面生成硅化物；去除该金属层中没有反应的金属。本发明还提供一种沟槽型VDMOS器件。由于在制作源区时不需要进行光刻，也不需要制作接触孔，因此，减少了光刻层数。光刻分辨率、套准精度等因素对期间工艺流程的影响与限制减小，且元胞密度可以提高，降低了制造成本。
Description
技术领域
本发明涉及本导体芯片制造工艺技术领域，尤其涉及一种沟槽型VDMOS(垂直双扩散金属氧化物半导体晶体管)器件及其制造方法。
背景技术
VDMOS(垂直双扩散金属氧化物半导体晶体管)器件制造过程中进行光刻的层数，及VDMOS器件的元胞密度都对VDMOS器件的制造成本有很大影响。
现有的Trench(沟槽型)VDMOS器件的制造工艺流程中，有如下四层结构的制造需要进行光刻：
(一)制作Trench(沟槽)时，需要进行光刻；
(二)制作源区时，需要进行光刻；
(三)制作Metal(金属)与源区的Cont(接触孔)时，需要进行光刻；
(四)制作金属层时，需要进行光刻。
在制作源区和接触孔时，均需要在沟槽之间制作出相应的光刻图形。由于光刻图形本身有一定的套准精度偏差，且光刻图形本身具有一定的尺寸，另外，接触孔需要位于两个沟槽之间的中间位置，接触孔过偏会造成栅极和源极短路。所以沟槽之间的间距不能太近，也就是说器件Cell(元胞)的尺寸不能太小。
可见，现有的VDMOS制作工艺至少需要进行四层光刻，且器件的元胞密度较低，导致VDMOS的制造成本较高。
发明内容
本发明的目的是提供一种沟槽型VDMOS器件及其制造方法，以解决VDMOS制造工艺所需光刻层次多，器件元胞密度较低的问题。
本发明的目的是通过以下技术方案实现的：
一种沟槽型VDMOS器件的制造方法，包括：
在外延层上生成氧化层；
在所述氧化层的表面进行光刻，生成沟槽光刻图形；
利用所述沟槽光刻图形，刻蚀沟槽；
在所述沟槽内生成栅极结构；
去除所述氧化层，使得所述栅极结构的顶端高于所述外延层平面；
通过在所述外延层普注的方式生成体区；
通过在所述体区表层上普注的方式，生成初始源区；
利用所述栅极结构高出的侧壁，生成侧墙；
对生成侧墙后得到的器件的表面进行刻蚀，形成源区，对所述初始源区刻蚀的深度不小于所述初始源区的厚度；对所述侧墙刻蚀的深度小于所述侧墙的厚度；
在形成源区后得到的器件的表面进行自对准硅化物的制作；
制作连接所述栅极结构上覆盖的自对准硅化物的栅极金属连接线。
一种沟槽型VDMOS器件，包括：外延层，制作在所述外延层的体区，制作在所述外延层、位于所述体区表层上的源区，制作在所述外延层的沟槽，制作在所述沟槽内的栅极结构，所述栅极结构的顶端高于所述外延层平面，所述沟槽型VDMOS器件还包括：
覆盖在所述栅极结构上的硅化物；
附在所述栅极结构高出所述外延层平面部分的侧壁的侧墙，所述源区在所述侧墙的覆盖下；
用于短接所述源区和所述体区的硅化物，所述硅化物采用自对准工艺制作；
连接所述覆盖在所述栅极结构上的硅化物的栅极金属连接线。
本发明提供的VDMOS制作方法，由于在制作源区时不需要进行光刻，也不需要制作接触孔，因此，减少了光刻层数。光刻分辨率、套准精度等因素对期间工艺流程的影响与限制减小，且元胞密度可以提高，降低了制造成本。
附图说明
图1为本发明第一个实施例提供的方法流程图；
图2为本发明实施例提供的生成侧墙的方法流程图；
图3为本发明实施例提供的自对准硅化物制作的方法流程图；
图4为本发明实施例提供的VDMOS制造过程中的第一个器件剖面结构示意图；
图5为本发明实施例提供的VDMOS制造过程中的第二个器件剖面结构示意图；
图6为本发明实施例提供的VDMOS制造过程中的第三个器件剖面结构示意图；
图7为本发明实施例提供的VDMOS制造过程中的第四个器件剖面结构示意图；
图8为本发明实施例提供的VDMOS制造过程中的第五个器件剖面结构示意图；
图9为本发明实施例提供的VDMOS制造过程中的第六个器件剖面结构示意图；
图10为本发明实施例提供的VDMOS制造过程中的第七个器件剖面结构示意图；
图11为本发明实施例提供的VDMOS制造过程中的第八个器件剖面结构示意图；
图12为本发明实施例提供的VDMOS制造过程中的第九个器件剖面结构示意图；
图13为本发明实施例提供的VDMOS制造过程中的第十个器件剖面结构示意图；
图14为本发明实施例提供的沟槽型VDMOS器件的结构示意图。
具体实施方式
本发明实施例提供了一种沟槽型VDMOS器件的制造方法，其优选的实现方式如图1，主要包括如下操作：
S101、在外延层上生成氧化层10。
其中，上述的外延层(例如N型外延层)制作在衬底(例如N型衬底)上，在外延层上生成氧化层10的目的是使得在后续步骤中生长的栅极结构的多晶硅顶端高于外延层的平面，该氧化层10的厚度应满足后续处理过程中，栅极结构的多晶硅顶端高出外延层平面的高度需求。
S102、在上述的氧化层10的表面进行光刻，生成沟槽光刻图形。
S103、利用上述的沟槽光刻图形，对氧化层10和外延层进行刻蚀得到沟槽11。
步骤S103完成之后的器件结构如图4所示。
S104、在上述的沟槽11内生成栅极结构。
其中，栅极结构由栅极氧化层12和多晶硅(栅极材料)构成，步骤S104的具体实现方式可以是：在上述的沟槽11内壁生长栅极氧化层12，然后在上述的沟槽11中生长多晶硅并进行多晶硅的回蚀。
生长栅极氧化层12后的器件结构如图5所示，进行了多晶硅生长、回蚀后的器件结构如图6所示。
S105、去除上述的氧化层10，使得上述栅极结构的顶端高于上述外延层平面。
其中，具体的，由于S101中生成的氧化层10与栅极氧化层12材料相同，因此，在去除S101中生成的氧化层10的同时，也会将高出外延层平面的栅极氧化层12去除。那么，栅极结构的顶端高出上述外延层平面实际上是指：栅极结构的多晶硅顶端高出上述外延层平面。栅极结构高出外延层平面的高度视所需侧墙15的高度、源区结深不同而不同，后续源区结深越大，刻穿源区结深时间越长，所需侧墙15的高度就越大，栅极结构顶端高出外延层表面的高度也就越高。步骤S105完成之后的器件结构如图7所示。
S106、通过在上述的外延层普注的方式生成体区。
以P型体区为例，可以通过在外延层注入P型离子生长体区(P Body)。
S107、通过在上述体区表层上普注的方式，生成初始源区13。
具体可以通过在体区表层上注入N型离子生长初始源区13。
步骤S106和S107完成后的器件结构如图8所示，其中，普注的方式是指在整个器件表面进行注入的一种实现方式。本发明实施例中，采用普注的方式生成体区和初始源区13，从而不需要进行光刻。
S108、利用上述栅极结构高出的侧壁，生成侧墙15。
步骤S108中，侧墙15的生成方法可以参考现有的实现方式。例如，可以通过在器件表面完全生长介质层14、进而通过刻蚀介质层14生成侧墙15，等等。本发明提供一种优选的生成侧墙15的实现方式，如图2所示，包括：
S108a、在步骤S107完成后的器件的表面生长介质层14，作为举例而非限定，可以采用低压化学气项淀积(LPCVD)的方式生长介质层14，该介质层14的材料为氮化硅(Si3N4)、氧化硅(SiO2)等等材料，介质层14的材料也就是上述的侧墙15的材料。
步骤S108a完成后的器件结构如图9所示。
S108b、对介质层14进行刻蚀，形成侧墙15(SPACER)。
步骤S108b完成后的器件结构如图10所示。
S109、对步骤108完成后得到的器件表面进行刻蚀，形成源区。
步骤S109完成后得到的器件结构如图11所示。
其中，对步骤108完成后得到的器件表面进行刻蚀，对初始源区13刻蚀的深度不小于上述的初始源区13的厚度，对侧墙15刻蚀的深度小于上述侧墙15的厚度。也就是说，侧墙15的高度的选择，应该满足如下条件：在获取源区的刻蚀过程中，该侧墙15不会被全部刻蚀掉，从而保证其覆盖的初始源区部分不被刻蚀。
为了进一步减少刻蚀时间，优选的，该侧墙15的材料对该初始源区13的材料的刻蚀选择比大于1∶1，且该侧墙15材料对该栅极结构的材料的刻蚀选择比大于1∶1。
S110、在步骤S109完成后得到的器件表面进行自对准硅化物的制作。
其中，可以参考现有的实现方式实现步骤S110，本发明提供一种优选的实现方式，如图3所示，包括：
S110a、在步骤S109完成后得到的器件表面生长金属层16；
步骤S110完成后得到的器件结构如图12所示。
其中，步骤S110中金属层16的材料为钛(Ti)、钴(Co)等等能与硅形成良好硅化物的金属。
S110b、控制上述的金属层16与上述的源极、上述的金属层16与上述的体区、上述的金属层16与上述的多晶硅的接触表面生成硅化物。
具体可以通过热处理的方式，使得金属与源极、体区、多晶硅的接触表面的硅，形成良好的硅化物。这些硅化物可以将源区与体区进行短接，并实现源区之间的导通。
S110c、去除上述的金属层16中没有反应的金属。
步骤S110完成后的器件结构如图13所示。
其中，具体可以采用湿法腐蚀来去除没有反应的金属。
S111、制作连接上述栅极结构上覆盖的自对准硅化物的栅极金属连接线。
栅极结构上覆盖的自对准硅化物是指，上述金属层16与多晶硅的接触表面生成的硅化物18。
通过上述处理过程可以实现VDMOS器件的制作。由于在制作源区时不需要进行光刻。通过自对准工艺生成硅化物，通过硅化物实现源区与体区之间的短接，不需要制作接触孔，也就不需要进行接触孔的光刻。通过硅化物还实现了源区之间的导通，因此当不需要长距离走线时，也不需要通过光刻制作金属连接线，进而不需要通过光刻制作断开源极覆盖金属与栅极覆盖金属的孔。可见，通过本发明提供的方法，减少了光刻层数。光刻分辨率、套准精度等因素对器件工艺流程的影响与限制减小，使得元胞密度可以提高，降低了制造成本。
当器件尺寸较大，源极需要长距离走线时，还需要制作金属走线实现源极接触电极。可以通过下述本发明实施例提供的优选的实现方式实现金属走线。
在上述S111制作栅极金属连接线的步骤中，进一步包括制作源极金属连接线19的操作。具体的，通过一次光刻，同时制作连接上述栅极结构上覆盖的自对准硅化物的栅极金属连接线，以及连接用于短接上述源区和上述体区的自对准硅化物17的源极金属连接线19。在确定了金属走线的光刻图形后，具体的金属连接线制作工艺可通过现有的技术手段实现，这里不再赘述。
其中，具体可以采用铝(Al)、硅(Si)、铜(Cu)等材料制作金属走线。
现有技术中，在制作金属连接线时，为了将源极覆盖的金属与栅极覆盖的金属断开，需要通过光刻孔实现，而光刻孔也会由于光刻分辨率、套准精度等因素，要求相邻沟槽之间的间距不能过小，导致元胞密度较低。而本发明提供的VDMOS制造工艺，通过自对准工艺生成导通源区的硅化物，以及覆盖在栅极结构上的硅化物，通过简单结构的金属走线，就可以分别实现栅极金属连接线及源极金属连接线19，避免了通过光刻孔断开源极覆盖金属和栅极覆盖金属，进一步提高了器件的元胞密度。
应当指出的是，图1所示的仅为一种优选的VDMOS器件制作流程。本发明的关键在于，利用侧墙15覆盖刻蚀得到源区，进而通过自对准工艺生成硅化物。因此，上述的S106和S107在整个制作流程中的工序只要满足在生成侧墙15之前完成即可。相应的，S106具体可以是：
在生成氧化层10之前，通过在上述的外延层普注的方式生成体区；
或者，
在生成氧化层10之后、生成沟槽光刻图形之前，通过在上述的外延层普注的方式生成体区；
或者，
在生成栅极结构之后，去除氧化层10之前，通过在上述的外延层普注的方式生成体区；
或者，在去除氧化层10之后，生成侧墙15之前，通过在上述的外延层普注的方式生成体区。
S107具体可以是：
在生成上述的体区之后、生成侧墙15之前的任意两道工序之间，通过在上述的体区表面上普注的方式，生成初始源区13。
本发明还提供一种沟槽型VDMOS器件，其优选的结构如图13所示，包括：外延层，制作在该外延层的体区，制作在该外延层、位于体区表层上的源区，制作在该外延层的沟槽11，制作在该沟槽11内的栅极结构。其中，上述的栅极结构的顶端高于该外延层平面，沟槽型VDMOS器件还包括：覆盖在栅极结构上的硅化物；附在该栅极结构高出所述外延层平面部分的侧壁的侧墙15，该源区在该侧墙15的覆盖下；用于短接源区和体区的硅化物，该硅化物采用自对准工艺制作；以及，连接覆盖在所述栅极结构上的硅化物的栅极金属连接线(图中未示出)。
当器件尺寸较大时，如图14所示，还可以包括连接用于短接源区和体区的硅化物的源极金属连接线。通过该源极金属连接线，将源极信号汇集引出。
本发明实施例提供的沟槽型VDMOS器件可以但不仅限于采用上述制造工艺制作。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (7)
1.一种沟槽型VDMOS器件的制造方法，其特征在于，包括：
在外延层上生成氧化层；
在所述氧化层的表面进行光刻，生成沟槽光刻图形；
利用所述沟槽光刻图形，刻蚀沟槽；
在所述沟槽内生成栅极结构；
去除所述氧化层，使得所述栅极结构的顶端高于所述外延层平面；
通过在所述外延层普注的方式生成体区；
通过在所述体区表层上普注的方式，生成初始源区；
利用所述栅极结构高出的侧壁，生成侧墙；
对生成侧墙后得到的器件的表面进行刻蚀，形成源区，对所述初始源区刻蚀的深度不小于所述初始源区的厚度；对所述侧墙刻蚀的深度小于所述侧墙的厚度；
在形成源区后得到的器件的表面进行自对准硅化物的制作；
制作连接所述栅极结构上覆盖的自对准硅化物的栅极金属连接线。
2.根据权利要求1所述的方法，其特征在于，制作连接所述栅极结构上覆盖的自对准硅化物的栅极金属连接线，进一步包括：
制作连接用于短接所述源区和所述体区的自对准硅化物的源极金属连接线。
3.根据权利要求1或2所述的方法，其特征在于，所述侧墙的材料对所述初始源区的材料的刻蚀选择比大于1∶1，且所述侧墙材料对所述栅极结构的材料的刻蚀选择比大于1∶1。
4.根据权利要求1所述的方法，其特征在于，通过在所述外延层普注的方式生成体区，包括：
在生成氧化层之前，通过在所述外延层普注的方式生成体区；
或者，
在生成氧化层之后、生成沟槽光刻图形之前，通过在所述外延层普注的方式生成体区；
或者，
在生成栅极结构之后，去除氧化层之前，通过在所述外延层普注的方式生成体区；
或者，
在去除氧化层之后，生成侧墙之前，通过在所述外延层普注的方式生成体区。
5.根据权利要求4所述的方法，其特征在于，通过在所述体区表层上普注的方式，生成初始源区，包括：
在生成所述体区之后、生成所述侧墙之前的任意两道工序之间，通过在所述体区表面上普注的方式，生成初始源区。
6.一种沟槽型VDMOS器件，包括：外延层，制作在所述外延层的体区，制作在所述外延层、位于所述体区表层上的源区，制作在所述外延层的沟槽，制作在所述沟槽内的栅极结构，其特征在于，所述栅极结构的顶端高于所述外延层平面，所述沟槽型VDMOS器件还包括：
覆盖在所述栅极结构上的硅化物；
附在所述栅极结构高出所述外延层平面部分的侧壁的侧墙，所述源区在所述侧墙的覆盖下；
用于短接所述源区和所述体区的硅化物，所述硅化物采用自对准工艺制作；
连接所述覆盖在所述栅极结构上的硅化物的栅极金属连接线。
7.根据权利要求6所述的沟槽型VDMOS器件，其特征在于，所述VDMOS器件还包括：
连接所述用于短接所述源区和所述体区的硅化物的源极金属连接线。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012100844434A CN103367145A (zh) | 2012-03-27 | 2012-03-27 | 一种沟槽型vdmos器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012100844434A CN103367145A (zh) | 2012-03-27 | 2012-03-27 | 一种沟槽型vdmos器件及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103367145A true CN103367145A (zh) | 2013-10-23 |
Family
ID=49368238
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2012100844434A Pending CN103367145A (zh) | 2012-03-27 | 2012-03-27 | 一种沟槽型vdmos器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103367145A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104465350A (zh) * | 2014-11-19 | 2015-03-25 | 上海华虹宏力半导体制造有限公司 | 沟槽多晶硅栅的制造方法 |
| CN104835839A (zh) * | 2014-02-12 | 2015-08-12 | 英飞凌科技股份有限公司 | 半导体器件,制造其的方法及发射极与杂质区电连接的igbt |
| CN114093768A (zh) * | 2022-01-20 | 2022-02-25 | 威海银创微电子技术有限公司 | Trench VDMOS中Gate的保护方法、装置、电子设备及介质 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5378655A (en) * | 1993-04-01 | 1995-01-03 | U.S. Philips Corporation | Method of manufacturing a semiconductor device comprising an insulated gate field effect device |
| US20060081918A1 (en) * | 2004-10-18 | 2006-04-20 | Hsu Hsiu-Wen | Trench power moset and method for fabricating the same |
| US20080246081A1 (en) * | 2007-04-03 | 2008-10-09 | Vishay-Siliconix | Self-Aligned Trench MOSFET and Method of Manufacture |
| CN101521229A (zh) * | 2008-03-02 | 2009-09-02 | 万国半导体股份有限公司 | 自对准沟槽累加模式场效应晶体管结构及其制造方法 |
| CN102088035A (zh) * | 2010-09-21 | 2011-06-08 | 上海韦尔半导体股份有限公司 | 沟槽式mosfet及其制造方法 |
| US7994001B1 (en) * | 2010-05-11 | 2011-08-09 | Great Power Semiconductor Corp. | Trenched power semiconductor structure with schottky diode and fabrication method thereof |
-
2012
- 2012-03-27 CN CN2012100844434A patent/CN103367145A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5378655A (en) * | 1993-04-01 | 1995-01-03 | U.S. Philips Corporation | Method of manufacturing a semiconductor device comprising an insulated gate field effect device |
| US20060081918A1 (en) * | 2004-10-18 | 2006-04-20 | Hsu Hsiu-Wen | Trench power moset and method for fabricating the same |
| US20080246081A1 (en) * | 2007-04-03 | 2008-10-09 | Vishay-Siliconix | Self-Aligned Trench MOSFET and Method of Manufacture |
| CN101521229A (zh) * | 2008-03-02 | 2009-09-02 | 万国半导体股份有限公司 | 自对准沟槽累加模式场效应晶体管结构及其制造方法 |
| US7994001B1 (en) * | 2010-05-11 | 2011-08-09 | Great Power Semiconductor Corp. | Trenched power semiconductor structure with schottky diode and fabrication method thereof |
| CN102088035A (zh) * | 2010-09-21 | 2011-06-08 | 上海韦尔半导体股份有限公司 | 沟槽式mosfet及其制造方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104835839A (zh) * | 2014-02-12 | 2015-08-12 | 英飞凌科技股份有限公司 | 半导体器件,制造其的方法及发射极与杂质区电连接的igbt |
| CN104835839B (zh) * | 2014-02-12 | 2018-06-08 | 英飞凌科技股份有限公司 | 半导体器件，制造其的方法及发射极与杂质区电连接的igbt |
| CN104465350A (zh) * | 2014-11-19 | 2015-03-25 | 上海华虹宏力半导体制造有限公司 | 沟槽多晶硅栅的制造方法 |
| CN104465350B (zh) * | 2014-11-19 | 2017-08-08 | 上海华虹宏力半导体制造有限公司 | 沟槽多晶硅栅的制造方法 |
| CN114093768A (zh) * | 2022-01-20 | 2022-02-25 | 威海银创微电子技术有限公司 | Trench VDMOS中Gate的保护方法、装置、电子设备及介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10510880B2 (en) | Trench power MOSFET | |
| CN101740612B (zh) | 用于具有槽屏蔽电极的半导体器件的接触结构和方法 | |
| US20150008513A1 (en) | Trench type power semiconductor device and fabrication method thereof | |
| US20100181615A1 (en) | Semiconductor device | |
| US20130228857A1 (en) | Method of forming an assymetric poly gate for optimum termination design in trench power mosfets | |
| US7824985B2 (en) | Method for manufacturing a recessed gate transistor | |
| CN104157688A (zh) | 具有槽屏蔽电极结构的半导体器件 | |
| US10249721B2 (en) | Semiconductor device including a gate trench and a source trench | |
| WO2015174197A1 (ja) | 半導体装置および半導体装置の製造方法 | |
| US7629646B2 (en) | Trench MOSFET with terraced gate and manufacturing method thereof | |
| CN113053738A (zh) | 一种分裂栅型沟槽mos器件及其制备方法 | |
| CN110993602A (zh) | 在栅极与源极/漏极接触之间具有绝缘层的finfet | |
| TWI503983B (zh) | 半導體裝置及其製造方法 | |
| US8643093B2 (en) | Semiconductor device and method of manufacturing the same | |
| KR101469343B1 (ko) | 수직 파워 ｍｏｓｆｅｔ 및 그 제조 방법 | |
| CN103367145A (zh) | 一种沟槽型vdmos器件及其制造方法 | |
| KR20110001893A (ko) | 우물 영역을 포함하는 전자 장치 | |
| US10304839B2 (en) | Metal strap for DRAM/FinFET combination | |
| CN106024898B (zh) | 沟槽功率器件及制作方法 | |
| CN115207088A (zh) | 一种横向沟槽型mosfet器件及其制造方法 | |
| KR102062050B1 (ko) | 결합된 게이트 트렌치 및 컨택 에칭 프로세스 및 그와 관련된 구조체 | |
| KR101087139B1 (ko) | 수퍼 접합 구조를 갖는 ｔｄｍｏｓ 소자의 제조 방법 | |
| CN106129114B (zh) | 沟槽功率器件及制作方法 | |
| TWI832493B (zh) | 半導體裝置及其製造方法 | |
| CN112289861B (zh) | 半导体结构及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20131023 |