CN102376763A - 半导体组件 - Google Patents
半导体组件 Download PDFInfo
- Publication number
- CN102376763A CN102376763A CN2010105853002A CN201010585300A CN102376763A CN 102376763 A CN102376763 A CN 102376763A CN 2010105853002 A CN2010105853002 A CN 2010105853002A CN 201010585300 A CN201010585300 A CN 201010585300A CN 102376763 A CN102376763 A CN 102376763A
- Authority
- CN
- China
- Prior art keywords
- active region
- gate electrode
- contact hole
- etch stop
- hole connector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 53
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 229910052751 metal Inorganic materials 0.000 claims description 42
- 239000002184 metal Substances 0.000 claims description 42
- 238000002955 isolation Methods 0.000 claims description 13
- 229910044991 metal oxide Inorganic materials 0.000 claims description 9
- 150000004706 metal oxides Chemical class 0.000 claims description 9
- 230000008878 coupling Effects 0.000 claims description 8
- 238000010168 coupling process Methods 0.000 claims description 8
- 238000005859 coupling reaction Methods 0.000 claims description 8
- 238000009413 insulation Methods 0.000 claims description 6
- 238000000034 method Methods 0.000 description 13
- 239000000463 material Substances 0.000 description 11
- 238000005516 engineering process Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 7
- 208000036252 interstitial lung disease 1 Diseases 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 208000036971 interstitial lung disease 2 Diseases 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000000429 assembly Methods 0.000 description 2
- 230000000712 assembly Effects 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000003575 carbonaceous material Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供一种半导体组件，包含半导体基板。半导体基板具有主动区、栅电极以及栅接触窗插塞。栅电极位于主动区的正上方上。栅接触窗插塞位于栅电极上，且电性耦合于栅电极。栅接触窗插塞包含至少一部分位于主动区的正上方上，且垂直重叠主动区。
Description
技术领域
本发明大体上是有关于一种集成电路制造工艺，且特别是有关于一种金属氧化物半导体(MOS)组件的接触窗插塞(plug)的形成方法。
背景技术
金属氧化物半导体组件是众所皆知的集成电路组件。MOS组件包含源极、漏极以与栅极。其中源极与漏极区是形成于主动区内，而栅极形成于主动区的正上方上，且通过栅介电质与主动区分离。众所皆知为内层介电质(ILD)的介电层形成于MOS组件上，接触窗插塞是形成于内层介电质中且电性连接至源极、漏极与栅极。在传统工艺中，栅接触窗插塞形成于各自主动区的正上方的区域之外，以及形成于邻接于各自的主动区的绝缘区的正上方。
发明内容
本发明的一目的就是在提供一种半导体组件，其接触窗插塞位于主动区的正上方，因此接触窗插塞可不占据额外的芯片区域，故可降低半导体组件的尺寸。
根据本发明的一实施例，提供一半导体组件，其包含半导体基板。半导体基板包含主动区、位于主动区的正上方的栅电极、以及位于栅电极上且电性耦合至栅电极的栅接触窗插塞。栅接触窗插塞包含至少一部分位于主动区的正上方，且与主动区垂直重叠。
亦揭露了其它实施例。
根据本发明的另一实施例，提供一种半导体组件，包含：一半导体基板，包含一第一主动区；一第一浅沟槽隔离区，位于该半导体基板中且邻接于该第一主动区；以及一第一金属氧化物半导体组件，包含：一第一金属栅电极，位于该第一主动区的正上方上；一第一源极/漏极区，位于第一主动区中且位于该第一金属栅电极的一侧上；以及一第一栅接触窗插塞，位于该第一金属栅电极上且电性耦合至该第一金属栅电极，其中该第一金属栅接触窗插塞包含至少一部分位于该第一主动区的正上方上，且垂直重叠该第一主动区。
根据本发明的又一实施例，提供一种半导体组件，包含：一半导体基板，包含一主动区；一浅沟槽隔离区，位于该半导体基板中且邻接该主动区；一金属氧化物半导体组件，包含：一金属栅电极，位于该主动区的正上方上；一源极/漏极区，位于该主动区中，且位于该金属栅电极的一侧；一源极/漏极硅化区，位于该源极/漏极区上；以及一栅接触窗插塞，位于该金属栅电极上，且电性耦合至该金属栅电极，其中该栅接触窗插塞位于该主动区的正上方上；一第一接触蚀刻停止层，位于该源极/漏极硅化层上，且接触该源极/漏极硅化层；一第一内层介电质，位于该第一接触蚀刻停止层上；一第二接触蚀刻停止层，位于该第一内层介电质与该第一接触蚀刻停止层上，且接触该第一内层介电质与该第一接触蚀刻停止层；以及一第二内层介电质，位于该第二接触蚀刻停止层且接触该第二接触蚀刻停止层，其中该栅接触窗插塞包含一上部位于该第二中间层介电质中、以及一下部位于该第二接触蚀刻停止层中。
本发明的实施例的优点在于，接触窗插塞位于主动区的正上方，就不再于各自的主动区占据的芯片区域之外，占据额外的芯片区域，因此可降低半导体组件的尺寸。
附图说明
为让本发明的上述和其它目的、特征、优点与实施例能更明显易懂，所附附图的说明如下：
图1A到图7D是根据本发明一实施例的制造金属半导体氧化物组件的中间步骤的剖面示意图。
【主要组件符号说明】
10：MOS组件 12：半导体基板
14：浅沟槽隔离区 16：主动区
18：源极/漏极区 22：源极/漏极硅化区
26：栅介电质 28：虚设栅电极
30：栅间隙壁 32：接触蚀刻停止层
34：ILD/ILD 136：接触窗插塞
40：栅介电质 42：金属栅电极
46：接触蚀刻停止层 48：ILD2
50：接触窗开口 52：接触窗开口
54：栅接触窗插塞 56：源极/漏极接触窗插塞
58：通道 70：MOS组件
72：栅接触窗插塞 74：主动区
具体实施方式
本发明的实施例的制作与应用详细讨论如下。然而，应该理解的是，上述实施例提供了许多可在多种特定背景中实施的可应用的发明概念。这些特定实施例仅做为例示之用，而并非用以限定本发明的范围。
根据本发明的一实施例，提供一种MOS组件的的新颖布局。绘示出制造不同实施例的中间阶段。在遍及各种视图以及例示性实施例中，相同的参考数字用来标示相同的构件。
图1A与图1B是分别绘示依照本发明一实施例的形成MOS组件的中间阶段的剖面示意图与上视图。形成MOS组件10的一部分于半导体基板12的表面，其中半导体基板12可由著名的半导体材料所构成，例如硅、锗、硅锗、镓砷或其相似材料。半导体基板12也可以为块状硅基板或绝缘底硅(silicon-on-insulator)基板。绝缘区，例如浅沟槽隔离(STI)区14，可形成于半导体基板12中，且定义出半导体基板12中的主动区16。MOS组件10还包含源极与漏极区(以下称为源极/漏极区)18、轻掺杂源极/漏极(LDD)区(未绘示)、以及源极/漏极硅化区22。虚设栅极堆叠形成于主动区16上方，虚设栅极堆叠包含栅介电质26以及虚设栅电极28。如在已知技术中所已知，栅介电质26可由氧化硅、氮化硅、氮氧化硅及/或高介电常数(k)介电材料所构成。虚设栅电极28可由多晶硅所构成。栅间隙壁30是形成于栅堆叠的侧壁上。MOS组件10的上述构件的形成工艺在此技术领域中为已知，因此于此不再讨论。图1A所示结构的上视图如图1B所示。
图2绘示形成接触蚀刻停止层(CESL)32与内层介电质(ILD)34，因为ILD34是复合ILD的第一层，因此替代性地称为ILD1 34。CESL 32可由氧化硅、氮化硅、氮氧化硅或类似材料所构成。ILD1 34的材料可为硼磷硅玻璃(BPSG)及/或其它低介电常数介电材料，其可为碳基材料及/或硅基材料。可使用等离子增强化学气相沉积法(PECVD)、旋转涂布法(spin-on)或类似方法来形成CESL 32与ILD1 34。
接着，如图3所示，使用化学机械研磨(CMP)或蚀刻步骤来降低ILD1 34的上表面，直到暴露出虚设栅电极28。或者，源极与漏极接触窗插塞36可在此时形成于ILD1 34中，且电性耦合至源极/漏极硅化区22。源极与漏极接触窗插塞36可由钨或其它金属所构成。在替代实施例中，在形成如图4所示的金属栅电极42后，形成源极与漏极接触。
在第4图中，蚀刻虚设栅电极28与栅介电质26，且形成栅介电质40与金属栅电极42。形成工艺包含填充一栅介电层与金属栅极层，再进行化学机械研磨以移除栅介电层与金属栅极层的多余部分，而栅介电层与金属栅极层留下的部分分别作为栅介电层40与金属栅电极42。选择性地，不移除栅介电质26，且也不以栅介电质40来取代。假如形成的MOS组件10是一个PMOS组件，可以具有高功函数(work function)的金属来形成金属栅电极42。假如所形成的MOS组件10是一个NMOS组件，可以具有低功函数的金属来形成金属栅电极42。举例来说，可以介电常数大于7的高介电常数材料来形成栅介电质40。
图5绘示CESL 46的形成，其是一选择层，且ILD2 48形成于CESL 46上。尽管可以使用不同的材料，CESL 46可使用与CESL 32相同或类似的材料来形成，且ILD2 48可使用与ILD1 34相同或相似的材料来形成。接着，如图6所示，形成栅接触窗开口50与源极/漏极接触窗开口52。通过栅接触窗开口50，以暴露出金属栅电极42。通过源极/漏极接触窗开口52，以暴露出源极/漏极硅化区22。或者，假如已经形成了如图3所示的接触窗插塞36，通过源极/漏极接触窗开口52会暴露出接触窗插塞36。在栅接触窗开口50与源极/漏极接触窗开口52的制作中，控制制造过程且选择蚀刻剂，使得金属栅电极42不会被蚀刻穿透，且栅接触窗开口50不会延伸到栅介电质40以及底下的主动区。值得注意的是，由于金属栅电极42是由金属构成，因此金属栅电极42的蚀刻是缓慢的，且相对容易控制形成接触窗开口50与52的制造过程。
接着，如图7A所示，以栅接触窗插塞54与源极/漏极接触窗插塞56分别填充栅接触窗开口50以及源极/漏极接触窗开口52。填充工艺在此技术领域中为已知，于此不再讨论。可以钨或其它已知金属来形成栅接触窗插塞54与源极/漏极接触窗插塞56。
图7B与图7C绘示图7A中所示结构的上视图。其中图7A根据图7B或图7C中的剖面线7A-7A所获得。可以观察到在图7B与图7C中，栅接触窗插塞54的至少一部分是位在主动区16的正上方的区域中。换句话说，如图7A所示，栅接触窗插塞54的至少一部分是垂直对准且重叠于主动区16的一部分。此外，至少一部分的栅接触窗插塞54是垂直对准且重叠于MOS组件10的通道58(图7A)的一部分。在图7B中，整个栅接触窗插塞54位于主动区16的正上方上。在图7C中，栅接触窗插塞54的第一部分位于主动区16的正上方上，而栅接触窗插塞54的第二部分位于浅沟槽隔离区14的正上方上。
可以了解到的是，在相同的半导体基板12处，可以形成栅接触窗插塞不位于各自的主动区的正上方上的其它MOS组件。举例来说，图7D绘示附加MOS组件70，其整个栅接触窗插塞72位于浅沟槽隔离区14的正上方上，且不位于MOS组件70的主动区74的正上方上。
在前述段落中所讨论到的实施例中，使用后栅极法(gate-last approach)来形成金属栅电极42，其中在形成源极/漏极区18后，形成金属栅电极42(取代虚设栅电极28，请参见图3与图4)。在替代实施例中，于形成源极/漏极区18前，可使用前栅极法(gate-first approach)来形成金属栅电极42以及其下的栅介电质。在前栅极法中，仍可形成实质上与图7A至图7D中所示相同的栅接触窗插塞54以及源极/漏极接触窗插塞56。通过应用本揭露的教示，熟悉此项技艺者将可了解制作工艺。
在这些实施例中，在栅接触窗插塞54的至少一部分或可能是全部形成于主动区16的正上方上的情况下，栅接触窗插塞54的布置可具有更多选择，如图7A到图7D所示。因此，上方金属线的布线变得更有弹性。此外，由于栅接触窗插塞54是位于主动区16的正上方上，因此栅接触窗插塞54不再于各自的主动区所占据的芯片区域之外，占据额外的芯片区域，因此就可降低组件的尺寸。
虽然这些实施例及其优点已经详述如上，可理解的是，在不脱离所述权利要求所定义的实施例的范围和精神内，当可做各种的更动、替代和润饰。此外，本申请案的范围并非欲限制在本说明书所述的工艺、机器、制造以及物质、方式、方法和步骤的组成的特定实施例中。此技术领域中具有通常技艺者将可从本发明的揭露轻易地理解到：前述的工艺、机器、制造、物质的组成、方式、方法或步骤，不论是已经存在或后续将发展的，只要能够如本说明相对应的实施例一般执行实质相同功能或达到实质相同的结果，均可根据本揭露加以应用。因此，所附权利要求意欲将这类的工艺、机器、制造、物质的组成、方式、方法或步骤包含于其范围中。另外，每一权利要求构成一各自的实施例，且各权利要求以及实施例的组合是包含在本发明的范围之内。
Claims (10)
1.一种半导体组件，其特征在于，包含：
一半导体基板，包含一主动区；
一栅电极，位于该主动区的正上方上；以及
一栅接触窗插塞，位于该栅电极上，且电性耦合至该栅电极，其中该栅接触窗插塞包含至少一部分位于该主动区的正上方上且垂直重叠该主动区。
2.根据权利要求1所述的半导体组件，其特征在于，该栅电极作为一金属氧化物半导体组件的一栅极，其中该栅接触窗插塞位于该金属氧化物半导体组件的一通道区的正上方上。
3.根据权利要求1所述的半导体组件，其特征在于，该栅接触窗插塞的一第一部分位于该主动区的正上方上，且该栅接触窗插塞的一第二部分是位于该半导体基板中的一绝缘区的正上方上。
4.根据权利要求1所述的半导体组件，其特征在于，还包含一绝缘区位于该半导体基板中且邻接该主动区，其中该栅接触窗插塞的一第一部分位于该主动区的正上方上，该栅接触窗插塞的一第二部分位于该绝缘区的正上方上。
5.根据权利要求1所述的半导体组件，其特征在于，还包含：
一第一内层介电质，具有一上表面与该栅电极的一上表面齐平；
一接触蚀刻停止层，位于该第一内层介电质上；以及
一第二内层介电质，位于该接触蚀刻停止层上，其中该栅接触窗插塞包含一上部位于该第二内层介电质中、以及一下部位于该接触蚀刻停止层中。
6.一种半导体组件，其特征在于，包含：
一半导体基板，包含一第一主动区；
一第一浅沟槽隔离区，位于该半导体基板中且邻接于该第一主动区；以及
一第一金属氧化物半导体组件，包含：
一第一金属栅电极，位于该第一主动区的正上方上；
一第一源极/漏极区，位于第一主动区中且位于该第一金属栅电极的一侧上；以及
一第一栅接触窗插塞，位于该第一金属栅电极上且电性耦合至该第一金属栅电极，其中该第一金属栅接触窗插塞包含至少一部分位于该第一主动区的正上方上，且垂直重叠该第一主动区。
7.根据权利要求6所述的半导体组件，其特征在于，还包含：
一第一接触蚀刻停止层，位于该第一源极/漏极区上；
一第一内层介电质，位于该第一接触蚀刻停止层上，且具有一上表面与该第一金属栅电极的一上表面齐平；
一第二接触蚀刻停止层，位于该第一内层介电质与该第一接触蚀刻停止层上，且接触该第一内层介电质与该第一接触蚀刻停止层；以及
一第二内层介电质，位于该第二接触蚀刻停止层上，且接触该第二接触蚀刻停止层，其中该第一栅接触窗插塞包含一上部位于该第二内层介电质中、以及一下部位于该第二接触蚀刻停止层中。
8.根据权利要求6所述的半导体组件，其特征在于，该第一栅接触窗插塞的一第一部分位于该第一主动区的正上方上，且垂直重叠于该第一主动区，以及该第一栅接触窗插塞的一第二部分位于该第一浅沟槽隔离区的正上方上，且垂直重叠于该第一浅沟槽隔离区。
9.一种半导体组件，其特征在于，包含：
一半导体基板，包含一主动区；
一浅沟槽隔离区，位于该半导体基板中且邻接该主动区；
一金属氧化物半导体组件，包含：
一金属栅电极，位于该主动区的正上方上；
一源极/漏极区，位于该主动区中，且位于该金属栅电极的一侧；
一源极/漏极硅化区，位于该源极/漏极区上；以及
一栅接触窗插塞，位于该金属栅电极上，且电性耦合至该金属栅电极，其中该栅接触窗插塞位于该主动区的正上方上；
一第一接触蚀刻停止层，位于该源极/漏极硅化层上，且接触该源极/漏极硅化层；
一第一内层介电质，位于该第一接触蚀刻停止层上；
一第二接触蚀刻停止层，位于该第一内层介电质与该第一接触蚀刻停止层上，且接触该第一内层介电质与该第一接触蚀刻停止层；以及
一第二内层介电质，位于该第二接触蚀刻停止层且接触该第二接触蚀刻停止层，其中该栅接触窗插塞包含一上部位于该第二中间层介电质中、以及一下部位于该第二接触蚀刻停止层中。
10.根据权利要求9所述的半导体组件，其特征在于，还包含：
一附加浅沟槽隔离区，位于该半导体基板中；以及
一附加金属氧化物半导体组件，包含：
一附加主动区，位于该半导体基板中，且邻接该附加浅沟槽隔离区；
一附加栅电极，位于该附加主动区的正上方上；以及
一附加栅极接触窗插塞，位于该附加栅电极上，且电性耦合至该附加栅极电极上，其中整个该附加栅接触窗插塞位于该附加浅沟槽隔离区的正上方上。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/852,274 US8431985B2 (en) | 2010-08-06 | 2010-08-06 | Layout and process of forming contact plugs |
| US12/852,274 | 2010-08-06 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102376763A true CN102376763A (zh) | 2012-03-14 |
| CN102376763B CN102376763B (zh) | 2013-09-25 |
Family
ID=45555504
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2010105853002A Active CN102376763B (zh) | 2010-08-06 | 2010-12-03 | 半导体组件 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8431985B2 (zh) |
| KR (1) | KR101187309B1 (zh) |
| CN (1) | CN102376763B (zh) |
| TW (1) | TWI431776B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103681263A (zh) * | 2012-09-20 | 2014-03-26 | 中芯国际集成电路制造(上海)有限公司 | 一种用于减小接触插塞和栅极结构之间的寄生电容的方法 |
| CN109801871A (zh) * | 2017-11-16 | 2019-05-24 | 三星电子株式会社 | 集成电路以及制造所述集成电路的方法 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120313149A1 (en) * | 2011-06-09 | 2012-12-13 | Beijing Nmc Co., Ltd. | Semiconductor structure and method for manufacturing the same |
| US8533639B2 (en) * | 2011-09-15 | 2013-09-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Optical proximity correction for active region design layout |
| US9209272B2 (en) * | 2013-09-11 | 2015-12-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Oxidation and etching post metal gate CMP |
| US9520477B2 (en) * | 2015-03-16 | 2016-12-13 | Taiwan Semiconductor Manufacturing Company | Semiconductor device and fabricating method thereof |
| KR102307207B1 (ko) * | 2015-03-25 | 2021-10-05 | 삼성전자주식회사 | 전계 효과 트랜지스터를 포함하는 반도체 소자 |
| CN106684041B (zh) * | 2015-11-10 | 2020-12-08 | 联华电子股份有限公司 | 半导体元件及其制作方法 |
| US10096522B2 (en) * | 2016-05-06 | 2018-10-09 | Taiwan Semiconductor Manufacturing Co., Ltd. | Dummy MOL removal for performance enhancement |
| US10256143B2 (en) * | 2016-12-14 | 2019-04-09 | Taiwan Semiconductor Manufacturing Co., Ltd. | Replacement contacts |
| CN117727761A (zh) | 2019-08-20 | 2024-03-19 | 联华电子股份有限公司 | 半导体装置 |
| KR102663811B1 (ko) | 2019-11-06 | 2024-05-07 | 삼성전자주식회사 | 집적회로 소자 및 이의 제조 방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1450601A (zh) * | 2002-04-08 | 2003-10-22 | 台湾积体电路制造股份有限公司 | 在绝缘体上硅材料基板上制作上接触插塞的方法 |
| US20050253133A1 (en) * | 2002-12-09 | 2005-11-17 | Progressant Technologies, Inc. | Method of forming a negative differential resistance device |
| CN101258605A (zh) * | 2005-09-01 | 2008-09-03 | 日本电气株式会社 | 制造半导体器件的方法 |
| CN101488502A (zh) * | 2008-01-18 | 2009-07-22 | 恩益禧电子股份有限公司 | 非易失性半导体存储装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002050696A (ja) | 2000-08-02 | 2002-02-15 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置の製造方法、および半導体集積回路装置 |
| JP4618914B2 (ja) * | 2001-03-13 | 2011-01-26 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| KR100487950B1 (ko) | 2003-02-03 | 2005-05-06 | 삼성전자주식회사 | 활성영역과 중첩되는 게이트 전극 상에 배치된 콘택홀을갖는 반도체 소자 |
| KR20050060643A (ko) | 2003-12-17 | 2005-06-22 | 삼성전자주식회사 | 반도체 소자의 콘택 형성방법 |
| JP5537020B2 (ja) * | 2008-01-18 | 2014-07-02 | ルネサスエレクトロニクス株式会社 | 不揮発性半導体記憶装置 |
-
2010
- 2010-08-06 US US12/852,274 patent/US8431985B2/en active Active
- 2010-11-17 TW TW099139540A patent/TWI431776B/zh active
- 2010-12-03 CN CN2010105853002A patent/CN102376763B/zh active Active
-
2011
- 2011-01-27 KR KR1020110008232A patent/KR101187309B1/ko active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1450601A (zh) * | 2002-04-08 | 2003-10-22 | 台湾积体电路制造股份有限公司 | 在绝缘体上硅材料基板上制作上接触插塞的方法 |
| US20050253133A1 (en) * | 2002-12-09 | 2005-11-17 | Progressant Technologies, Inc. | Method of forming a negative differential resistance device |
| CN101258605A (zh) * | 2005-09-01 | 2008-09-03 | 日本电气株式会社 | 制造半导体器件的方法 |
| CN101488502A (zh) * | 2008-01-18 | 2009-07-22 | 恩益禧电子股份有限公司 | 非易失性半导体存储装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103681263A (zh) * | 2012-09-20 | 2014-03-26 | 中芯国际集成电路制造(上海)有限公司 | 一种用于减小接触插塞和栅极结构之间的寄生电容的方法 |
| CN109801871A (zh) * | 2017-11-16 | 2019-05-24 | 三星电子株式会社 | 集成电路以及制造所述集成电路的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102376763B (zh) | 2013-09-25 |
| TW201208065A (en) | 2012-02-16 |
| KR101187309B1 (ko) | 2012-10-02 |
| TWI431776B (zh) | 2014-03-21 |
| US8431985B2 (en) | 2013-04-30 |
| US20120032268A1 (en) | 2012-02-09 |
| KR20120013876A (ko) | 2012-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102376763B (zh) | 半导体组件 | |
| US9887275B2 (en) | Method of reducing the heights of source-drain sidewall spacers of FinFETs through etching | |
| KR102307963B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| CN103474397B (zh) | 制造finfet器件的方法 | |
| CN102110714B (zh) | 半导体元件及其形成方法 | |
| KR101447320B1 (ko) | 다중 게이트 유전체 계면에 대한 더미 구조 및 방법 | |
| US20130307079A1 (en) | Etch resistant barrier for replacement gate integration | |
| US7842577B2 (en) | Two-step STI formation process | |
| TW201735266A (zh) | 半導體裝置及其製造方法 | |
| US10763262B2 (en) | Method of preparing semiconductor structure | |
| CN102157380B (zh) | 制造半导体装置的方法 | |
| TW201351565A (zh) | 半導體裝置及其製造方法 | |
| US7230270B2 (en) | Self-aligned double gate device and method for forming same | |
| CN106356299B (zh) | 具有自我对准间隙壁的半导体结构及其制作方法 | |
| KR100302189B1 (ko) | 에스.오.아이(ｓｏｉ)구조를 갖는 반도체 소자 및 그 제조방법 | |
| CN105374874A (zh) | 用于FinFET器件的结构和方法 | |
| CN103633140B (zh) | 两步式浅沟槽隔离（sti）工艺 | |
| CN115360145A (zh) | 一种半导体结构及其制造方法 | |
| CN103855077A (zh) | 具有接触插栓的半导体结构与其形成方法 | |
| US9041105B2 (en) | Integrated circuit including transistor structure on depleted silicon-on-insulator, related method and design structure | |
| CN103715129B (zh) | 注入隔离器件及其形成方法 | |
| US11094795B2 (en) | Semiconductor device and method for manufacturing the same | |
| US20120070952A1 (en) | Removing method of a hard mask | |
| US11068635B2 (en) | Method of designing a mask and method of manufacturing a semiconductor device using the same | |
| CN109671677B (zh) | 一种半导体器件结构的制造方法以及半导体器件结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |