CN102369583A - 电子元件的制造方法 - Google Patents

Abstract

本发明提供能够抑制外部电极从层叠体剥落的电子元件的制造方法。层叠绝缘体层(20、22a～22f)和线圈导体(24)。在绝缘体层(22f)上形成设置有沿y轴向延伸的多个开口(O9、O10)的绝缘体层(22g)。在绝缘体层(22g)上形成设置有沿y轴向延伸的多个开口(O11、O12)的绝缘体层(22h)。对开口(O9～O12)填充导电材料，以与线圈导体(24)电连接的方式形成由外部电极(14)构成的导体层(15、16)。对绝缘体层(20、22a～22h)以及导体层(15、16)进行烧制。

Description

电子元件的制造方法

技术领域

本发明涉及电子元件的制造方法，更特定地说，涉及具备通过层叠绝缘体层而构成的层叠体的电子元件的制造方法。

背景技术

作为以往的电子元件的制造方法，例如，众所周知有专利文献1所记载的表面安装型电子元件的制造方法。以下参照附图对该表面安装型电子元件的制造方法进行说明。图12是示出专利文献1所记载的表面安装型电子元件501的制造工序的立体图。

首先，制成在内部内置有线圈的母层叠体510。具体地说，通过层叠陶瓷片和导体层而制成平板状的母层叠体510。进而，对该母层叠体510进行烧制。

接下来，如图12(a)所示，在母层叠体510形成沿规定方向延伸的U字形状的槽部511。

接下来，如图12(b)所示，在槽部511和其周围形成外部电极506。例如，在槽部511以及其周围进行导电膏的涂敷、烘烤。接下来，如图12(c)所示，切割母层叠体510，得到多个表面安装型电子元件501。根据以上那样的表面安装型电子元件501的制造方法，能够得到可焊性的检查简单且不会对基板上表面的绝缘性造成妨碍的表面安装型电子元件501。

然而，在表面安装型电子元件501的制造方法中，外部电极506在母层叠体510的烧制后形成于母层叠体510。因此，在烧制母层叠体510时，外部电极506的收缩动作与母层叠体510的收缩动作不一致，进而在外部电极506与母层叠体510之间产生不必要的应力。结果，在表面安装型电子元件501的制造方法中，担心外部电极506没有充分紧贴于母层叠体510。

专利文献1：日本特开平7-106144号公报

发明内容

因此，本发明的目的在于提供一种能够抑制外部电极从层叠体剥落的电子元件的制造方法。

本发明的一实施方式所涉及的电子元件的制造方法的特征在于，具备以下工序：层叠多个第一绝缘体层和多个第一导体层的工序；在上述第一绝缘体层上形成第二绝缘体层的工序，该第二绝缘体层设置有沿规定方向延伸的多个第一槽；在上述第一槽的内周面、以及上述第二绝缘体层上的与该第一槽邻接的区域，以与上述第一导体层电连接的的方式形成成为外部电极的第二导体层的工序；以及对上述第一绝缘体层、上述第二绝缘体层、上述第一导体层以及上述第二导体层进行烧制的工序。

根据本发明，能够抑制外部电极从层叠体剥落的情况。

附图说明

图1是本发明的一实施方式所涉及的电子元件的透视图。

图2是在图1的电子元件的制造过程中的俯视图以及剖视构造图。

图3是在图1的电子元件的制造过程中的俯视图以及剖视构造图。

图4是在图1的电子元件的制造过程中的俯视图以及剖视构造图。

图5是在图1的电子元件的制造过程中的俯视图以及剖视构造图。

图6是在图1的电子元件的制造过程中的俯视图以及剖视构造图

图7是在图1的电子元件的制造过程中的俯视图以及剖视构造图。

图8是在图1的电子元件的制造过程中的俯视图以及剖视构造图。

图9是变形例所涉及的电子元件的透视图。

图10是在图9的电子元件的制造过程中的俯视图以及剖视构造图。

图11是其它变形例所涉及的电子元件的透视图。

图12是示出专利文献1所记载的表面安装型电子元件的制造工序的立体图。

具体实施方式

以下，参照附图对本发明的实施方式所涉及的电子元件的制造方法进行说明。

(电子元件的结构)

以下，参照附图对在本发明的一实施方式所涉及的制造方法中制成的电子元件的结构进行说明。图1是本发明的一实施方式所涉及的电子元件10a的透视图。在本实施方式中，将形成电子元件10a时，绝缘体层层叠的方向定义为层叠方向的上方向。在电子元件10a中，由于绝缘体层从图1的上侧向下侧层叠，因此层叠方向的上方向是图1的下方向。进而，将层叠方向定义为z轴方向。并且，将沿着电子元件10a的长边的方向设为x轴方向，将沿着电子元件10a的短边的方向设为y轴方向。

如图1所示，电子元件10a具备层叠体12以及外部电极14(14a、14b)。层叠体12通过层叠绝缘体层和导体层而构成，形成为长方形。并且，层叠体12内置有线圈L。在图1中，线圈L是示意图，与实际的形状不同。

外部电极14a设置在层叠体12的z轴方向的正方向侧的面，由导体层15a、16a构成，并且与导体层17a连接。导体层15a在层叠体12的z轴方向的正方向侧的面沿着x轴方向的负方向侧的短边延伸。导体层16a在层叠体12的x轴方向的负方向侧的侧面沿着z轴方向的正方向侧的边延伸。并且，导体层17a在层叠体12内位于从导体层15a向z轴方向的负方向侧偏移规定距离后的位置，且沿着y轴方向延伸。导体层15a与导体层16a连接，导体层16a与导体层17a连接。因此，在从y轴方向俯视观察时，外部电极14a以及导体层17a形成为コ字形。

外部电极14b设置于层叠体12的z轴方向的正方向侧的面，由导体层15b、16b构成，并且与导体层17b连接。导体层15b在层叠体12的z轴方向的正方向侧的面沿着x轴方向的正方向侧的短边延伸。导体层16b在层叠体12的x轴方向的正方向侧的侧面沿着z轴方向的正方向侧的边延伸。并且，导体层17b在层叠体12内位于从导体层15b向z轴方向的负方向侧偏移规定距离后的位置，且沿着y轴方向延伸。导体层15b与导体层16b连接，导体层16b与导体层17b连接。因此，在从y轴方向俯视观察时，外部电极14b以及导体层17b形成为コ字形。

如图1所示，线圈L具有沿z轴方向延伸的线圈轴，连接在外部电极14a、14b之间。另外，线圈L实际上由后述的线圈导体以及通孔导体构成。

并且，在层叠体12的z轴方向的负方向侧的面设置有方向识别标记60。该方向识别标记60是在安装电子元件10a时，用于确认该电子元件10a的方向的记号。

(电子元件的制造方法)

以下，参照附图对本发明的一实施方式所涉及的电子元件10a的制造方法进行说明。图2～图8是电子元件10a的制造过程中的俯视图以及剖视构造图。在图2～图8的剖视构造图中，图2～图8的上方向为z轴方向的正方向。图2～图8示出多个电子元件10a的制造工序。并且，图2～图8的俯视图中的虚线是被切割成多个电子元件10a时的切割线L1～L4。切割线L1、L2沿y轴方向延伸，切割线L3、L4沿x轴方向延伸。进而，切割线L1位于比切割线L2更靠x轴方向的负方向侧的位置，切割线L3位于比切割线L4更靠y轴方向的负方向侧的位置。

首先，如图2(a)所示，涂敷以混合有蓝色涂料的玻璃为主成分的陶瓷的绝缘膏，由此形成绝缘体层120。该绝缘体层120具有相当于多个层叠体12的z轴方向的负方向侧的面的面积，是不存在缺陷、空白部分等的层。

接下来，如图2(b)所示，在绝缘体层120中，在从z轴方向俯视观察时与形成有图1所示的圆形的方向识别标记60的区域重叠的区域形成阻挡膜50a。此外，如图2(c)所示，以该阻挡膜50a作为掩膜而照射光(曝光)。由此，在绝缘体层120中，设置有阻挡膜50a的区域以外的区域通过光而被固化。之后，通过除去阻挡膜50a并且进行显影，由此，如图3(a)所示，除去设置有阻挡膜50a的区域的绝缘体层120。通过以上的图2(a)～图3(a)所示那样的光刻工序来形成设置有开口O1的绝缘体层20。

接下来，如图3(b)所示，在绝缘体层20上涂敷以玻璃为主成分的陶瓷的绝缘膏，形成绝缘体层22a。此时，在开口O1填充有绝缘膏。在绝缘体层22a的形成中所使用的绝缘膏中未混合有蓝色涂料。因此，在绝缘体层20形成了图1所示的方向识别标记60。

接下来，如图3(c)所示，在绝缘体层22a上涂敷以Ag为主成分的导电膏，形成导体层124a。该导体层124a具有相当于多个层叠体12的z轴方向的负方向侧的面的面积，是不存在缺陷、空白部分等的层。

接下来，如图4(a)所示，在导体层124a中，形成在从z轴方向俯视时与形成有图4(c)的线圈导体24a的区域重合的区域设置有开口O2的阻挡膜50b。此外，如图4(b)所示，以该阻挡膜50b作为掩膜而照射光(曝光)。由此，在导体层124a中，设置有阻挡膜50b的区域以外的区域(即，与开口O2重叠的区域)通过光而被固化。之后，除去阻挡膜50b并且进行显影，由此，如图4(c)所示，除去设置有阻挡膜50b的区域的导体层124a。通过以上的图3(c)～图4(c)所示那样的光刻工序，在绝缘体层22a上形成线圈导体24a。

接下来，如图5(a)所示，通过光刻工序在绝缘体层22a以及线圈导体24a上形成设置有开口O3、O4的绝缘体层22b。开口O3、O4位于线圈导体24a的两端，在后述工序中，在上述开口O3、O4填充导电膏而形成为图5(b)所示的通孔导体b1、B1。另外，由于图5(a)中的光刻工序与在图2(a)～图3(a)中所说明的光刻工序相同，因此省略说明。

接下来，如图5(b)所示，通过光刻工序在绝缘体层22b上形成线圈导体24b，并且在绝缘体层22b的开口O3、O4形成通孔导体b1、B1。由此，线圈导体24a、24b经由通孔导体b1而连接。另外，由于图5(b)中的光刻工序与在图3(c)～图4(c)中所说明的光刻工序相同，因此省略说明。

接下来，如图5(c)所示，通过光刻工序在绝缘体层22b以及线圈导体24b上形成设置有开口O5、O6的绝缘体层22c。开口O5位于线圈导体24b的一端，在后述工序中，在上述开口O5填充导电膏而形成为图6(a)所示的通孔导体b2。并且，开口O6以从z轴方向俯视观察时与通孔导体B1重叠的方式设置，在后述工序中，在上述开口O6填充导电膏而形成为图6(a)所示的通孔导体B2。另外，由于图5(c)中的光刻工序与在图2(a)～图3(a)中所说明的光刻工序相同，因此省略说明。

接下来，如图6(a)所示，利用光刻工序在绝缘体层22c上形成线圈导体24c，并且在绝缘体层22b的开口O5、O6形成通孔导体b2、B2。由此，线圈导体24b、24c经由通孔导体b2连接。另外，由于图6(a)中的光刻工序与在图3(c)～图4(c)中所说明的光刻工序相同，因此省略说明。之后，通过反复图5(a)～图6(a)所示的工序而形成绝缘体层22d、22e、线圈导体24d～24e以及通孔导体b3、b4、B3、B4。另外，线圈导体24c、24e具有图6(a)所示的形状，具有1圈的圈数。并且，线圈导体24b、24d具有图5(b)所示的形状，具有1圈的圈数。即，在线圈L中，两种形状的线圈导体24在z轴方向上交替排列。

接下来，如图6(b)所示，通过光刻工序在绝缘体层22e以及线圈导体24e上形成设置有开口O7、O8的绝缘体层22f。由于图6(b)所示的工序与图5(a)所示的工序相同，省略在此之上的详细说明。

接下来，如图6(c)所示，利用光刻工序在绝缘体层22f上形成线圈导体24f以及导体层17a、17b，并且在绝缘体层22f的开口O7、O8形成通孔导体b5、B5。更详细地说，形成沿切割线L1向y轴方向延伸的导体层17a，并且形成沿切割线L2向y轴方向延伸的导体层17b。另外，在图6(c)中，由于同时形成有多个电子元件10a，因此在导体层17a的x轴方向的负方向侧也形成导体层17a。同样地，在导体层17b的x轴方向的正方向侧也形成导体层17b。另外，如图6所示，在从z轴方向俯视观察时，两个并列的导体层17a、17b在x轴方向具有宽度W1。

并且，线圈导体24f的一端与导体层17a连接。另一方面，通孔导体B5与导体层17b连接。由此，导体层17b经由通孔导体B1～B5(通孔导体B3、B4未图示)与线圈导体24a连接。因此，线圈L连接在导体层17a、17b之间。如上所述，利用图2(a)～图6(b)所示的工序，通过层叠绝缘体层和导体层，形成绝缘体层20、22a～22f、线圈导体24a～24e以及通孔导体b1～b4、B1～B4。

接下来，如图7(a)所示，通过光刻工序，在绝缘体层22g、线圈导体24f以及导体层17a、17b上形成设置有开口O9、O10的绝缘体层22g。开口O9是在从z轴方向俯视观察时以与切割线L1以及导体层17a重叠的方式沿y轴方向延伸的槽。进而，开口O9具有比两个导体层17a的宽度W1窄的宽度W2。并且，开口O10是在从z轴方向俯视观察时以与切割线L2以及导体层17b重叠的方式沿y轴方向延伸的槽。进而，开口O10具有比两个导体层17b的宽度W1窄的宽度W2。另外，开口O9、O10分别以不超出导体层17a、17b的方式与该导体层17a、17b重叠。

接下来，如图7(b)所示，通过光刻工序，在绝缘体层22g上形成设置有开口O11、O12的绝缘体层22h。开口O11是在从z轴方向俯视观察时以与切割线L1以及开口O9重叠的方式沿y轴方向延伸的槽。进而，开口O11具有比导体层17a的宽度W1以及开口O9的宽度W2宽的宽度W3。并且，开口O12是在从z轴方向俯视观察时以与切割线L2以及开口O10重叠的方式沿y轴方向延伸的槽。进而，开口O12具有比导体层17b的宽度W1以及开口O10的宽度W2宽的宽度W3。另外，导体层17a、17b以及开口O9、O10分别以不超出开口O11、O12的方式与该开口O11、O12重叠。

接下来，如图7(c)所示，在开口O9、O10的内周面、以及从z轴方向俯视观察时在绝缘体层22g上与开口O9、O10邻接的区域，以与线圈导体24电连接的方式形成有成为外部电极14a、14b的导体层15a、15b、16a、16b。具体地说，利用光刻工序，对开口O9～O12填充导电材料。由此，在开口O9、O10分别形成导体层16a、16b，在开口O11、O12分别形成导体层15a、15b。另外，所谓从z轴方向俯视观察时在绝缘体层22g上与开口O9、O10邻接的区域是指，在图7(b)中，在从z轴方向俯视观察时开口O11、O12中不与开口O9、O10重叠的区域。经由以上工序，得到由绝缘体层20、22a～22h构成的未烧制的母层叠体112。

接下来，沿开口O9、O10切割母层叠体112，得到未烧制的多个层叠体12。具体地说，沿切割线L1～L4切割母层叠体112。由此，得到图8所示的未烧制的层叠体12。

接下来，在800℃以上的温度对未烧制的多个层叠体12进行烧制。由此，同时烧制绝缘体层20、22a～22h、线圈导体24a～24f、通孔导体b1～b5、B1～B5以及导体层15a、15b、16a、16b、17a、17b。

通过以上工序，得到烧制后的层叠体12。接下来，对层叠体12进行滚磨加工、倒角。最后，对导体层15a、15b、16a、16b的表面实施镀镍(Ni)/镀锡(Sn)，由此，形成外部电极14a、14b。经由以上的工序，完成图1所示的电子元件10a。

(效果)

根据上述那样的电子元件10a的制造方法，如以下即将说明的那样，能够抑制外部电极14从层叠体12剥落。更详细地说，在以往的表面安装型电子元件501(参照图12)的制造方法中，外部电极506在母层叠体510的烧制后形成于母层叠体510。因此，在表面安装型电子元件501的制造方法中，担心外部电极506没有充分紧贴于母层叠体510。

因此，在电子元件10a的制造方法中，同时烧制层叠体12以及外部电极14。由此，在烧制层叠体12以及外部电极14时，能够使层叠体12的收缩动作与外部电极14的收缩动作一致，能够抑制在层叠体12与外部电极14之间产生不必要的应力的情况。因此，在电子元件10a中，与表面安装型电子元件501相比，外部电极14牢固地紧贴于层叠体12。结果，根据电子元件10a的制造方法，能够抑制外部电极14从层叠体12剥落的情况。

并且，根据电子元件10a的制造方法，根据以下理由，也能够抑制外部电极14从层叠体12剥落的情况。更详细地说，在电子元件10a中，与外部电极14连接的导体层17设置于层叠体12内。因此，在导体层17与层叠体12之间产生锚定效果。结果，根据电子元件10a的制造方法，能够抑制外部电极14从层叠体12剥落的情况。

并且，根据电子元件10a的制造方法，如下述即将说明的那样，能够在降低在外部电极14与线圈L之间产生的寄生电容。更详细地说，外部电极14仅设置于层叠体12的z轴方向的正方向侧的面的一部分、以及位于层叠体12的x轴方向的两端的侧面的一部分。因此，在电子元件10a中，例如，与外部电极14设置在位于层叠体12的x轴方向的两端的侧面整面的情况相比较，外部电极14与线圈L对置的面积变小。结果，在电子元件10a中，能够降低在外部电极14与线圈L之间产生的寄生电容。

(变形例)

以下，参照附图对变形例所涉及的电子元件10b的制造方法进行说明。图9是变形例所涉及的电子元件10b的透视图。电子元件10a与电子元件10b的不同之处在于，在电子元件10a中，导体层15a、15b埋入层叠体12，与此相对，在电子元件10b中，导体层15a、15b形成于层叠体12的z轴方向的正方向侧的面上。

以下，参照附图对电子元件10b的制造方法进行说明。图10是电子元件10b的制造过程中的俯视图以及剖视构造图。另外，在电子元件10b的制造工序中，形成绝缘体层22g的工序(参照图10(a))之前的工序，与在电子元件10a的制造工序中形成绝缘体层22g的工序(参照图7(a))相同。

接下来，如图10(b)所示，在开口O9、O10的内周面、以及从z轴方向俯视观察时在绝缘体层22g上与开口O9、O10邻接的区域，形成有成为外部电极14a、14b的导体层15a、15b、16a、16b。具体地说，通过光刻工序，对开口O9、O10填充导电材料而形成导体层15a、15b，并且，形成在从z轴方向俯视观察时以切割线L1、L2作为x轴方向的中心、且宽度为W3的导体层16a、16b。由此，得到由绝缘体层20、22a～22g构成的未烧制的母层叠体112。

接下来，沿开口O9、O10切割母层叠体112，得到未烧制的多个层叠体12。具体地说，沿切割线L1～L4切割母层叠体112，得到多个未烧制的层叠体12。此外，在800℃以上的温度对多个未烧制层叠体12进行烧制。由此，绝缘体层20、22a～22g、线圈导体24a～24f、通孔导体b1～b5、B1～B5以及导体层15a、15b、16a、16b、17a、17b同时被烧制。由于之后进行的工序与在电子元件10a中进行的工序相同，因此省略说明。

图11是其它变形例所涉及的电子元件10c的透视图。如图11所示，外部电极14也可以进一步包含导体层16(16′a、16′b)、17(17′a、17′b)。导体层16′在层叠体12的侧面设置于导体层16的z轴方向的负方向侧。并且，导体层17′在层叠体12内、且是在从导体层17向z轴方向的负方向侧偏移规定距离后的位置沿y轴方向延伸。进而，导体层16与导体层16′连接，导体层16′与导体层17′连接。根据此类电子元件10c，能够更有效地减少外部电极14从层叠体12剥落的情况。

另外，内置于层叠体12的电路元件不限于线圈L。因此，在层叠体12也可以内置有电容、过滤器等元件。

并且，不必一定设置导体层17。

并且，代替经由阻挡膜50a、50b来曝光，也可以经由光掩模来进行曝光。

工业可用性

本发明对于电子元件的制造方法是有用的，特别是在能够抑制外部电极从层叠体剥落的方面是优异的。

标号说明

B1～B5、b1～b5：通孔导体；L：线圈；L1～L4：切割线；O1～O12：开口；10a～10c：电子元件；12：层叠体；14a、14b：外部电极；15a、15b、16a、16b、16′a、16′b、17a、17b、17′a、17′b、124a：导体层；20、22a～22h、120：绝缘体层；24a～24f：线圈导体；50a、50b：阻挡膜；60：方向识别标记；112：母层叠体

Claims (6)

1.一种电子元件的制造方法，其特征在于，

具备：

层叠多个第一绝缘体层与多个第一导体层的工序；

在所述第一绝缘体层上形成第二绝缘体层的工序，该第二绝缘体层设置有沿规定方向延伸的多个第一槽；

在所述第一槽的内周面、以及所述第二绝缘体层上的与该第一槽邻接的区域，以与所述第一导体层电连接的方式形成成为外部电极的第二导体层的工序；以及

对所述第一绝缘体层、所述第二绝缘体层、所述第一导体层以及所述第二导体层进行烧制的工序。

2.根据权利要求1所述的电子元件的制造方法，其特征在于，

所述电子元件的制造方法进一步具备：沿所述第一槽切割由所述第一绝缘体层以及所述第二绝缘体层构成的母层叠体而得到多个层叠体的工序，

在对所述第一绝缘体层、所述第二绝缘体层、所述第一导体层以及所述第二导体层进行烧制的工序中，烧制所述多个层叠体。

3.根据权利要求1或2所述的电子元件的制造方法，其特征在于，

层叠所述多个第一绝缘体层与所述多个第一导体层的工序包含：在所述第一绝缘体层上形成沿所述规定方向延伸的第三导体层的工序，

在形成所述第二绝缘体层的工序中，以在从层叠方向俯视观察时，所述第一槽与所述第三导体层重叠、并且具有比该第三导体层的宽度窄的宽度的方式，在所述第一绝缘体层以及该第三导体层上形成该第二绝缘体层。

4.根据权利要求1所述的电子元件的制造方法，其特征在于，

所述电子元件的制造方法进一步具备：在所述第二绝缘体层上形成第三绝缘体层的工序，该第三绝缘体层以从层叠方向俯视观察时与所述第一槽重叠的方式设置有第二槽，该第二槽具有比所述第一槽的宽度宽的宽度，

在形成所述第二导体层的工序中，对所述第一槽以及所述第二槽填充导电材料。

5.根据权利要求4所述的电子元件的制造方法，其特征在于，

所述电子元件的制造方法进一步具备：沿所述第一槽切割由所述第一绝缘体层、所述第二绝缘体层以及所述第三绝缘体层构成的母层叠体而得到多个层叠体的工序，

在对所述第一绝缘体层、所述第二绝缘体层、所述第一导体层、所述第二导体层进行烧制的工序中，烧制所述多个层叠体。

6.根据权利要求1～5中任意一项所述的电子元件的制造方法，其特征在于，

设置有所述第一槽的所述第二绝缘体层通过光刻工序而形成。

Images