JP2015177092A - 積層チップの製造方法 - Google Patents

積層チップの製造方法 Download PDF

Info

Publication number
JP2015177092A
JP2015177092A JP2014053207A JP2014053207A JP2015177092A JP 2015177092 A JP2015177092 A JP 2015177092A JP 2014053207 A JP2014053207 A JP 2014053207A JP 2014053207 A JP2014053207 A JP 2014053207A JP 2015177092 A JP2015177092 A JP 2015177092A
Authority
JP
Japan
Prior art keywords
conductor pattern
chip
sheet
laminated
cutting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014053207A
Other languages
English (en)
Inventor
洋樹 河内
Hiroki Kawachi
洋樹 河内
三井 和幸
Kazuyuki Mitsui
和幸 三井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FDK Corp
Original Assignee
FDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by FDK Corp filed Critical FDK Corp
Priority to JP2014053207A priority Critical patent/JP2015177092A/ja
Publication of JP2015177092A publication Critical patent/JP2015177092A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Manufacturing Cores, Coils, And Magnets (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

【課題】確実に導体パターンの切断端を積層チップの切断縁上に臨ませることができ、よって外部電極との導通不良の発生を防止することできる積層チップの製造方法を提供する。【解決手段】隣接する一方のチップ領域15Aの導体パターン63の端部に、切断線の設定領域Hを越えて他方のチップ領域15Bにはみ出す延長部64を連設する。その際、スクリーンマスク50に、主となる導体パターン63Aの形成部53Aと、ダミーの導体パターン64Aの形成部53Aとを設け、延長部64をダミーの導体パターン64Aとして形成することで、多数の導体パターン63を1枚のシート60上に形成したときに、一方のチップ領域15Aの主となる導体パターン63Aの端部に、他方のチップ領域15Bのダミーの導体パターン63を連続させる。そして、シート60を切り分けることで、導体パターン63の切断端を外部電極への接続端65とした積層チップを作製する。【選択図】図1

Description

本発明は、積層インダクタ等の積層コイル装置を構成する積層チップの製造方法に関するものである。
例えば、図2(a)、(b)に示すように、積層インダクタ等の積層コイル装置10は、絶縁シート2上にコイルの一部形状をなす導体パターン3を形成してなる積層チップ1B〜1Fを多数積層し、上記導体パターン3を順次ビア4で層間接続することによりコイルを形成し、上記コイルの両端に位置する積層チップ1B、1Fの導体パターン3の各一端5、6を、接続端として外部電極11、12に接続することにより構成されている。符号1Aで示す絶縁シートは、一番上に配置したカバー用の絶縁シートである。この種の積層インダクタの例は、特許文献1などにおいて広く知られている。
ところで、この種の積層コイル装置の積層チップを製造する場合、通常、1枚の絶縁シートに、例えばスクリーン印刷などによって同形状の多数の導体パターンを並列的に形成しておき、印刷後の1枚のシートをチップ領域ごとに切断線に沿って切り分けることにより、多数の積層チップを得るという方法が採られている。
その際、図2(a)中の積層チップ1Bのように、外部電極11に接続する導体パターン3を備えた積層チップを切り分ける場合には、積層チップ1Bの切断縁(切断線で切断したときの縁)上に、導体パターン3の外部電極11に対する接続端5が臨むように、切断線を設定して切り分けを行っている。
この点につき、図3を用いて詳細に説明すると、同図中に符号20で示す1枚の絶縁シート20上には、切り分け予定の多数のチップ領域15が設定されており、各々のチップ領域15ごとに同形状の導体パターン3が、例えばスクリーン印刷によって形成されている。隣接するチップ領域15の間には、隣接する各チップ領域15の一部を含むことを許した状態で、各々のチップ領域15ごとに絶縁シート20を切り分けるための切断線30の設定領域Hが確保されている。
そして、その設定領域H内に設定した切断線30に沿って絶縁シート20を切り分けることにより、切断線30で切り分けた積層チップ1Bの切断縁上に、導体パターン3の切断端(導体の露出部)が、外部電極への接続端5として臨むように製造を行っている。
特開2008−21788号公報
ところが、予め設定した切断線30で必ずしも切断できない場合もある。例えば、切断線の設定領域Hの端部までにしか、接続端となるべき導体パターン3の端部が形成されていないような場合、設定領域Hの端部に切断線30を厳密に設定して切り分ければ、切り分けた状態の積層チップの切断縁上に、導体パターン3の切断端を外部導体への接続端5として臨ませることができる。
しかし、設定領域Hの端部から少しでも内側に入った位置に切断線が設定されて切り分けが行われた場合、例えば、図3の点線で示す位置に切断線31が設定されて切り分けが行われてしまった場合には、切断縁上に導体パターン3の切断端を臨ませることができない。
すなわち、積層チップを切り分ける際に切断位置ズレが生じた場合には、導体パターン3の切断端が積層チップの切断縁上に臨まないことになる。そうした場合、外部電極11(12)と導体パターン3を安定して導通させることができず、電気的特性の歩留まりを大きく低下させる問題がある。
当初から切断線の設定位置を厳密に管理することができれば、そのような問題を起こすこともないが、実際には切断線の設定位置はある幅で管理せざるを得ず、切断線の設定範囲内において、少しでも切断位置がずれると品質が不安定になるという事態は避けたい。
本発明は、上記事情に鑑みてなされたもので、切断線の設定領域の内側であれば、実際の切断位置に多少のズレが生じた場合であっても、確実に導体パターンの切断端を積層チップの切断縁上に臨ませることができ、よって外部電極との導通不良の発生を防止することできる積層チップの製造方法を提供することを目的とするものである。
上記課題を解決するために、請求項1に記載の発明に係る積層チップの製造方法は、絶縁シート上にコイルの一部形状をなす導体パターンを形成してなる積層チップを多数積層し、上記導体パターンを順次接続することでコイルを形成し、上記コイルの両端に位置する積層チップの導体パターンの各一端を、接続端として外部電極に接続した積層コイル装置の上記コイルの両端に位置する積層チップの製造方法であって、切り分け予定のチップ領域を多数有し各チップ領域ごとに同形状の導体パターンを形成してなる1枚のシートを、上記チップ領域ごとに切り分けることで上記積層チップを作製することとし、隣接するチップ領域の間に、隣接する各チップ領域の一部を含むことを許した状態で、各チップ領域ごとにシートを切り分けるための切断線の設定領域を確保し、その設定領域内に設定した切断線で上記シートを切り分けることにより、切断線で切り分けた積層チップの切断縁上に上記導体パターンの切断端を上記外部電極への接続端として臨ませる積層チップの製造方法において、隣接する2つのチップ領域のうち一方のチップ領域の導体パターンの端部に、上記切断線の設定領域を越えて他方のチップ領域にはみ出す延長部を連設し、上記導体パターンの端部から上記延長部に連続する導体パターン上でシートを切り分けることで積層チップを得ることを特徴とするものである。
請求項2に記載の発明に係る積層チップの製造方法は、請求項1に記載の発明において、上記シートの各チップ領域に形成する同形状の導体パターンとして、上記コイルの一部形状をなす主となる導体パターンの他に、上記延長部をダミーの導体パターンとして形成することにより、多数の導体パターンを1枚のシート上に形成したときに、隣接する一方のチップ領域の上記主となる導体パターンの端部に、他方のチップ領域の上記ダミーの導体パターンが連続するようにしたことを特徴とするものである。
請求項3に記載の発明に係る積層チップの製造方法は、請求項2に記載の発明において、上記シート上にスクリーン印刷することで上記導体パターンを形成することとし、上記スクリーン印刷に用いるスクリーンマスクに、上記主となる導体パターンの形成部と上記ダミーの導体パターンの形成部とを設けたことを特徴とするものである。
請求項1〜3に記載の発明によれば、切断線の設定領域内であれば、切断線の設定位置に多少のズレが生じた場合であっても、確実に導体パターンの切断端を、外部電極への接続端として、積層チップの切断縁上に臨ませることができる。したがって、外部電極との導通の不安定化を回避して、積層チップの製造歩留まりの向上を図ることができる。
また、請求項2に記載の発明によれば、絶縁シート上にコイルの一部形状をなす主となる導体パターンを形成する際に、予めダミーの導体パターンを追加して形成しておくだけで、切断後の積層チップの外部電極との導通の不安定化を避けることができる。
さらに、請求項3に記載の発明によれば、スクリーン印刷する際のスクリーンマスクにダミーの導体パターンを形成する部分を設けておくだけで、切断後の積層チップの外部電極との導通の不安定化を避けることができる。
本発明の実施形態の製造方法の説明図であり、(a)は使用するスクリーンマスクの平面図、(b)は(a)のスクリーンマスクを使って複数のチップ領域の導電パターンを印刷した場合のシートの一部を示す平面図である。 一般の積層インダクタの説明図で、(a)は分解斜視図、(b)は積層インダクタの製品にまとめた状態を示す斜視図である。 従来の問題点を説明するためのシートの一部を示す平面図である。
以下、本発明の実施形態を、図面を参照して説明する。
図1は実施形態の製造方法の説明図であり、(a)は使用するスクリーンマスクの平面図、(b)は(a)のスクリーンマスクを使って複数のチップ領域の導電パターンを印刷した場合のシートの一部を示す平面図である。
この実施形態の製造方法は、前に述べた方法と同様に、1枚の絶縁シートに同形状の多数の導体パターンをスクリーン印刷(それ以外の方法も可)により形成し、印刷後の1枚のシートをチップ領域ごとに切断線に沿って切り分けることにより、多数の積層チップを得るという方法である。
製造の対象である積層チップは、図2(a)中の積層チップ1Bのように、切り分けた積層チップの切断縁上に、導体パターンの外部電極に対する接続端が臨むようにしたものである。
そこで、本実施形態の製造方法では、まず、図1(b)に示すように、1枚の絶縁シート60上に、切り分け予定の多数のチップ領域15を設定し、各々のチップ領域15ごとに同形状の導体パターン63をスクリーン印刷によって形成する。そして、隣接するチップ領域15の間に、隣接する各チップ領域15の一部を含むことを許した状態で、各々のチップ領域15ごとに絶縁シート60を切り分けるための切断線30、31の設定領域Hを確保する。
その際に、隣接する2つのチップ領域15のうち一方のチップ領域15Aの導体パターン63の端部(外部電極に接続するための接続端65を形成すべき端部)に、切断線30、31の設定領域Hを越えて他方のチップ領域15にはみ出す延長部64を連設しておく。
具体的には、シート60の各チップ領域15に形成する同形状の導体パターン63として、コイルの一部形状をなす主となる導体パターン63Aの他に、延長部64をダミーの導体パターン64Aとして形成することにより、多数の導体パターン63を1枚のシート60上に形成したときに、隣接する一方のチップ領域15Aの主となる導体パターン63Aの端部に、他方のチップ領域15Bのダミーの導体パターン64Aが連続するようにする。
そのために、図1(a)に示すように、導体パターン63のスクリーン印刷に用いるスクリーンマスク50に、予め、主となる導体パターン63Aの形成部53Aとダミーの導体パターン64Aの形成部54Aとを設けておく。そうすることにより、図1(b)に示すように、多数の導体パターン63を1枚のシート60上に形成したときに、隣接する一方のチップ領域15Aの主となる導体パターン63Aの端部に、他方のチップ領域15Bのダミーの導体パターン64Aが、延長部64として連続するようになる。
したがって、設定領域H内に設定した切断線31でシート60を切り分けることにより、切断線31で切り分けた積層チップの切断縁上に、導体パターン63の切断端を、外部電極への接続端65として臨ませる積層チップを得ることができる。
この場合、切断線の設定領域H内であれば、設定位置が多少ズレた切断線31で切断した場合であっても、確実に導体パターン63の切断端を、外部電極への接続端65として、積層チップの切断縁上に臨ませることができる。したがって、外部電極との導通の不安定化を回避して、積層チップの製造歩留まりの向上を図ることができる。
特に、絶縁シート60上にコイルの一部形状をなす主となる導体パターン63Aを形成する際に、予めダミーの導体パターン64Aを追加して形成しておくだけで、つまり、スクリーン印刷する際のスクリーンマスク50にダミーの導体パターン64Aの形成部54Aを設けておくだけで、必ず導体パターン63の切断端を、外部電極への接続端65として、積層チップの切断縁上に臨ませることができる。したがって、切断後の積層チップの外部電極との導通の不安定化を避けることができる。
なお、ダミーの導体パターン64Aを形成する際に、主となる導体パターン63のうちの接続端を形成する部分以外の箇所とダミーの導体パターン64Aが近過ぎる関係にあるときは、必要に応じて、主となる導体パターン63に、性能上の影響のない範囲で、ダミーの導体パターン64Aとの近接を避ける逃げ部66を設けるように、スクリーンマスク50に逃げ形成部56を設けるようにしてもよい。
15 チップ領域
15A 一方のチップ領域
15B 他方のチップ領域
53A 主となる導体パターンの形成部
54A ダミーの導体パターンの形成部
60 シート
63 導体パターン
63A 主となる導体パターン
64 延長部
64A ダミーの導体パターン
65 接続端
H 切断線の設定領域

Claims (3)

  1. 絶縁シート上にコイルの一部形状をなす導体パターンを形成してなる積層チップを多数積層し、上記導体パターンを順次接続することでコイルを形成し、上記コイルの両端に位置する積層チップの導体パターンの各一端を、接続端として外部電極に接続した積層コイル装置の上記コイルの両端に位置する積層チップの製造方法であって、
    切り分け予定のチップ領域を多数有し各々のチップ領域ごとに同形状の導体パターンを形成してなる1枚のシートを、上記チップ領域ごとに切り分けることで上記積層チップを作製することとし、隣接するチップ領域の間に、隣接する各チップ領域の一部を含むことを許した状態で、各々のチップ領域ごとにシートを切り分けるための切断線の設定領域を確保し、その設定領域内に設定した切断線で上記シートを切り分けることにより、切断線で切り分けた積層チップの切断縁上に上記導体パターンの切断端を上記外部電極への接続端として臨ませる積層チップの製造方法において、
    隣接する2つのチップ領域のうち一方のチップ領域の導体パターンの端部に、上記切断線の設定領域を越えて他方のチップ領域にはみ出す延長部を連設し、上記導体パターンの端部から上記延長部に連続する導体パターン上でシートを切り分けることで積層チップを得ることを特徴とする積層チップの製造方法。
  2. 上記シートの各チップ領域に形成する同形状の導体パターンとして、上記コイルの一部形状をなす主となる導体パターンの他に、上記延長部をダミーの導体パターンとして形成することにより、多数の導体パターンを1枚のシート上に形成したときに、隣接する一方のチップ領域の上記主となる導体パターンの端部に、他方のチップ領域の上記ダミーの導体パターンが連続するようにしたことを特徴とする請求項1に記載の積層チップの製造方法。
  3. 上記シート上にスクリーン印刷することで上記導体パターンを形成することとし、上記スクリーン印刷に用いるスクリーンマスクに、上記主となる導体パターンの形成部と上記ダミーの導体パターンの形成部とを設けたことを特徴とする請求項2に記載の積層チップの製造方法。
JP2014053207A 2014-03-17 2014-03-17 積層チップの製造方法 Pending JP2015177092A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014053207A JP2015177092A (ja) 2014-03-17 2014-03-17 積層チップの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014053207A JP2015177092A (ja) 2014-03-17 2014-03-17 積層チップの製造方法

Publications (1)

Publication Number Publication Date
JP2015177092A true JP2015177092A (ja) 2015-10-05

Family

ID=54255970

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014053207A Pending JP2015177092A (ja) 2014-03-17 2014-03-17 積層チップの製造方法

Country Status (1)

Country Link
JP (1) JP2015177092A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020088230A (ja) * 2018-11-28 2020-06-04 Tdk株式会社 コイル部品
WO2022146127A1 (ko) * 2021-01-04 2022-07-07 엘지이노텍 주식회사 코일 부재 및 이를 포함하는 카메라 모듈

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09312232A (ja) * 1996-05-22 1997-12-02 Matsushita Electric Ind Co Ltd 積層チップインダクタの製造方法
JP2008177365A (ja) * 2007-01-18 2008-07-31 Murata Mfg Co Ltd 電子部品製造方法
JP2010165975A (ja) * 2009-01-19 2010-07-29 Murata Mfg Co Ltd 積層インダクタ
JP2011009391A (ja) * 2009-06-25 2011-01-13 Murata Mfg Co Ltd 電子部品
JP2013153009A (ja) * 2012-01-24 2013-08-08 Murata Mfg Co Ltd 電子部品

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09312232A (ja) * 1996-05-22 1997-12-02 Matsushita Electric Ind Co Ltd 積層チップインダクタの製造方法
JP2008177365A (ja) * 2007-01-18 2008-07-31 Murata Mfg Co Ltd 電子部品製造方法
JP2010165975A (ja) * 2009-01-19 2010-07-29 Murata Mfg Co Ltd 積層インダクタ
JP2011009391A (ja) * 2009-06-25 2011-01-13 Murata Mfg Co Ltd 電子部品
JP2013153009A (ja) * 2012-01-24 2013-08-08 Murata Mfg Co Ltd 電子部品

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020088230A (ja) * 2018-11-28 2020-06-04 Tdk株式会社 コイル部品
JP7215112B2 (ja) 2018-11-28 2023-01-31 Tdk株式会社 コイル部品
WO2022146127A1 (ko) * 2021-01-04 2022-07-07 엘지이노텍 주식회사 코일 부재 및 이를 포함하는 카메라 모듈

Similar Documents

Publication Publication Date Title
US20180019052A1 (en) Laminated coil component and method of manufacturing the same
US9653209B2 (en) Method for producing electronic component
JP2006179873A (ja) 積層型チップキャパシタ及びその製造方法
US9232643B2 (en) Ceramic wiring board, multi-piece ceramic wiring board, and method for producing same
JP2010165975A (ja) 積層インダクタ
WO2016058348A1 (zh) 短路单元和阵列基板
JP6528075B2 (ja) 積層コイル部品
JP2009206110A (ja) 電子部品
US11508513B2 (en) Coil-embedded ceramic substrate
JPWO2013039227A1 (ja) Ptcデバイス
TWI388043B (zh) 線路板及其製作方法
CN104822228A (zh) 带电路的悬挂基板集合体板
JP2015177092A (ja) 積層チップの製造方法
JP2007049071A (ja) チップ抵抗器とその製造方法
JP5295807B2 (ja) 配線基板多数個取り用の母基板
JP2013102035A (ja) セラミック基板およびその製造方法
JP4502130B2 (ja) 積層電子部品の製造方法
WO2017047383A1 (ja) 回路構成体およびその製造方法
JP2009099699A (ja) 電子部品の製造方法
JP6911369B2 (ja) 積層コイル部品の製造方法
JP2008103448A (ja) 積層電子部品とその製造方法
JP6354220B2 (ja) 積層型電子部品
KR20160081630A (ko) 단선이 용이하도록 배선된 만능기판
JP2009200404A (ja) セラミック配線板の製造方法
JP2019106413A (ja) コモンモードノイズフィルタ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170316

RD07 Notification of extinguishment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7427

Effective date: 20180126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180213

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20180221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180320

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180511

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181120

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190521