CN102544676A

CN102544676A - 电子元器件

Info

Publication number: CN102544676A
Application number: CN2011102802681A
Authority: CN
Inventors: 增田博志; 森隆浩
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2010-08-25
Filing date: 2011-08-19
Publication date: 2012-07-04
Anticipated expiration: 2031-08-19
Also published as: US8754723B2; US20120049974A1; CN102544676B; JP5163714B2; JP2012049694A

Abstract

提供一种能够抑制在层叠体上发生弯曲的电子元器件。外部电极14a、14b以及外部电极14c、14d分别设置在层叠体12的下表面S2上，且分别与主线路ML的两端以及副线路SL相连接。在设置于层叠体12的上表面S1一侧的绝缘体16上，而非在设置有主线路ML的绝缘体层16以及设置有副线路SL的绝缘体层16上，设置有防止弯曲用导体26。当从z轴方向进行俯视时，防止弯曲用导体26与外部电极14重合。在设置于层叠体12的下表面S2一侧的绝缘体层16上，而非在设置有防止弯曲用导体26的绝缘体层16上，并未设置不与主线路ML或者副线路SL相连接的导体层。

Description

电子元器件

技术领域

本发明涉及电子元器件，更特别涉及内装有方向性耦合器的电子元器件。

背景技术

作为以往的电子元器件，公知的有例如专利文献1中所记载的耦合器。下面，参照附图对专利文献1中所记载的耦合器进行说明。图3是专利文献1中所记载的耦合器500的透视图。

耦合器500具有介质基体502、第1导体线路504、第2导体线路506、通孔导体B1～B4、以及第1端子508至第4端子514。

介质基体502是通过层叠长方形的多个介质层而构成的。第1导体线路504以及第2导体线路506是设置于介质层上的线状导体，且相互之间进行电磁耦合。第1端子508至第4端子514是设置于介质基体的底面的外部电极。通孔导体B1～B4沿着层叠方向贯穿介质层。通孔导体B1、B2分别与第1导体线路504的两端、以及第1端子508和第2端子510相连接，通孔导体B3、B4分别与第2导体线路506的两端、以及第3端子512和第4端子514相连接。

专利文献1中所记载的耦合器500如下所说明的那样，能够实现元件的小型化。在一般的耦合器中，第1端子至第4端子设置于介质基体的侧面。在这种情况下，就需要用于将第1导体线路的两端和第1端子及第2端子之间进行电连接的引出导体、以及用于将第2导体线路的两端和第3端子及第4端子之间进行电连接的引出导体。引出导体从第1导体线路的两端以及第2导体线路的两端向着介质层的外边缘延伸。因此，为了在介质层上确保用于设置引出导体的区域，必须增大该介质层。结果，使得耦合器大型化。

另一方面，在专利文献1所记载的耦合器500中，利用通孔导体B1、B2将第1导体线路504的两端、和第1端子508及第2端子510相连接。同样地，利用通孔导体B3、B4将第2导体线路506的两端、和第3端子512及第4端子514相连接。通孔导体B1～B4在层叠方向上延伸。因此，在耦合器500中，在介质层上并不需要确保用于设置通孔导体B1～B4的区域。结果，在专利文献1所记载的耦合器500中，能够实现元件的小型化。

然而，专利文献1中所记载的耦合器500如下所说明的那样，存在着在介质基体502上会发生弯曲的问题。更详细地说，在对介质基体502进行烧成时，介质层、以及第1端子508至第4端子514以不同的收缩率进行收缩。另外，将第1端子508至第4端子514设置在介质基体502的底面，而在介质基体502的上表面并未设置端子。这样，由于仅在介质基体502的底面上设置第1端子508至第4端子514，因此，介质基体502的上表面和底面的收缩率是不同的。结果，在介质基体502上会发生弯曲。

专利文献

专利文献1：日本专利特开2005-12559号公报

发明内容

因此，本发明的目的在于，提供一种能够抑制在层叠体上发生弯曲的电子元器件。

本发明的一个实施形态所涉及的电子元器件，包括：层叠体，该层叠体通过层叠多个绝缘体层而构成；主线路，该主线路设置于所述层叠体内；副线路，该副线路设置于所述层叠体内，且通过与所述主线路进行电磁耦合以与该主线路一起构成方向性耦合器；第1外部电极及第2外部电极，该第1外部电极及该第2外部电极设置于所述层叠体的下表面，且分别与所述主线路的两端相连接；第3外部电极及第4外部电极，该第3外部电极及该第4外部电极设置于所述层叠体的下表面，且分别与所述副线路的两端相连接；以及防止弯曲用导体，该防止弯曲用导体设置在位于所述层叠体的上表面一侧的所述绝缘体层上，而非设置在设置有所述主线路的所述绝缘体层及设置有所述副线路的所述绝缘体层上，且当从层叠方向进行俯视时，与所述第1外部电极至所述第4外部电极重合，在设置于所述层叠体的下表面一侧的所述绝缘体层上，而非在设置有所述防止弯曲用导体的所述绝缘体层上，并未设置不与所述主线路及所述副线路中的任何一种线路相连接的导体层。

根据本发明，能够抑制在层叠体上发生弯曲。

附图说明

图1是实施形态所涉及的电子元器件的立体图。

图2是实施形态所涉及的电子元器件的分解立体图。

图3是专利文献1所记载的耦合器的透视图。

标号说明

ML 主线路

S1 上表面

S2 下表面

SL 副线路

b1～b6、b11～b20 通孔导体

10 电子元器件

12 层叠体

14a～14d 外部电极

15 方向识别标记

16a～16h 绝缘体层

18a、18b、22a、22b 线路导体

20a～20c、24a～24g 连接导体

26 防止弯曲用导体

具体实施方式

下面，对本发明的实施形态所涉及的电子元器件进行说明。

(电子元器件的结构)

下面，参照附图，对本发明的实施形态所涉及的电子元器件的结构进行说明。图1是实施形态所涉及的电子元器件10的立体图。图2是实施形态所涉及的电子元器件10的分解立体图。下面，将电子元器件10的层叠方向定义为z轴方向，当从z轴方向进行俯视时，将沿着电子元器件10的短边的方向定义为x轴方向，将沿着电子元器件10的长边的方向定义为y轴方向。x轴、y轴以及z轴互相垂直。另外，在图2中，以与z轴方向相反的状态来图示电子元器件10。

如图1及图2所示，电子元器件10具有层叠体12、外部电极14(14a～14d)、方向识别标记15、防止弯曲用导体26(参照图2)、主线路ML(参照图2)以及副线路SL(参照图2)。

如图1所示，层叠体12形成为长方体形状。在层叠体12中，将位于z轴方向的正方向一侧的面、以及位于z轴方向的负方向一侧的面分别设为上表面S1、以及下表面S2。这里，下表面S2是安装面。也就是说，当将电子元器件10安装到电路基板上时，下表面S2与电路基板相对。

如图2所示，通过层叠绝缘体层16(16a～16h)以使其按照从z轴方向的负方向一侧向着正方向一侧的顺序来排列，从而构成层叠体12。绝缘体层16分别形成为长方形状，且分别利用介质材料来制作。下面，将绝缘体层16的z轴方向的负方向一侧的面称为表面，将绝缘体层16的z轴方向的正方向一侧的面称为背面。

如图1及图2所示，方向识别标记15设置于层叠体12的上表面S1上(即、绝缘体层16h的背面上)，是形成为圆形的导体。在将电子元器件10安装到电路基板上时，方向识别标记15用于识别该电子元器件10的朝向。

外部电极14分别利用导电性材料来构成，如图1及图2所示，该外部电极14设置于层叠体12的下表面S2上(即、绝缘体层16a的表面上)，且形成为长方形状。在下表面S2上，将外部电极14a设置于x轴方向的正方向一侧且y轴方向的负方向一侧的角落。在下表面S2上，将外部电极14b设置于x轴方向的正方向一侧且y轴方向的正方向一侧的角落。在下表面S2上，将外部电极14c设置于x轴方向的负方向一侧且y轴方向的负方向一侧的角落。在下表面S2上，将外部电极14d设置于x轴方向的负方向一侧且y轴方向的正方向一侧的角落。另外，外部电极14不从下表面S2露出，且并未设置在层叠体12的侧面上。

将主线路ML设置于层叠体12内，如图2所示，连接在外部电极14a和外部电极14b之间。也就是说，主线路ML的两端分别与外部电极14a和外部电极14b相连接。如图2所示，主线路ML利用线路导体18(18a、18b)、连接导体20(20a～20c)、以及通孔导体b1～b6来构成。

线路导体18a、18b分别利用导电性材料来构成，且设置于绝缘体层16c、16d的表面上，当从z轴方向的负方向一侧进行俯视时，该线路导体18a、18b是沿着顺时针方向旋转的。下面，当从z轴方向的负方向一侧进行俯视时，将线路导体18a、18b的顺时针方向的上流侧的端部称为上流端，将线路导体18a、18b的顺时针方向的下流侧的端部称为下流端。

通孔导体b1、b2利用导电性材料来构成，如图2所示，沿着z轴方向贯穿绝缘体层16a、16b，相互连接以构成1个通孔导体。通孔导体b1的z轴方向的负方向一侧的端部与外部电极14a相连接。也就是说，通孔导体b1构成主线路ML的端部。通孔导体b2的z轴方向的正方向一侧的端部与线路导体18a的上流端相连接。

通孔导体b3利用导电性材料来构成，如图2所示，沿着z轴方向贯穿绝缘体层16c。通孔导体b3的z轴方向的负方向一侧的端部与线路导体18a的下流端相连接。通孔导体b3的z轴方向的正方向一侧的端部与线路导体18b的上流端相连接。

通孔导体b4、b5、b6利用导电性材料来构成，如图2所示，沿着z轴方向贯穿绝缘体层16c、16b、16a，相互连接以构成1个通孔导体。通孔导体b4的z轴方向的正方向一侧的端部与线路导体18b的下流端相连接。通孔导体b6的z轴方向的负方向一侧的端部与外部电极14b相连接。由此，通孔导体b6构成主线路ML的端部。

连接导体20a、20b、20c分别利用导电性材料来构成，如图2所示，该连接导体20a、20b、20c是设置于绝缘体层16b、16c、16b的表面上的矩形上的导体。从z轴方向进行俯视时，设置连接导体20a以使其与通孔导体b1、b2重合。由此，即使在层叠绝缘体层16a和16b时偏离x轴方向或者y轴方向，导致在从z轴方向进行俯视时，通孔导体b1和通孔导体b2变得不一致，但也能够通过连接导体20a将通孔导体b1和通孔导体b2进行电连接。由于连接导体20b、20c的功能与连接导体20a的功能相同，因此省略说明。

如上所述构成的主线路ML如图2所示，从外部电极14a到外部电极14b之间，先一边沿着顺时针方向旋转、一边向着z轴方向的正方向一侧前进，然后向着z轴方向的负方向一侧、直线地前进。

将副线路SL设置于层叠体12内，如图2所示，连接在外部电极14c和外部电极14d之间。也就是说，副线路SL的两端分别与外部电极14c和外部电极14d相连接。如图2所示，副线路SL利用线路导体22(22a、22b)、连接导体24(24a～24g)、以及通孔导体b11～b20来构成。线路导体22a、22b分别利用导电性材料来构成，且设置于绝缘体层16f、16e上，当从z轴方向的负方向一侧进行俯视时，该线路导体22a、22b是沿着顺时针方向旋转的。下面，当从z轴方向的负方向一侧进行俯视时，将线路导体22a、22b的顺时针方向的上流侧的端部称为上流端，将线路导体22a、22b的顺时针方向的下流侧的端部称为下流端。

通孔导体b11～b15利用导电性材料来构成，如图2所示，沿着z轴方向贯穿绝缘体层16a～16e，相互连接以构成1个通孔导体。通孔导体b11的z轴方向的负方向一侧的端部与外部电极14c相连接。也就是说，通孔导体b11构成副线路SL的端部。通孔导体b15的z轴方向的正方向一侧的端部与线路导体22a的上流端相连接。

通孔导体b16利用导电性材料来构成，如图2所示，沿着z轴方向贯穿绝缘体层16e。通孔导体b 16的z轴方向的正方向一侧的端部与线路导体22a的下流端相连接。通孔导体b16的z轴方向的负方向一侧的端部与线路导体22b的上流端相连接。

通孔导体b17、b18、b19、b20利用导电性材料来构成，如图2所示，沿着z轴方向贯穿绝缘体层16d、16c、16b、16a，相互连接以构成1个通孔导体。通孔导体b17的z轴方向的正方向一侧的端部与线路导体22b的下流端相连接。通孔导体b20的z轴方向的负方向一侧的端部与外部电极14d相连接。也就是说，通孔导体b20构成副线路SL的端部。

连接导体24a、24b、24c、24d、24e、24f、24g分别利用导电性材料来构成，如图2所示，该连接导体24a、24b、24c、24d、24e、24f、24g是设置于绝缘体层16b、16c、16d、16e、16d、16c、16b的表面上的矩形上的导体。从z轴方向进行俯视时，设置连接导体24a以使其与通孔导体b11、b12重合。由此，即使在绝缘体层16发生层叠偏离，导致在从z轴方向进行俯视时，通孔导体b11与通孔导体b12变得不一致，但也能够通过连接导体24a将通孔导体b11和通孔导体b12进行电连接。由于连接导体24b～24g的功能与连接导体24a的功能相同，因此省略说明。

如上所述构成的副线路SL如图2所示，从外部电极14c到外部电极14d之间，先向着z轴方向的正方向一侧、直线地前进，然后一边沿着顺时针方向旋转、一边向着z轴方向的负方向一侧前进。

如上所述构成的主线路ML和副线路SL如图2所示，当从z轴方向进行俯视时，被主线路ML包围的区域和被副线路SL包围的区域互相重合。因此，主线路ML和副线路SL之间进行磁耦合。另外，在主线路ML和副线路SL中，当从z轴方向进行俯视时，线路导体18和线路导体22互相重合。此外，通孔导体b1～b6和通孔导体b11～b20之间相互平行地延伸。。因此，主线路ML和副线路SL之间进行电容耦合。如上所述，主线路ML和副线路SL之间通过互相进行电磁耦合，从而构成方向性耦合器。

防止弯曲用导体26利用导电性材料来构成，如图2所示，该防止弯曲用导体26是设置于绝缘体层16g的表面上的一层的矩形上的导体。更详细地说，在设置于层叠体12的上表面S1一侧(即、Z轴方向的正方向一侧)的绝缘体层16g的表面上，而非在设置有主线路ML的绝缘体层16a～16c以及设置有副线路SL的绝缘体层16a～16f的表面上，设置有防止弯曲用导体26。而且，当从z轴方向进行俯视时，防止弯曲用导体26与外部电极14a～14d相重合。再有，当从z轴方向进行俯视时，防止弯曲用导体26还与连接于外部电极14a～14d的通孔导体b1、b6、b11、b20重合。但是，在本实施形态所涉及的电子元器件10中，当从z轴方向进行俯视时，外部电极14a～14d从防止弯曲用导体26露出。

而且，当从z轴方向进行俯视时，防止弯曲用导体26与整个主线路ML及整个副线路SL重合。

另外，如图2所示，在层叠体12内，防止弯曲用导体26并未与其他导体进行电连接。

这里，在层叠体12中，在设置于下表面S2一侧(即、z轴方向的负方向一侧)的绝缘体层16a～16f上，而非在设置有防止弯曲用导体26的绝缘体层16g上，并未设置不与主线路ML及副线路SL相连接的导体层。也就是说，在绝缘体层16a～16f上，并未设置主线路ML、副线路SL以及外部电极14以外的结构。

在如上所述构成的电子元器件10中，将外部电极14a用作为输入端口，将外部电极14b用作为主输出端口，将外部电极14c用作为监视输出端口，将外部电极14d用作为50Ω终端端口。于是，若向外部电极14a输入信号，则从外部电极14b输出信号，同时从外部电极14c也输出信号。

(方向性耦合器的制造方法)

接着，参照图1及图2来说明电子元器件10的制造方法。

首先，准备要成为绝缘体层16的陶瓷生片。接着，在要成为绝缘体层16的陶瓷生片上分别形成通孔导体b1～b6、b11～b20。在形成通孔导体b1～b6、b11～b20时，向要成为绝缘体层16的陶瓷生片照射激光以形成通孔。然后，利用印刷涂覆等方法，向该通孔中填充Ag、Pd、Cu、Au或者它们的合金等的导电性糊剂。

再然后，利用丝网印刷法或光刻法等方法，在要成为绝缘体层16a～16g的陶瓷生片的表面上，涂覆以Ag、Pd、Cu、Au或它们的合金等为主要成分的导电性糊剂，由此，形成外部电极14、线路导体18和22、连接导体20和24、以及防止弯曲用导体26。另外，在形成外部电极14、线路导体18和22、以及连接导体20和24时，也可以对通孔填充导电性糊剂。

接着，将各陶瓷生片进行层叠。具体而言，对于要成为绝缘体层16a～16h的陶瓷生片，将其一片一片地层叠并压接，使其按照从z轴方向的负方向一侧到正方向一侧的顺序来排列。通过上述工序，形成母层叠体。对该母层叠体，利用静水压压机等来进行正式压接。

然后，利用转印等方法，在母层叠体的上表面S1上，形成方向识别标记15。

接着，利用切割刀来切割母层叠体，从而得到规定尺寸的层叠体12。再然后，对未烧成的层叠体12进行除粘合剂处理、以及烧成处理。

通过上述工序，能够得到被烧成后的层叠体12。对层叠体12实施滚筒抛光加工，并形成倒角。

最后，对外部电极14的表面实施镀Ni或镀Sn。经过上述工序，能够完成图1所示的电子元器件10。

(效果)

在如上所述构成的电子元器件10中，能够抑制在层叠体12上发生弯曲。更详细地说，在电子元器件10中，在设置于层叠体12的上表面S1一侧的绝缘体层16g的表面上，而非在设置有主线路ML的绝缘体层16a～16c以及设置有副线路SL的绝缘体层16a～16f上，设置有防止弯曲用导体26。也就是说，在层叠体12的上表面S1的附近设置有防止弯曲用导体26。由此，使得层叠体12的上表面S1的收缩率接近层叠体12的下表面S2的收缩率。因此，能够抑制在层叠体12上发生弯曲。

另外，在电子元器件10中，当从z轴方向进行俯视时，上表面S 1的与外部电极14重合的区域的收缩率和下表面S2的设置有外部电极14的区域的收缩率之差较大。因此，在电子元器件10中，当从z轴方向进行俯视时，防止弯曲用导体26与外部电极14a～14d重合。由此，当从z轴方向进行俯视时，在上表面S1上与外部电极14重合的区域的收缩率和在下表面S2上设置有外部电极14的区域的收缩率之差变小。结果，能够抑制在层叠体12上发生弯曲。

另外，在电子元器件10中，若在层叠体12的下表面S2的附近设置有导体层，则由于层叠体12的下表面S2的收缩率与层叠体12的上表面S1的收缩率之差会变大，因此，在层叠体上会发生弯曲。因此，在电子元器件10中，在设置于下表面S2一侧的绝缘体层16a～16f上，而非在设置有防止弯曲用导体26的绝缘体层16g上，并未设置不与主线路ML及副线路SL相连接的导体层。也就是说，在层叠体12的下表面S2的附近，并未设置主线路ML、副线路SL以及外部电极14以外的导体层。由此，使得层叠体12的上表面S1的收缩率接近层叠体12的下表面S2的收缩率。因此，在对层叠体12进行烧成时，能够抑制在层叠体12上发生弯曲。

另外，在电子元器件10中，当从z轴方向进行俯视时，防止弯曲用导体26还与分别连接于外部电极14a～14d的通孔导体b1、b6、b11、b20重合。由此，使得层叠体12的上表面S1的收缩率接近层叠体12的下表面S2的收缩率。因此，在对层叠体12进行烧成时，能够抑制在层叠体12上发生弯曲。

另外，本申请的发明人制作了设置有防止弯曲用导体26的电子元器件10(下面称为第1样品)、以及没有设置防止弯曲用导体26的电子元器件(下面称为第2样品)，并对在第1样品和第2样品上发生的弯曲进行了测定。

对于第1样品及第2样品的各部分的尺寸进行说明。如图1所示，将第1样品及第2样品的x轴方向的宽度W定为450μm，将y轴方向的长度L定为600μm，将z轴方向的高度定为250μm。另外，如图2所示，将第1样品及第2样品的外部电极14的x轴方向的宽度D1定为175μm，将y轴方向的长度D2定为250μm。而且，在第1样品中，将防止弯曲用导体26的外边缘与绝缘体层16g的外边缘之间的间隔D3定为75μm。此外，在图1中，虽然防止弯曲用导体26的外边缘与绝缘体层16的外边缘之间的间隔不均匀，但是在第1样品中，将防止弯曲用导体26的外边缘与绝缘体层16g的外边缘之间的间隔设置为均匀。

根据本实验，在第1样品中未发生弯曲，与此相反，在第2样品中发生了大小为17μm的弯曲。所谓大小为17μm的弯曲，表示主面的最上部与主面的最下部之间的距离为17μm。如上所述可知，根据本发明的电子元器件10，能够抑制在层叠体12上发生弯曲。

另外，在电子元器件10中，将与主线路ML的两端及副线路SL的两端相连接的外部电极14设置在层叠体12的下表面S2上，而且，主线路ML及副线路SL的两端利用通孔导体b1、b6、b11、b20来构成。也就是说，并未从层叠体12的侧面引出主线路ML及副线路SL。因此，在层叠体12中，因为不需要用于从层叠体12的侧面引出主线路ML及副线路SL的引出导体，因此，在绝缘体层16中也不需要用于设置引出导体的区域。结果，能够实现电子元器件10的小型化。

而且，在电子元器件10中，当从z轴方向进行俯视时，防止弯曲用导体26与整个主线路ML及整个副线路SL重合。由此，能够抑制从主线路ML及副线路SL发射出的噪声泄露到电子元器件10的外部，同时能够抑制来自电子元器件10以外的噪声侵入到主线路ML及副线路SL内。

此外，在电子元器件10中，利用一层的矩形的防止弯曲用导体26来与外部电极14重合。由此，当从z轴方向进行俯视时，防止弯曲用导体26能够覆盖层叠体12内部的较大范围。结果，在电子元器件10中，能够抑制从主线路ML及副线路SL发射出的噪声泄露到电子元器件10的外部，同时能够抑制来自电子元器件10以外的噪声侵入到主线路ML及副线路SL内。

(其他实施形态)

另外，电子元器件10并不仅限于上述实施形态所示的结构，在符合本发明宗旨的范围内能够变更设计。例如，虽然仅设置一层防止弯曲用导体26，但是也可以在多层绝缘体层16的表面上设置多层防止弯曲用导体26。此外，也可以在一层的绝缘体层16的表面上设置多个防止弯曲用导体26。

另外，在电子元器件10中，虽然防止弯曲用导体26设置在层叠体12内，但是也可以从层叠体12向外部露出。也就是说，防止弯曲用导体26也可以设置在层叠体12的上表面S1上。由此，能够将防止弯曲用导体26用作为方向识别标记。在将防止弯曲用导体26用作为方向识别标记的情况下，为了使防止弯曲用导体26具有方向性，最好对其设置切口或孔等。

另外，在电子元器件10中，当从z轴方向进行俯视时，外部电极14的一部分从防止弯曲用导体26露出。然而，当从z轴方向进行俯视时，整个外部电极14也可以与防止弯曲用导体26重合。

工业上的实用性

如上所述，本发明适用于电子元器件，特别具有能够抑制在层叠体上发生弯曲的优点。

Claims

1.一种电子元器件，其特征在于，包括：

层叠体，该层叠体通过层叠多个绝缘体层而构成；

主线路，该主线路设置于所述层叠体内；

副线路，该副线路设置于所述层叠体内，且通过与所述主线路进行电磁耦合以与该主线路一起构成方向性耦合器；

第1外部电极及第2外部电极，该第1外部电极及该第2外部电极设置于所述层叠体的下表面，且分别与所述主线路的两端相连接；

第3外部电极及第4外部电极，该第3外部电极及该第4外部电极设置于所述层叠体的下表面，且分别与所述副线路的两端相连接；以及

防止弯曲用导体，该防止弯曲用导体设置在位于所述层叠体的上表面一侧的所述绝缘体层上，而非设置在设置有所述主线路的所述绝缘体层及设置有所述副线路的所述绝缘体层上，且当从层叠方向进行俯视时，与所述第1外部电极至所述第4外部电极重合，

在设置于所述层叠体的下表面一侧的所述绝缘体层上，而非在设置有所述防止弯曲用导体的所述绝缘体层上，并未设置不与所述主线路及所述副线路中的任何一种线路相连接的导体层。

2.如权利要求1所述的电子元器件，其特征在于，

在所述层叠体内，所述防止弯曲用导体不与其他导体进行电连接。

3.如权利要求1或2中的任一项所述的电子元器件，其特征在于，

当从层叠方向进行俯视时，所述防止弯曲用导体与所述主线路及所述副线路重合。

4.如权利要求1至3中的任一项所述的电子元器件，其特征在于，

当从层叠方向进行俯视时，所述防止弯曲用导体形成为一个与所述第1外部电极至所述第4外部电极重合的矩形。

5.如权利要求1至4中的任一项所述的电子元器件，其特征在于，

利用设置于所述绝缘体层上的线路导体及沿着层叠方向贯穿所述绝缘体层的通孔导体，构成所述主线路及所述副线路，

所述主线路的两端及所述副线路的两端利用所述通孔导体与所述外部电极相连接。

6.如权利要求1至5中的任一项所述的电子元器件，其特征在于，

所述防止弯曲用导体设置在所述层叠体的上表面。