JP2014131252A - 遅延回路素子および遅延回路装置 - Google Patents

Abstract

【課題】 遅延時間の調整が容易な遅延回路装置を作製することが可能な遅延回路素子、およびそのような遅延回路装置を提供すること。
【解決手段】 第１主面11および第１主面11と反対側の第２主面12とを有する絶縁基板１と、絶縁基板１に、第１主面11から第２主面12にかけて貫通するように設けられた複数の貫通導体２と、絶縁基板１に、複数の貫通導体２のうちいずれか一対の貫通導体２の間を接続するようにして設けられた遅延回路３とを備えており、平面視において、複数の貫通導体２は、それぞれ互いに中心角および半径が互いに同じである複数の仮想の円弧の端部に位置している遅延回路素子９。
【選択図】 図１

Description

本発明は、コンピュータ、通信機器および通信機器等の電子機器において信号を遅延させるために用いられる遅延回路素子および遅延回路装置に関する。

コンピュータ、通信機器および通信機器等の電子機器において、複数の伝送線路に分かれて伝送された複数の電気信号同士が合成されるときに、複数の電気信号間の位相を揃えるために、一部の電気信号に対して所定時間の遅延処理が行なわれる場合がある。このような場合、必要な遅延時間に対応した遅延回路（ディレイライン）が設けられた遅延用の回路板が用いられる。

従来用いられている遅延用の回路板としては、所定の遅延時間に対応した遅延回路が、セラミック基板等の基板に設けられたものが挙げられる（特許文献１および２等を参照）。このような遅延用の回路板は、絶縁性の基板と、基板の内部等に設けられた遅延回路とを有し、遅延回路の両端部が基板の主面に電気的に導出されて形成されている。基板の主面に導出された遅延回路の両端部のうち一方端部から電気信号が入力され、遅延回路によって所定時間の遅延処理が行なわれた後、遅延回路の両端部のうち他方端部から電気信号が出力される。

特開平６−152208号公報 特開平10−22709号公報

上記従来技術の遅延用の回路板においては、求められる遅延時間に応じて、そのような遅延時間を有する遅延回路を絶縁板に設けて回路板を準備する必要がある。例えば、複数種類の遅延時間にそれぞれ対応して、複数の遅延用の回路板を準備する必要がある。そのため、遅延回路素子を有する電子機器としての生産性および経済性等が低くなる可能性がある。

本発明の一つの態様の遅延回路素子は、第１主面および該第１主面と反対側の第２主面を有する絶縁基板と、前記絶縁基板の前記第１主面および前記第２主面に設けられており、前記第１主面と前記第２主面との間で、平面視で重なり合うとともに互いに電気的に接続された複数の電極と、前記絶縁基板に、前記複数の電極のうちいずれか一対の電極の間を接続するようにして設けられた遅延回路とを備えており、前記複数の電極が、平面視において前記絶縁基板と重なる仮想の円の円周に沿って、それぞれの電極間の隣接間隔同士が互いに同じ長さになるように配置されていることを特徴とする。

また、本発明の一つの態様の遅延回路装置は、上記構成の複数の遅延回路素子が、上下に積層されるとともに、互いに電気的に接続されてなることを特徴とする。

本発明の一つの態様の遅延回路素子によれば、上記構成であることから、複数個が上下に積層されて、それぞれの遅延回路素子の遅延回路同士が順次電気的に接続されて、所定
時間の遅延回路を有する遅延回路装置が容易に形成され得る。複数の遅延回路素子が互いに同じ構成であるため、複数の遅延回路素子の生産および積層が、容易である。例えば、一つの遅延回路素子が有する一対の電極のうち一方の電極と、その上側の遅延回路素子が有する一対の電極のうち他方の電極とが互いに接続されたときに、両方の遅延回路素子の遅延回路同士が互いに直列に接続される。そのため、これらの遅延回路素子のそれぞれの遅延回路における遅延時間の合計の遅延時間を有する遅延回路装置が容易に形成され得る。

また、遅延回路装置においては、その最下層の遅延回路素子の第１主面に設けられた入力端子および出力端子が外部の伝送線路に電気的に接続されれば、その伝送線路を伝送されて来た電気信号を遅延回路に通して所定時間遅延させた後に、再度伝送線路に出力することができる。したがって、例えば遅延素子を有する電子機器の生産性等を高くする上で有利な遅延回路素子および遅延装置を提供することができる。

（ａ）は本発明の実施形態の遅延回路素子を示す上面図であり、（ｂ）は（ａ）のＡ−Ａ線における断面図であり、（ｃ）は（ａ）に示す遅延回路素子の下面図である。 図１に示す遅延回路素子における貫通導体の位置を示すための模式図（上面図）である。 本発明の実施形態の遅延回路装置を示す分解斜視図である。 （ａ）は図１に示す遅延回路素子の第１の変形例を示す上面図であり、（ｂ）は（ａ）の遅延回路素子により作製された遅延回路装置の要部を示す分解斜視図である。 （ａ）および（ｂ）は、図１に示す遅延回路素子の第２および第３の変形例を示す上面図である。 （ａ）は図１に示す遅延回路素子の第４の変形例を示す上面図であり、（ｂ）は（ａ）のＡ−Ａ線における断面図である。 図１に示す遅延回路素子の第５の変形例を示す上面図である。 図１に示す遅延回路素子の第６の変形例を示す上面透視図である。 図１に示す遅延回路素子の第７の変形例を示す断面図である。

本発明の実施形態の遅延回路素子および遅延装置を添付の図面を参照して説明する。なお、以下の説明における上下の区別は、上記図面を参照した説明における便宜的なものであり、実際に遅延回路素子が用いられるときの上下を特定するものではない。

図１（ａ）は本発明の実施形態の遅延回路素子を示す上面図であり、図１（ｂ）は図１（ａ）のＡ−Ａ線における断面図であり、図１（ｃ）は図１（ａ）に示す遅延回路素子の下面図である。

平板状の絶縁基板１と、絶縁基板１に設けられた複数の貫通導体２と、複数の貫通導体のうち一対の貫通導体２の間を接続している遅延回路３とによって、遅延回路素子９が基本的に形成されている。なお、図１および以下の各図において、遅延回路３等の線路状の導体は、図を見やすくするために幅のない線として示している。実際には、これらの遅延回路３等は所定の線幅（例えば約50〜500μｍ程度）を有している。

絶縁基板１は、図１に示す例では、平面視において正方形状等の四角形状であり、平板状である。絶縁基板１は、複数個の遅延回路素子９が互いに上下に積層できるような形態であれば、正方形状等の四角形状以外の形状でも構わない。

すなわち、絶縁基板１は、第１主面（図１の例では下面）11と、第１主面と反対側の第２主面（図１の例では上面）12とを有する平板状等の形状である。第１主面11と第２主面12とは、複数個の遅延回路素子９が傾くことなく積層されるように、互いに平行であることが好ましい。この場合、互いに平行な第１主面11および第２主面12の少なくとも一方に、凹状の部分（図示せず）等が含まれていてもよい。言い換えれば、複数個の遅延回路素子９が上下に積層が妨げられない範囲であれば、第１主面11および第２主面12が互いに完全に平行になっていなくても構わない。凹状の部分は、例えば容量素子、抵抗器等の電子部品の収納用のスペース等として利用され得る。

絶縁基板１は、例えば酸化アルミニウム質焼結体や窒化アルミニウム質焼結体、ムライト質焼結体およびガラスセラミック焼結体等のセラミック焼結体からなる絶縁層１ａが複数層積層されて形成されている。

絶縁基板１は、例えば各絶縁層１ａが酸化アルミニウム質焼結体からなる場合であれば、酸化アルミニウムおよび酸化ケイ素等の原料粉末を適当な有機バインダおよび有機溶剤とともにシート状に成形した複数のセラミックグリーンシートを積層した後に焼成することによって製作されている。

また、絶縁基板１は、エポキシ樹脂、ポリイミド樹脂およびポリアミドイミド樹脂等の有機樹脂材料によって形成されていてもよい。この場合、例えば未硬化のエポキシ樹脂を金型等で所定の絶縁基板１の形状に成形し、加熱して硬化させることによって、絶縁基板１を作製することができる。この有機樹脂材料には、ガラス粉末等の無機物の添加物（フィラー）が添加されていてもよい。

絶縁基板１には、第１主面11から第２主面12にかけて、つまり厚み方向に、貫通する複数の貫通導体２が設けられている。複数の貫通導体２は、それぞれ、絶縁基板１の第１主面11と第２主面12との間を導通する導電路である。複数の遅延回路素子９が上下に積層されたときに、最上層の遅延回路素子９から最下層の遅延回路素子９にかけて、この複数の貫通導体２による導電路が形成される。

なお、絶縁基板１の第１主面11と第２主面12との間の電気的な導通は、貫通導体２に限らず、他の形態の導体でもよい。すなわち、絶縁基板１には、第１主面11と第２主面12との間を導通する配線導体が設けられていればよく、この配線導体の一つの形態が上記貫通導体２である。このような配線導体としては、貫通導体２以外に、絶縁基板１の外側面に設けられた側面導体（いわゆるキャスタレーション導体等）、絶縁基板１の厚み方向の一部を貫通するビア導体および複数の絶縁層１ａの層間の設けられた内部配線等の導体が挙げられる。配線導体は、このような形態の導体の複数が組み合わされたものであってもよい。

また、絶縁基板１には、複数の貫通導体２のうちいずれか一対の貫通導体２の間を接続するようにして遅延回路３が設けられている。遅延回路３は、遅延回路素子９に入力される信号を、所定の時間遅延させるためのものである。遅延回路３による遅延時間Ｔは、下記式によって算出することができる。

（式）Ｔ＝Ｌ×√（ε_ｒ）／ｃ
ただし、Ｌは遅延回路３の長さ（ｍ）、ε_ｒは絶縁基板１の比誘電率、ｃは真空中の光速（ｍ／ｓ）である。

言い換えれば、遅延回路の長さ、または絶縁基板１の比誘電率を調整することによって
、所定時間の遅延時間を有する遅延回路３を絶縁基板１に設けることができる。この所定時間は、例えば単位時間（例えば、0.01ｎｓ、0.1ｎｓ、0.5ｎｓおよび１ｎｓ等）であることが、実用上、好ましい。遅延時間が単位時間であれば、この遅延回路素子９が用いられる電子機器において必要な遅延時間に対して、必要な遅延回路素子の個数が容易に算出できる。

上記のように遅延回路３は一対の貫通導体２の間を接続しているので、この一対の貫通導体２の間で、所定の遅延時間が生じることになる。この一対の貫通導体２のうち一方の貫通導体２（２ａ）を入力側の導体として用い、他方の貫通導体２（２ｂ）を出力側の導体として用いれば、入力側の導体と出力側の導体との間で所定の遅延時間を生じる遅延回路素子９としての利用ができる。

すなわち、貫通導体２の端部は、上下の遅延回路素子９同士の電気的な接続、または複数の遅延回路素子９が積層されてなる遅延回路装置（後述）と外部電気回路との電気的な接続等のための電極として機能する。図１に示す例においては、貫通導体２の端部に接続して後述するランド４が設けられており、これらの貫通導体２の端部とランド４とにより電極が構成されている。電極は、貫通導体２の端部のみからなるものであっても構わない。なお、第１主面側の複数の電極のそれぞれの電極と、第２主面側の複数の電極のそれぞれの電極とは、平面視で重なるとともに、互いに電気的に接続されているものである必要がある。これにより、複数の遅延回路素子９を上下に積層するとともに互いに電気的に接続させることが容易に行なえる。

貫通導体２（配線導体）および遅延回路３は、例えばタングステン、モリブデン、マンガン、銅、銀、パラジウム、金または白金等の金属材料、もしくはこれらの金属材料の合金によって形成されている。貫通導体２および遅延回路３は、例えばタングステンからなる場合であれば、タングステンの粉末を有機溶剤および有機バインダと混合して作製した金属ペーストを絶縁層１ａとなるセラミックグリーンシートの主面の所定位置にスクリーン印刷法等の方法で印刷して焼成する方法で、絶縁層１ａ（絶縁基板１）に所定パターンで設けられている。なお、貫通導体２の場合には、上記セラミックグリーンシートにあらかじめ貫通孔を設けておいて、この貫通孔内に金属ペーストを充填する。貫通孔内への金属ペーストの充填に際しては、真空吸引等の手段が併用されてもよい。

また、貫通導体２および遅延回路３は、例えば樹脂材料からなる絶縁基体に、蒸着層等の薄膜、めっき層または金属箔等の形態で銅等の金属材料を被着させることによって形成することもできる。

また、例えば遅延回路３が銅からなり、絶縁基板１が有機樹脂材料からなる場合であれば、蒸着法、めっき法または銅箔の貼り付け等の手段で銅からなる遅延回路３を、有機樹脂材料かなる絶縁基板１の主面に設けるようにすればよい。この場合、マスキングおよびエッチング等の手段を併用することもできる。

また、平面視において、複数の貫通導体２は、絶縁基板１と重なる仮想の円の円周に沿って位置しており、互いに隣接間隔が同じである。言い換えれば、例えば図２に示すように、複数の貫通導体２は、中心角および半径が互いに同じである複数（図２の例では四つ）の仮想の円弧Ｂのそれぞれの端部に位置している。これらの複数の円弧Ｂは、互いに連続して上記円Ｃを形成している。なお、図２は、実施形態の遅延回路素子９における貫通導体２の配置を示す模式図（平面図）である。図２においては、見やすくするために、絶縁基板１と貫通導体２以外の部位を省略している。

仮想の円Ｃは、平面視において絶縁基板１と重なっている。平面視において絶縁基板１
と重なる仮想の円Ｃは、その円Ｃの円周に沿って位置する複数の貫通導体２が絶縁基板１内に収まるような円であればよい。

平面視において、それぞれ隣り合う二つの貫通導体２の間の円弧Ｂの中心角θ同士は、互いに同じ角度となっている。言い換えれば、複数の貫通導体２は、仮想の円Ｃの円周上に、ほぼ一定の間隔（同じ程度のラジアン）で配置されている。すなわち、互いに隣り合う貫通導体２同士の間隔は同じである。

なお、隣り合う貫通導体２同士の隣接間隔（上記複数の円弧Ｂの中心角θ同士）は、互いに完全に同じ値でなくても構わず、互いに数度程度の差があっても構わない。これらの貫通導体２は、複数個の遅延回路素子９が上下に積層されたときに、上下の遅延回路素子９の遅延回路３同士を互いに接続するためのものであるため、この機能を有する範囲であれば、中心角が互いに多少異なっていても構わない。

図１に示す例においては、絶縁基板１の第１主面11および第２主面12のそれぞれから貫通導体２の端面にかけて、ランド４が設けられている。ランド４は、例えば複数の遅延回路素子９が上下に積層されるときに、上下の遅延回路素子９の互いの貫通導体２同士の電気的な接続をより容易とするためのものであり、電極の一部となっている。貫通導体２の端面の面積に比べてランド４の面積の方が広いため、上下の遅延回路素子９の貫通導体２同士の電気的な接続がより容易な電極になっている。

ランド４は、例えば遅延回路３と同様の金属材料を用い、同様の方法で設けることができる。また、ランド４は、その露出する表面にニッケル、コバルト、金および銅等の金属材料、ならびにこれらの金属材料の合金等から適宜選択される、一層または複数層のめっき層が被着されていてもよい。

なお、上記入力側の導体としての貫通導体２（２ａ）の端面のうち第１主面11側に設けられたランド４（４ａ）は、遅延回路素子９の入力電極（符号なし）として機能する。また、上記出力側の導体としての貫通導体２（２ｂ）の端面のうち第２主面12側に設けられたランド４（４ｂ）は、遅延回路素子９の出力電極（符号なし）となる。

このような遅延回路素子９を複数個、上下に積層することによって、例えば図３に示すような遅延回路装置10を作製することができる。複数個の遅延回路素子９を上下に積層するときに、上側の遅延回路素子９が有する一対の貫通導体２のうち一方の貫通導体（入力側）２（２ａ）と、下側の遅延回路素子９が有する他方の貫通導体（出力側）２（２ｂ）とが互いに電気的に接続される。言い換えれば、下側の遅延回路素子の上記出力電極と、上側の遅延回路素子の上記入力電極とが、互いに電気的に接続される。

これにより、上下の遅延回路素子９がそれぞれに有する遅延回路３同士が直列に接続されて、個々の遅延回路３が有する遅延時間の合計の遅延時間を有する一まとまりの遅延回路（符号なし）が形成される。これが繰り返されて、所定時間の遅延時間を有する遅延回路装置10が形成される。

この場合、複数の貫通導体２同士の隣接間隔が同じであり、互いに同じ中心角の円弧Ｂの端部に位置しているので、上下の遅延回路素子９同士を相対的に90度回転させれば、上側の遅延回路素子９の一方の貫通導体（入力側）２（２ａ）と、下側の遅延回路素子９の他方の貫通導体（出力側）２（２ｂ）とを容易に電気的に接続できる。なお、上記相対的な回転の角度は、貫通導体２の本数に応じて変更する。例えば、貫通導体２が６個の場合（図示せず）であれば、上下の遅延回路素子９を相対的に60度回転させればよい。つまり、回転の角度は、360×１／ｎ（度）である（ただし、ｎは貫通導体２の個数）。

遅延回路装置10において、最下層の遅延回路素子３が、外部電気回路（図示せず）に対する入出力を行なうための層となる。最下層の遅延回路素子３の第１主面11（つまり、遅延回路装置10の最下面）に位置する貫通導体２の端部（実際にはランド４）が、はんだ等の導電性接続材8図示せず）を介して外部電気回路の所定位置に電気的および機械的に接
続される。これにより、遅延回路装置10の外部電気回路に対する実装が行なわれる。外部電気回路に実装された遅延回路装置10に対して外部電気回路から電気信号が入力され、遅延回路装置10で所定時間遅延された後に、遅延回路装置10から外部電気回路に電気信号が出力される。

図４（ａ）は、上記遅延回路素子９の第１の変形例を示す上面図であり、図４（ｂ）は図４（ａ）の遅延回路素子９により作製された遅延回路装置10の要部を示す分解斜視図である。図４において図１および図２と同様の部位には同様の符号を付している。

図４に示す例においては、絶縁基板１が平面視で長方形状である。このような場合でも、複数の貫通導体２が仮想の円弧Ｂの端部に隣り合うように位置していれば、図１に示す遅延回路素子９および遅延回路装置10と同様の効果を得ることができる。

なお、この例のように絶縁基板１が長方形状（長辺と短辺とを有するもの）である場合には、複数の遅延回路素子９が上下に積層されたときに、それぞれの外側面同士が互いに上下に連続しない（いわゆる面一にならない）。そのため、作製された遅延回路装置の外側面に凹凸が生じる。このような場合には、この凹凸部分で絶縁基板１に機械的な破壊が生じやすいこと、凹凸部分が外部電気回路への実装時等に用いられるジグおよび装置（図示せず）等に引っ掛かりやすいこと等の、実用上の取扱性の低下を招く可能性がある。

すなわち、絶縁基板１は、正多角形状または円形状であることが好ましい。この場合には、複数個の遅延回路素子９が積層されたときに、それぞれの外側面が上下に連続する（面一になる）ため、実用性等においてより良好な遅延回路素子９および遅延回路装置10を提供できる。

正多角形状としては、図１に示すような正方形状に限らず、正三角形状、正五角形状、正六角形状および正八角形状等が挙げられる。この場合、絶縁基板１は、完全な正多角形には限られず、例えば正方形であって、その角部が円弧状に成形（いわゆる面取り）されたもの、または辺の一部に内側への凹みを有するもの等であってもよい。面取りにより、例えば、角部における絶縁基板１のクラック等の機械的な破壊がより効果的に抑制され得る。また、辺の一部における内側への凹みは、例えば、絶縁基板１をジグ等で持ち上げる際の持ち位置等として利用され得る。

図５（ａ）および（ｂ）はそれぞれ図１に示す遅延回路素子の第２および第３の変形例を示す上面図である。図５（ａ）は、絶縁基板１が正八角形である場合の例を示す。また、図５（ｂ）は、絶縁基板が円形である場合の例を示す。

図５（ａ）に示すように、絶縁基板１が正八角形等の正多角形状である場合には、複数の遅延回路素子９を積層するときに、上下の遅延回路素子９の角部同士を位置合わせすることも容易である。

また、正多角形状の絶縁基板１の角部にそれぞれ貫通導体２が位置している場合には、角部同士の位置合わせと併せて、上下の貫通導体２の端部（またはランド４）同士の位置合わせも容易に実施および確認することができる。そのため、より実用性の高い遅延回路素子９を提供することができる。また、この場合、複数の貫通導体２同士の間の距離をよ
り大きくして、貫通導体２同士の電磁的な干渉を低減する上でも有利である。

また、絶縁基板１が円形状である場合には、クラック等が生じやすい角部分がない（または少ない）ため、絶縁基板１におけるクラック等の機械的な破壊がより発生しにくい遅延回路素子９および遅延回路装置10を提供することができる。

また、図５（ｂ）に示すように、絶縁基板の中心部に、平面視において正多角形状の貫通孔５が設けられていてもよい。この場合には、複数の遅延回路素子９を積層するときに、貫通孔５の角部等の所定の位置を上下の遅延回路素子９同士の位置合わせ用に使うことができる。例えば、二つの遅延回路素子９を上下に積層し、上下の遅延回路素子９の貫通孔５の角部同士を位置合わせすれば、上下の遅延回路素子９の貫通導体２（ランド）４同士を容易に位置合わせすることができる。そのため、複数の遅延回路素子９が積層されてなる遅延回路装置10が製作されるときの作業性および生産性がより高い遅延回路素子９を提供することができる。

なお、この場合、貫通孔５の複数の角部のうちいずれか一つについて他のものと識別できるようなものとしておいて、出力電極としてのランド４（積層される二つの遅延回路素子９の一方のもの）と、入力電極としてのランド（他方の遅延回路素子９のもの）との位置合わせをより容易に行なえるようにしてもよい。このような識別手段としては、例えば染料または顔料等の着色材を用いた、絶縁基板１の第１または第２主面11、12への識別用のマークの印刷、または第１または第２主面11、12へのくぼみの形成等の手段が挙げられる。

この場合、複数の貫通導体２が、それぞれ、平面視において貫通孔５の中心から角を通る仮想の直線上に位置していてもよい。この場合には、上下の遅延回路素子９の貫通導体２（ランド４）同士の位置合わせ、および電気的な接続を、より容易かつ確実なものとすることができる。

図６（ａ）は図１に示す遅延回路素子の第４の変形例を示す上面図であり、図６（ｂ）は図６（ａ）のＡ−Ａ線における断面図である。図６に示す例において、絶縁基板１の第２主面12に、接地導体層６が設けられている。このような接地導体層６が設けられていれば、複数の遅延回路素子９が上下に積層されたときに、上下に隣り合う遅延回路素子９の遅延回路３同士の間の電磁的な干渉を効果的に低減することができる。

接地導体層６は、上記電磁的なシールドの効果を十分に得る上では、平面透視で遅延回路３の全体を覆うような範囲で設けられていることが望ましい。また、接地導体層６が絶縁基板１の第１主面11または第２主面12に設けられている場合、遅延回路３は、他の遅延回路素子９の接地導体層６との電気的な短絡を避けるために、絶縁基板１の内部に位置するように設けられる。なお、接地導体層６は、例えば遅延回路３と同様の金属材料を用い、同様の方法で設けることができる。

接地導体層６が絶縁基板１の第１主面11および第２主面12のうち少なくとも一方の主面に設けられていれば、一定のシールド効果が得られる。さらに、接地導体層６が絶縁基板１の第１および第２主面11、12の両方に設けられていれば、上記電磁的なシールドの効果をより十分に得ることができる。また、接地導体層６が絶縁基板１の第１および第２主面11、12の両方に設けられていれば、例えば、酸化アルミニウム質焼結体等からなる絶縁基板１と、タングステン等のメタライズ層からなる接地導体層６が同時焼成で形成されるようなときに、絶縁基板１の反り等の変形がより確実に抑制できる。すなわち、絶縁基板１となるセラミックグリーンシート（積層体等）の第１および第２主面11、12に接地導体層６となる金属ペーストが印刷されて焼成されるとき、セラミックグリーンシートと金属ペ
ーストとの焼成時の収縮率の差に起因する応力がセラミックグリーンシートの上下で打ち消し合う。そのため、絶縁基板１の反りが効果的に抑制される。

図７は、図１に示す遅延回路素子の第５の変形例を示す上面図である。図７において図１および図２と同様の部位には同様の符号を付している。図７に示す例においては、複数の貫通導体２が、正方形状の絶縁基板１の辺の中央部にそれぞれ設けられている。このように、複数の貫通導体２は、正多角形状等の絶縁基板１の角部に位置してなくても構わない。

例えば絶縁基板１における遅延回路３の配置スペース等の都合に応じて、図７に示すように、複数の貫通導体６の位置を適宜調整してもよい。貫通導体２が辺部分にある場合には、例えば絶縁基板１のうちクラック等の機械的な破壊が生じやすい角部から貫通導体２が離れている。そのため、例えば角部においてクラックが発生したとしても、その影響が貫通導体２に及ぶこと（貫通導体２の一部の破壊等）が、より効果的に抑制される。

図８は、図１に示す遅延回路素子の第６の変形例を示す上面透視図である。図８において図１と同様の部位には同様の符号を付している。図８に示す例では、遅延回路３に隣り合って接地線路７が設けられている。接地線路７は、遅延回路３に対して離間している。この例において、互いに隣り合う遅延回路３と接地線路７とは、互いに同じ絶縁層１ａの層間に設けられている。なお、図６においては、見やすくするために、遅延回路３および接地線路７が設けられた層間よりも上側の絶縁層１ａを省略して透視図としている。

なお、遅延回路３および接地線路７は、絶縁基板１の上面または下面に離間していても構わない。ただし、この場合には、複数の遅延回路素子３が積層されるときに上下の遅延回路素子３同士の間で電気的な短絡が生じないような位置に、遅延回路３および接地線路７が配置されている必要がある。

遅延回路３に隣り合って接地線路７が設けられている場合には、遅延回路３の外部電気回路に対する電磁的なシールドの効果を高めることができる。そのため、例えば遅延回路装置10の遅延回路３と、遅延回路装置10が実装される外部電気回路との間の電磁的な干渉を効果的に低減することができる。このような接地線路７は、例えば遅延回路３と同様の金属材料を用い、同様の方法で設けることができる。

接地線路７は、上記電磁的なシールドの効果を十分に得る上では、遅延回路３の全長にわたって、これに隣り合うように設けられていることが望ましい。また、互いに隣り合っている遅延回路３と接地線路７とが、複数の絶縁層１ａの層間、つまり絶縁基板１の内部に位置している場合には、例えば複数の遅延回路装置10が積層されときに、遅延回路装置10同士の間で遅延回路３または接地線路７における電気的短絡が抑制される。そのため、例えば複数の遅延回路装置10が積層されて用いられるようなときの実用性等を考慮すれば、遅延回路３および接地線路７が絶縁基板１の内部に位置していることが好ましい。

また、接地線路７は、例えば図６に示すような接地導体層６を有する遅延回路素子９において、接地導体層６と電気的に接続されていてもよい。この場合には、接地線路７における接地電位がさらに安定して、遅延回路３に対する接地線路７による電磁的なシールドの効果がさらに高められる。

接地線路７と接地導体層６との電気的な接続は、例えば絶縁層１ａを厚み方向に貫通する接地用のビア導体７ａを介して行なわれる。接地用のビア導体７ａは、例えば貫通導体２と同様の金属材料を用い、同様の方法で形成することができる。

なお、図８の例においては、遅延回路３がミアンダ状のパターンであり、複数の直線（線分）状の接地線路７が遅延回路３に隣り合って設けられている。複数の接地線路７は、ビア導体７ａを介して接地導体層６と電気的に接続されていることによって、より確実に互いに同電位とされている。

図９は、図１に示す遅延回路素子の第７の変形例を示す断面図である。図９において図１と同様の部位には同様の符号を付している。図９に示す例においては、互いに積層された複数の絶縁層１ａの層間に遅延回路３が位置している。また、その層間には、遅延回路３以外の部分に充填層８が充填されている。充填層８は、絶縁層１ａよりも比誘電率が高い誘電体材料からなる。この例では、複数の絶縁層１ａと、絶縁層１ａの層間の充填層８とによって絶縁基板１Ａが形成されている。

このような場合には、層間における遅延回路３以外の部分が充填層８で充填されているため、遅延回路３の厚みに応じて上下の絶縁層１ａの間に空隙が生じるような可能性が低減される。そのため、複数の絶縁層１ａ同士の密着性が向上した絶縁基板１Ａを含む遅延回路素子９、および遅延回路装置10を提供することができる。

また、上記構成の充填層８を含む場合の大きな効果としては、遅延回路３の長さ（Ｌ）をより短くする上で有効であり、遅延回路素子９および遅延回路装置10としての小型化が容易である点が挙げられる。つまり、（式）Ｔ＝Ｌ×√（ε_ｒ）／ｃにおいて、同じ遅延時間Ｔを得る場合、比誘電率（二乗根）√（ε_ｒ）が絶縁層１ａよりも大きな充填層３が遅延回路３に隣接していると、遅延回路３の長さＬが小さくてすみ、小型化に有利になる。

充填層８は、その厚みが遅延回路３の厚みよりも大きいもの（図示せず）であってもよい。この場合には、充填層８が遅延回路３の全体を覆うように層間に充填される。

充填層８は、例えば絶縁層１ａよりもガラス含有率が小さいセラミック焼結体によって形成されている。充填層８は、例えば絶縁層１ａがガラスセラミック焼結体からなるときに、このガラスセラミック焼結体となるセラミックグリーンシートよりもガラス含有率を小さくしたセラミックペーストを作製し、このセラミックペーストを絶縁層１ａとなるセラミックグリーンシートの表面に印刷し、同時焼成することによって形成することができる。この場合、セラミックペーストは、遅延回路３となる金属ペーストが印刷された部位を避けるようなパターンが設けられた版面を用いてスクリーン印刷法により印刷する。

なお、充填層８の比誘電率は、上記のようにガラス含有率によって適宜調整することができる。例えば絶縁層１ａが、ガラス含有率が約60質量％程度であり、比誘電率が約７程度のガラスセラミック焼結体からなる場合であれば、充填層８は、ガラス含有率が約50質量％程度であり、比誘電率が約８程度のガラスセラミック焼結体からなるものが用いられ得る。

また、充填層８の比誘電率は、例えばその内部における空隙の割合または組成等の、ガラス含有率以外の手段で調整することもできる。例えば、充填層８における空隙の割合を小さくするほど、充填層８全体としての比誘電率を大きくすることができる。

充填層８は、例えば上記のようにセラミックペーストの印刷によって形成することができる。また、セラミックペーストは、絶縁層１ａとなるセラミックグリーンシートのようにシート状に成形する必要がない。そのため、充填層８の形成は容易である。また、充填層８のガラス含有率の調整は、絶縁層１ａのガラス含有率の調整よりも容易である。

１（１Ａ）・・絶縁基板
11・・・第１主面
12・・・第２主面
１ａ・・絶縁層
２・・・貫通導体（配線導体）
３・・・遅延回路
４・・・ランド（電極）
５・・・貫通孔
６・・・接地導体層
７・・・接地線路
８・・・充填層
９・・・遅延回路素子
10・・・遅延回路装置

Claims (10)

1. 第１主面および該第１主面と反対側の第２主面を有する絶縁基板と、
   前記絶縁基板の前記第１主面および前記第２主面に設けられており、前記第１主面と前記第２主面との間で、平面視で重なり合うとともに互いに電気的に接続された複数の電極と、
   前記絶縁基板に、前記複数の電極のうちいずれか一対の電極の間を接続するようにして設けられた遅延回路とを備えており、
   前記複数の電極が、平面視において前記絶縁基板と重なる仮想の円の円周に沿って、それぞれの電極間の隣接間隔同士が互いに同じ長さになるように配置されていることを特徴とする遅延回路素子。
2. 前記絶縁基板が、平面視において正多角形状または円形状であることを特徴とする請求項１記載の遅延回路素子。
3. 前記絶縁基板が、平面視において正多角形状であり、前記複数の電極が、それぞれ前記絶縁基板の角部に位置していることを特徴とする請求項２記載の遅延回路素子。
4. 前記該絶縁基板の中心部に、平面視において正多角形状の貫通孔が設けられていることを特徴とする請求項２記載の遅延回路素子。
5. 前記複数の電極が、それぞれ、平面視において前記貫通孔の中心から角を通る仮想の直線上に位置していることを特徴とする請求項４記載の遅延回路素子。
6. 前記遅延回路が前記絶縁基板の内部に位置しており、前記絶縁基板の前記第１主面および前記第２主面のうち少なくとも一方の主面に、接地導体層が設けられていることを特徴とする請求項１〜請求項５のいずれかに記載の遅延回路素子。
7. 前記遅延回路に隣り合って、該遅延回路と離間して設けられた接地線路をさらに備えることを特徴とする請求項１に記載の遅延回路素子。
8. 前記遅延回路および前記接地線路が前記絶縁基板の内部に位置していることを特徴とする請求項７記載の遅延回路素子。
9. 前記絶縁基板が、互いに積層された複数の絶縁層を含んでいるとともに、前記遅延回路が、前記複数の絶縁層の層間に位置しており、
   前記絶縁層よりも比誘電率が高い誘電体材料からなり、前記遅延回路が位置している前記層間において前記遅延回路以外の部分に充填された充填層をさらに備えることを特徴とする請求項１記載の遅延回路素子。
10. 請求項１に記載の遅延回路素子が複数個積層されてなり、
    一つの前記遅延回路素子が有する前記一対の電極のうち前記第２主面側の一方の電極と、他の前記遅延回路素子が有する前記一対の電極のうち前記第１主面側の他方の電極とが、電気的に接続されていることを特徴とする遅延回路装置。

Images