CN102324251A - 用以指示存储器中的编程失败的信号线 - Google Patents

用以指示存储器中的编程失败的信号线 Download PDF

Info

Publication number
CN102324251A
CN102324251A CN2011101136128A CN201110113612A CN102324251A CN 102324251 A CN102324251 A CN 102324251A CN 2011101136128 A CN2011101136128 A CN 2011101136128A CN 201110113612 A CN201110113612 A CN 201110113612A CN 102324251 A CN102324251 A CN 102324251A
Authority
CN
China
Prior art keywords
signal
failure signal
memory arrays
order
storage arrangement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011101136128A
Other languages
English (en)
Other versions
CN102324251B (zh
Inventor
克里斯·比布
普尔纳·卡利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN102324251A publication Critical patent/CN102324251A/zh
Application granted granted Critical
Publication of CN102324251B publication Critical patent/CN102324251B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Debugging And Monitoring (AREA)
  • Memory System (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

本文中所揭示的标的物涉及一种存储器装置及一种操作所述存储器装置的方法。

Description

用以指示存储器中的编程失败的信号线
技术领域
本文中所揭示的标的物涉及一种存储器装置及一种操作所述存储器装置的方法。
背景技术
存储器装置用于许多类型的电子装置中，例如计算机、蜂窝电话、PDA、数据记录器及导航设备，此处仅列举几个实例。在此类电子装置当中，可采用各种类型的非易失性存储器装置，例如NAND或NOR快闪存储器、SRAM、DRAM及相变存储器，此处仅列举几个实例。一般来说，可使用写入或编程过程将信息存储于此类存储器装置中，而可使用读取过程来检索所存储的信息。
有时，在存储器装置的操作期间，将信息写入及/或编程到存储器阵列的过程可能会失败。举例来说，如果存储器装置包含例如错误校正及/或重新起始读取及/或写入过程的能力的安全措施，那么此故障未必一定导致致命的操作错误。然而，此类安全措施的效率及/或可靠性可至少部分地依赖于写入/编程故障的检测。
附图说明
将参考以下各图描述非限制性及非穷尽性实施例，其中除非另外说明，否则所有各图中相似参考编号指代相似部件。
图1是根据一实施例的存储器装置的示意性框图。
图2是根据另一实施例的存储器装置的示意性框图。
图3是根据一实施例用以编程存储器装置的过程的流程图。
图4是根据一实施例的计算系统及存储器装置的示意性框图。
具体实施方式
此说明书通篇中对“一个实施例”或“一实施例”的提及意指结合所述实施例描述的特定特征、结构或特性包含在所主张的标的物的至少一个实施例中。因此，在此说明书通篇中的各个地方出现的短语“在一个实施例中”或“一实施例”未必完全指代同一实施例。此外，可将所述特定特征、结构或特性组合在一个或一个以上实施例中。
在一实施例中，存储器装置可产生异步电子失败信号来指示未决编程或写入操作已至少部分地失败。此故障可能是由于所述存储器装置的存储器媒体中的故障所致。举例来说，非易失性存储器(NVM)装置可包含可为磨损的及/或有缺陷的相对小数目个不可编程存储器元件或存储器单元。因此，用以指示未决编程操作的故障的异步失败信号可提供用于在不涉及其中控制器及/或处理器轮询若干个NVM装置的状态寄存器以确定成功编程完成的过程的情况下管理此类故障的技术。避免此轮询过程的能力可为有益的，在于轮询可占用在编程操作期间原本可用于其它存储器操作的存储器总线。因此，通过利用异步电子失败信号来指示未决编程操作的故障而避免轮询过程可改进存储器速度。举例来说，随着存储器装置中的并行NVM装置的数目的增加，此经改进的速度可越来越显著。
在特定实施例中，如果存储器的一部分未能响应于编程操作而被成功地编程，那么可产生异步失败信号来通知控制器及/或处理器所述故障。在此通知之后，控制器及/或处理器可以若干方式来管理故障。举例来说，控制器及/或处理器可重新映射存储器的失败部分且重复向经重新映射的存储器写入的编程操作。在一个实施方案中，可使用具有开集配置的失败信号线来实施异步失败信号。此失败信号线可连接到个别NVM装置及控制器及/或处理器。在特定实施方案中，举例来说，失败信号线可连接到构成共享共用芯片启用信号的装置群组的个别NVM装置。因此，如果写入失败事件中涉及特定群组中的此类NVM装置中的任何一者或一者以上，那么可将所述失败信号线拉为低。
在一实施例中，存储器系统可包括用以载运R/B信号的就绪/繁忙(R/B)信号线。此R/B信号可指示编程操作为未决的且尚未完成(成功或不成功)。举例来说，可使用开漏配置来实施R/B信号，使得逻辑低值可指示未决编程操作。在所述编程操作已结束之后，所述R/B信号可转变为逻辑高值以指示编程操作完成。类似于失败信号线的情况，R/B信号线可连接到个别NVM装置。此R/B信号线可适用于(举例来说)涉及随时间变化的写入等待时间的存储器装置，例如适用于NOR、NAND及PCM存储器装置，此处仅列举几个实例。
在一实施例中，操作存储器系统的方法可包括维持用以指示一个或一个以上存储器装置的未决编程操作的R/B信号及确定在所述未决编程操作期间所述一个或一个以上存储器装置中的任一者的编程失败事件。尽管维持就绪/繁忙信号，但特定实施方案也可包括产生异步失败信号来指示编程操作不成功。在特定实施方案中，在产生此失败信号之后，R/B信号的值可转变以指示编程操作的结束。
在另一实施例中，存储器系统可包括：一个或一个以上存储器装置；R/B信号线，其用以载运R/B信号以指示编程操作是否为未决的；及失败信号线，其用以载运异步失败信号以指示所述未决编程操作是否尚未能将信息写入到所述一个或一个以上存储器装置的至少一部分。在一个实施方案中，存储器系统可进一步包括存储器控制器，其用以分别从R/B信号线及失败信号线接收R/B信号及失败信号。在另一实施方案中，存储器装置可包括一个或一个以上存储器阵列及一写入状态机，其中所述写入状态机可产生失败信号。
图1是根据一实施例的存储器系统100的示意性框图。举例来说，存储器系统100可从外部主机(未展示)接收信息及/或指令(例如读取/编程命令)。存储器系统100可包含用以存储由控制器150及/或处理器160提供的信息的NVM装置110。举例来说，NVM装置110可包括非易失性存储器单元阵列及用以监视最近的未决编程操作的通过/失败状态的写入状态机115。在一个实施方案中，失败信号线125可载运由写入状态机115提供的异步失败信号。失败信号线125可电连接到控制器150处的通过/失败输入端口P/F及/或处理器160处的通过/失败输入端口P/F。在特定实施例中，失败信号可包括由写入状态机115提供且通过电源Vdd经由上拉电阻器132实施的开漏信号，但所主张的标的物并不受如此限制。因此，如果编程操作失败，那么写入状态机115可将失败信号线125拉为低，而如果编程操作通过，那么写入状态机115可允许失败信号线125浮动。举例来说，编程操作的故障可包含将与所述编程操作相关联的信息写入到NVM装置110中的一个或一个以上存储器单元的故障。然而，编程操作的故障可由不同类型的事件产生，且所主张的标的物在这点上并不受限制。
在一个实施方案中，失败信号线125可联合载运就绪/繁忙信号的R/B信号线122一同操作。类似于失败信号线125，R/B信号线122可电连接到控制器150处的就绪/繁忙输入端口R/B及/或处理器160处的就绪/繁忙输入端口R/B。在特定实施例中，R/B信号可包括由写入状态机115提供且通过电源Vdd经由上拉电阻器134实施的开漏信号，但所主张的标的物并不受如此限制。因此，如果控制器150及/或处理器160向写入状态机115发出编程操作，那么写入状态机115可将R/B信号线122拉为低，而在所述编程操作完成之后写入状态机115可允许R/B信号线122浮动。如果编程操作在完成之后即为不成功的，那么写入状态机115可在允许R/B信号线122浮动之前将失败信号线125拉为低。举例来说，在写入状态机115指示编程故障且失败信号线125被拉为低之后，控制器150可对失败信号线125进行复位以为后续编程操作做准备。在一实施方案中，失败信号线125不需要包括专用于此失败信号的信号线。举例来说，失败信号线125可包括可由存储器系统100用于各种目的的通用I/O信号线。通用I/O信号可用作P/F信号或R/B信号。举例来说，通用I/O信号还可用于额外信号以增加存储器装置的数据宽度。当然，存储器系统的此些细节仅为实例，且所主张的标的物并不受如此限制。
图2是根据一实施例的存储器系统200的示意性框图。举例来说，存储器系统200可从外部主机(未展示)接收信息及/或指令(例如读取/编程命令)。存储器系统200可包含布置成群组220a、220b、220c、220d等等的多个NVM装置210。虽然图2中展示了四个群组220，但存储器系统200中可包含任一数目个此类群组，且所主张的标的物在这点上并不受限制。特定群组220可包括连接到共用芯片选择信号线212的NVM装置210。举例来说，群组220a可包括连接到芯片选择信号线212a的NVM装置210，而群组220b可包括连接到芯片选择信号线212b的NVM装置210等等。NVM装置210可存储由控制器250及/或处理器260提供的信息。举例来说，NVM装置210可包括非易失性存储器单元阵列及用以监视最近的未决编程操作的通过/失败状态的写入状态机215。在一个实施方案中，失败信号线225可载运由个别NVM装置210的任何一个或一个以上写入状态机215提供的异步失败信号。来自特定群组220的个别NVM装置210的失败信号线225可电耦合在一起且连接到控制器250处的通过/失败输入端口P/F及/或处理器260处的通过/失败输入端口P/F。特定来说，NVM装置210群组220a可包含电耦合在一起且连接到控制器250处的输入端口P/F1及/或处理器260处的输入端口P/F1的失败信号线225。类似地，NVM装置210群组220b可包含电耦合在一起且连接到控制器250处的输入端口P/F2及/或处理器260处的输入端口P/F2的失败信号线225。如上文所提及，存储器系统200可包括额外NVM装置群组，例如图2中所展示的群组220c及220d，总计达n个群组。因此，举例来说，控制器250及/或处理器260可包括n个输入端口P/Fn。因此，举例来说，失败信号线225上的失败信号可指示群组220中的任何一个或一个以上NVM装置210的编程故障。在特定实施例中，失败信号可包括由写入状态机215提供且通过电源Vdd经由上拉电阻器232实施的开漏信号，但所主张的标的物并不受如此限制。因此，如果编程操作失败，那么特定群组220的任何一个或一个以上写入状态机215可将失败信号线225拉为低，而如果编程操作通过，那么任何一个或一个以上写入状态机215可允许失败信号线225浮动。举例来说，编程操作的故障可包含将与所述编程操作相关联的信息写入到任何一个或一个以上NVM装置210中的一个或一个以上存储器单元的故障。
在一个实施方案中，失败信号线225可联合载运就绪/繁忙信号的R/B信号线222一同操作。类似于失败信号线225，来自特定群组220的个别NVM装置210的R/B信号线222可耦合在一起且电连接到控制器250处的就绪/繁忙输入端口R/B及/或处理器260处的就绪/繁忙输入端口R/B。特定来说，NVM装置210群组220a可包含电耦合在一起且连接到控制器250处的输入端口R/B1及/或处理器260处的输入端口R/B1的R/B信号线222。类似地，NVM装置210群组220b可包含电耦合在一起且连接到控制器250处的输入端口R/B2及/或处理器260处的输入端口R/B2的R/B信号线222。如上文所提及，存储器装置200可包括额外NVM装置群组，例如图2中所展示的群组220c及220d，总计达n个群组。因此，举例来说，控制器250及/或处理器260可包括n个输入端口R/Bn。在特定实施例中，R/B信号可包括由任何一个或一个以上写入状态机215提供且通过电源Vdd经由上拉电阻器234实施的开漏信号，但所主张的标的物并不受如此限制。因此，如果控制器250及/或处理器260向写入状态机215发出编程操作，那么任何一个或一个以上写入状态机215可将R/B信号线222拉为低，而在编程操作完成之后任何一个或一个以上写入状态机215可允许R/B信号线222浮动。如果编程操作在完成之后即为不成功的，那么任何一个或一个以上写入状态机215可在允许R/B信号线222浮动之前将失败信号线225拉为低。举例来说，在任何一个或一个以上写入状态机215指示编程故障且失败信号线225被拉为低之后，控制器250可对失败信号线225进行复位以为后续编程操作做准备。举例来说，如果控制器250及/或处理器260检测到R/B信号线222上的R/B信号为逻辑高值同时检测到失败信号线225上的逻辑高失败信号，那么对于特定群组220中的NVM装置210来说编程操作可能已成功地完成。在一实施方案中，如上文所论述，失败信号线225不需要包括专用于此失败信号的信号线。举例来说，失败信号线225可包括可由存储器装置200用于各种目的的通用I/O信号线。当然，存储器系统的此些细节仅为实例，且所主张的标的物并不受如此限制。
图3是根据一实施例用以编程存储器系统的过程300的流程图。在框310处，举例来说，处理器可起始将信息存储于例如图1中所展示的NVM装置110的NVM阵列中的编程操作。在此编程操作期间，在框320处，与特定NVM装置相关联的写入状态机可将R/B信号维持于向控制器或处理器指示未决编程操作的值。在框330处，在编程操作期间或之后，此写入状态机可确定所述写入状态机位于其中的特定NVM装置处是否已发生编程失败事件。在框340处，如果尚未发生编程失败，那么过程300可继续进行到框350，其中一个或一个以上特定NVM装置群组的写入状态机可将指示编程完成的信号提供到控制器及/或处理器。此信号可包括异步R/B信号及/或异步失败信号。举例来说，可将R/B信号维持于逻辑高值以指示编程操作完成。同时，还可将失败信号维持于逻辑高值以指示成功的编程操作。在框340处，如果已发生编程失败，那么过程300可继续进行到框360，其中一个或一个以上特定NVM装置群组的写入状态机可将指示编程故障的信号提供到控制器及/或处理器。此信号可包括R/B信号及/或失败信号。举例来说，在框370处，可将R/B信号维持于逻辑高值以指示未决编程操作或编程操作完成。在特定实施方案中，举例来说，可使用开漏配置来实施R/B信号使得逻辑高值可指示编程操作完成。同时，失败信号可从逻辑高值转变为逻辑低值以指示失败的编程操作。多个NVM装置中的一者或一者以上处可能已发生失败事件，但由于来自个别NVM装置的失败信号线可耦合在一起，因此控制器及/或处理器可尚不知道特定的哪一个或一个以上NVM装置造成所述故障。因此，在框380处，控制器及/或处理器可轮询一个或一个以上群组的NVM装置以确定特定的哪一个或一个以上NVM装置导致了所述故障。当然，过程300的此些细节仅为实例，且所主张的标的物并不受如此限制。
在一实施例中，存储器系统可施加错误校正码(ECC)过程以尝试校正产生编程失败事件的一个或一个以上错误。举例来说，可从存储器装置内实施的此ECC过程可在产生失败信号之前施加。换句话说，在通知控制器及/或处理器编程操作不成功之前，状态机可管理ECC过程以尝试修复导致不成功的编程操作的一个或一个以上错误。如果此ECC过程能够修复所述错误，那么不需要产生失败信号且编程操作可成功地结束。另一方面，举例来说，如果此ECC过程不能够修复所述错误，那么可如过程300的框360中那样地产生失败信号。
图4是根据一实施例的计算系统400及存储器装置的示意图。举例来说，此计算装置可包括执行应用程序及/或其它代码的一个或一个以上处理器。举例来说，存储器装置410可包括图1中所展示的NVM装置110。计算装置404可表示可为可配置以管理存储器装置410的任一装置、器具或机器。存储器装置410可包含存储器控制器415及存储器422。借助实例而非限制的方式，计算装置404可包含：一个或一个以上计算装置及/或平台，例如，桌上型计算机、膝上型计算机、工作站、服务器装置或类似装置；一个或一个以上个人计算或通信装置或器具，例如，个人数字助理、移动通信装置或类似装置；计算系统及/或相关联服务提供者能力，例如数据库或数据存储服务提供者/系统；及/或其任一组合。
认识到，系统400中所展示的各种装置以及如本文中进一步描述的过程及方法的全部或部分可使用或以其它方式包含硬件、固件、软件或其任一组合来实施。因此，借助实例而非限制的方式，计算装置404可包含通过总线440以操作方式耦合到存储器422及主机或存储器控制器415的至少一个处理单元420。处理单元420表示可配置以执行数据计算程序或过程的至少一部分的一个或一个以上电路。借助实例而非限制的方式，处理单元420可包含一个或一个以上处理器、控制器、微处理器、微控制器、专用集成电路、数字信号处理器、可编程逻辑装置、现场可编程门阵列及类似装置或其任一组合。处理单元420可包含经配置以与存储器控制器415通信的操作系统。举例来说，此操作系统可产生待经由总线440发送到存储器控制器415的命令。此类命令可包括读取及/或写入命令。举例来说，响应于写入命令，存储器控制器415可提供偏置信号(例如设定或复位脉冲)以将与所述写入命令相关联的信息写入到存储器分区(举例来说)。
存储器422表示任一数据存储机构。举例来说，存储器422可包含主要存储器424及/或辅助存储器426，举例来说，其中的每一者可分割成多个如上文所论述的分区。举例来说，主要存储器424可包含随机存取存储器、只读存储器等。尽管在此实例中被图解说明为与处理单元420分离，但应理解主要存储器424的全部或部分可提供于处理单元420内或以其它方式与其共同定位/耦合。在一个实施方案中，一个或一个以上数据线475可包括以电子方式互连存储器控制器415与存储器422的失败信号线及/或R/B信号线。另外，一个或一个以上数据线480可包括以电子方式互连处理单元420与存储器422的失败信号线及/或R/B信号线，但所主张的标的物并不受如此限制。
举例来说，辅助存储器426可包含与主要存储器相同或类似类型的存储器及/或一个或一个以上数据存储装置或系统，例如，磁盘驱动器、光盘驱动器、磁带驱动器、固态存储器驱动器等。在某些实施方案中，辅助存储器426可以操作方式接纳或可以其它方式配置以耦合到计算机可读媒体428。举例来说，计算机可读媒体428可包含载运及/或使得可存取用于系统400中的装置中的一者或一者以上的数据、代码及/或指令的任一媒体。
在一个实施例中，举例来说，系统400可包括一个或一个以上存储器装置，例如图2中所展示的存储器装置210。举例来说，此存储器装置可包括一个或一个以上存储器阵列及写入状态机215。系统400可包括用以载运R/B信号以指示编程操作是否为未决的R/B信号线222及用以载运异步失败信号以指示未决编程操作是否尚未能将信息写入到一个或一个以上存储器装置210的至少一部分的失败信号线225。系统400可进一步包括用以接收R/B信号及失败信号的存储器控制器250以及用以托管一个或一个以上应用程序及起始编程操作的处理器260。
举例来说，计算装置404可包含输入/输出432。输入/输出432表示可为可配置以接受或以其它方式引入人类及/或机器输入的一个或一个以上装置或特征，及/或可为可配置以递送或以其它方式提供人类及/或机器输出的一个或一个以上装置或特征。借助实例而非限制的方式，输入/输出装置432可包含以操作方式配置的显示器、扬声器、键盘、鼠标、轨迹球、触摸屏、数据端口等。
尽管已图解说明及描述了目前被视为实例性实施例的实施例，但所属领域的技术人员将理解可做出各种其它修改且可替代等效物，此并不背离所主张的标的物。另外，可做出许多修改以使特定情形适于所主张的标的物的教示内容，此并不背离本文中所描述的中心概念。因此，打算所主张的标的物不限于所揭示的特定实施例，而是此所主张的标的物还可包含归属于所附权利要求书及其等效物的范围内的所有实施例。

Claims (20)

1.一种方法，其包括：
维持第一信号以指示一个或一个以上存储器阵列的未决编程操作；
确定在所述未决编程操作期间所述一个或一个以上存储器阵列中的至少一者的编程失败事件；及
产生电子信号以指示所述编程操作不成功。
2.根据权利要求1所述的方法，其进一步包括：
在所述产生所述电子信号以指示所述编程操作不成功之后，转变所述第一信号以指示所述一个或一个以上存储器阵列的所述编程操作的结束。
3.根据权利要求1所述的方法，其中所述一个或一个以上存储器阵列包括相变存储器(PCM)。
4.根据权利要求1所述的方法，在所述不成功操作之后，即刻确定所述一个或一个以上存储器阵列当中的哪些存储器阵列产生了所述编程失败事件。
5.根据权利要求1所述的方法，其进一步包括：
在所述产生所述电子信号以指示所述编程操作不成功之前，施加错误校正码(ECC)以尝试校正产生了所述编程失败事件的一个或一个以上错误。
6.一种存储器装置，其包括：
一个或一个以上存储器阵列；及
就绪/繁忙(R/B)信号线，其用以载运R/B信号以指示写入操作是否为未决的；及失败信号线，其用以载运失败信号以指示所述未决写入操作是否尚未能将信息写入到所述一个或一个以上存储器阵列的至少一部分。
7.根据权利要求6所述的存储器装置，其中所述R/B信号线及所述失败信号线连接到所述一个或一个以上存储器阵列。
8.根据权利要求6所述的存储器装置，其进一步包括用以分别从所述R/B信号线及所述失败信号线接收所述R/B信号及所述失败信号的存储器控制器。
9.根据权利要求6所述的存储器装置，其进一步包括用以分别从所述R/B信号线及所述失败信号线接收所述R/B信号及所述失败信号的处理器。
10.根据权利要求6所述的存储器装置，其进一步包括与所述一个或一个以上存储器阵列相关联的状态机，其中所述状态机产生所述失败信号。
11.根据权利要求6所述的存储器装置，其中所述一个或一个以上存储器阵列包括相变存储器(PCM)。
12.根据权利要求6所述的存储器装置，其进一步包括用以尝试在产生所述失败信号之前校正一个或一个以上写入错误的错误校正码(ECC)部分。
13.根据权利要求6所述的存储器装置，其中所述R/B信号及所述失败信号包括开漏信号。
14.根据权利要求6所述的存储器装置，其中所述一个或一个以上存储器阵列布置成若干群组，所述群组具有共用芯片选择线以为所述写入操作选择所述一个或一个以上存储器阵列。
15.一种系统，其包括：
存储器装置，其包括：
一个或一个以上存储器阵列；及
就绪/繁忙(R/B)信号线，其用以载运R/B信号以指示写入操作是否为未决的；及失败信号线，其用以载运失败信号以指示所述未决写入操作是否尚未能将信息写入到所述一个或一个以上存储器阵列的至少一部分；存储器控制器，其用以接收所述R/B信号及所述失败信号；及处理器，其用以托管一个或一个以上应用程序及起始所述写入操作。
16.根据权利要求15所述的系统，所述处理器与所述存储器控制器并行地接收所述R/B信号及所述失败信号。
17.根据权利要求15所述的系统，其进一步包括与所述一个或一个以上存储器阵列相关联的状态机，其中所述状态机产生所述失败信号。
18.根据权利要求15所述的系统，其进一步包括用以尝试在产生所述失败信号之前校正一个或一个以上写入错误的错误校正码(ECC)部分。
19.根据权利要求15所述的系统，其中所述一个或一个以上存储器阵列包括相变存储器(PCM)。
20.根据权利要求15所述的系统，其中所述一个或一个以上存储器阵列布置成若干群组，所述群组具有共用芯片选择线以为所述写入操作选择所述一个或一个以上存储器阵列。
CN201110113612.8A 2010-04-29 2011-04-28 用以指示存储器中的编程失败的信号线 Active CN102324251B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/770,599 US8683270B2 (en) 2010-04-29 2010-04-29 Signal line to indicate program-fail in memory
US12/770,599 2010-04-29

Publications (2)

Publication Number Publication Date
CN102324251A true CN102324251A (zh) 2012-01-18
CN102324251B CN102324251B (zh) 2014-12-10

Family

ID=44859281

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110113612.8A Active CN102324251B (zh) 2010-04-29 2011-04-28 用以指示存储器中的编程失败的信号线

Country Status (6)

Country Link
US (1) US8683270B2 (zh)
JP (1) JP5376344B2 (zh)
KR (1) KR101274413B1 (zh)
CN (1) CN102324251B (zh)
DE (1) DE102011017634B4 (zh)
TW (1) TWI493558B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106611619A (zh) * 2015-10-23 2017-05-03 慧荣科技股份有限公司 数据储存装置以及快闪存储器的检测方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8880778B2 (en) * 2010-05-13 2014-11-04 Micron Technology, Inc. Memory buffer having accessible information after a program-fail
CN104025198B (zh) * 2011-12-30 2017-06-13 英特尔公司 相变存储器与开关（pcms）写错误检测
KR20160032910A (ko) 2014-09-17 2016-03-25 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
FR3041806B1 (fr) 2015-09-25 2017-10-20 Stmicroelectronics Rousset Dispositif de memoire non volatile, par exemple du type eeprom, ayant une capacite memoire importante, par exemple 16mbits
US20230030168A1 (en) * 2021-07-27 2023-02-02 Dell Products L.P. Protection of i/o paths against network partitioning and component failures in nvme-of environments

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050002258A1 (en) * 2003-05-20 2005-01-06 Yasuaki Iwase Semiconductor storage device, method for protecting predetermined memory element and portable electronic equipment
US20050210301A1 (en) * 2004-03-18 2005-09-22 Erkki Nokkonen Digital system clock control
CN1981273A (zh) * 2004-04-01 2007-06-13 辉达公司 总线结构中的死锁避免
US20080168233A1 (en) * 2007-01-10 2008-07-10 Arm Limited Cache circuitry, data processing apparatus and method for handling write access requests
US20080320209A1 (en) * 2000-01-06 2008-12-25 Super Talent Electronics, Inc. High Performance and Endurance Non-volatile Memory Based Storage Systems
CN101506780A (zh) * 2006-07-31 2009-08-12 株式会社东芝 非易失性存储器系统及用于非易失性存储器系统的数据读/写方法

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0823859B2 (ja) * 1990-09-28 1996-03-06 インターナショナル・ビジネス・マシーンズ・コーポレイション データ処理システム
WO1992021087A1 (en) * 1991-05-13 1992-11-26 Hill, William, Stanley Method and apparatus for preventing 'disease' damage in computer systems
JP3348146B2 (ja) * 1997-12-05 2002-11-20 株式会社日立製作所 通信制御装置
US6560734B1 (en) * 1998-06-19 2003-05-06 Texas Instruments Incorporated IC with addressable test port
US6505306B1 (en) * 1999-09-15 2003-01-07 International Business Machines Corporation Redundant bit steering mechanism with delayed switchover of fetch operations during redundant device initialization
US20030191876A1 (en) * 2000-02-03 2003-10-09 Fallon James J. Data storewidth accelerator
US6681358B1 (en) * 2000-02-22 2004-01-20 Lsi Logic Corporation Parallel testing of a multiport memory
US20020046251A1 (en) * 2001-03-09 2002-04-18 Datacube, Inc. Streaming memory controller
KR100399365B1 (ko) * 2000-12-04 2003-09-26 삼성전자주식회사 페일 비트 검출 스킴을 구비한 불휘발성 반도체 메모리장치 및 그것의 페일 비트 카운트 방법
US7363389B2 (en) * 2001-03-29 2008-04-22 Intel Corporation Apparatus and method for enhanced channel adapter performance through implementation of a completion queue engine and address translation engine
US6925540B2 (en) * 2002-05-02 2005-08-02 Intel Corporation Systems and methods for chassis identification
US20040212405A1 (en) * 2002-05-28 2004-10-28 Deas Alexander Roger Pull up for high speed structures
US6983359B2 (en) * 2003-08-13 2006-01-03 Via-Cyrix, Inc. Processor and method for pre-fetching out-of-order instructions
KR20050039256A (ko) * 2003-10-24 2005-04-29 삼성전자주식회사 스캔 테스트 장치
DE102004021267B4 (de) * 2004-04-30 2008-04-17 Infineon Technologies Ag Verfahren zum Testen eines Speicherbausteins und Prüfanordnung
JP2006012367A (ja) * 2004-06-29 2006-01-12 Toshiba Corp 不揮発性半導体記憶装置
JP2006048783A (ja) * 2004-08-02 2006-02-16 Renesas Technology Corp 不揮発性メモリおよびメモリカード
JP4703148B2 (ja) 2004-09-08 2011-06-15 株式会社東芝 不揮発性半導体記憶装置
JP2006107546A (ja) * 2004-09-30 2006-04-20 Toshiba Corp 不揮発性半導体記憶装置及びその動作方法
KR100680473B1 (ko) * 2005-04-11 2007-02-08 주식회사 하이닉스반도체 액세스 시간이 감소된 플래시 메모리 장치
DE102005020808B3 (de) * 2005-05-04 2006-07-20 Micronas Gmbh Nichtflüchtige Speichereinrichtung mit einer Programmier- und Löschkontrolle
KR100719368B1 (ko) * 2005-06-27 2007-05-17 삼성전자주식회사 플래시 메모리 장치의 적응적 프로그램 방법 및 장치
KR100687424B1 (ko) * 2005-08-29 2007-02-26 주식회사 하이닉스반도체 비휘발성 메모리 장치
US20070258298A1 (en) * 2006-05-04 2007-11-08 Westell Technologies, Inc. Parallel programming of flash memory during in-circuit test
US7355892B2 (en) * 2006-06-30 2008-04-08 Sandisk Corporation Partial page fail bit detection in flash memory devices
US8214674B2 (en) * 2006-10-25 2012-07-03 Freescale Semiconductor, Inc. Integrated circuit having a microcontroller unit and methods of controlling the operation mode thereof
KR100877701B1 (ko) * 2006-11-23 2009-01-08 삼성전자주식회사 반도체 메모리 장치 및 이 장치의 리던던시 방법
JP4160625B1 (ja) * 2007-04-04 2008-10-01 シャープ株式会社 誤り検出制御システム
US8351262B2 (en) * 2007-04-23 2013-01-08 Samsung Electronics Co., Ltd. Flash memory device and program method thereof
US7606111B2 (en) * 2007-04-26 2009-10-20 Super Talent Electronics, Inc. Synchronous page-mode phase-change memory with ECC and RAM cache
TWI343577B (en) * 2007-08-28 2011-06-11 Novatek Microelectronics Corp Program and read method and program apparatus of nand type flash memory
US8127181B1 (en) * 2007-11-02 2012-02-28 Nvidia Corporation Hardware warning protocol for processing units
US7945825B2 (en) * 2007-11-25 2011-05-17 Spansion Isreal, Ltd Recovery while programming non-volatile memory (NVM)
KR100933859B1 (ko) * 2007-11-29 2009-12-24 주식회사 하이닉스반도체 플래시 메모리 소자 및 그것의 프로그램 방법
TWI375962B (en) * 2008-06-09 2012-11-01 Phison Electronics Corp Data writing method for flash memory and storage system and controller using the same
KR20100001547A (ko) * 2008-06-27 2010-01-06 삼성전자주식회사 수직형 비휘발성 메모리 소자 및 이의 제조 방법
US8756486B2 (en) * 2008-07-02 2014-06-17 Micron Technology, Inc. Method and apparatus for repairing high capacity/high bandwidth memory devices
JP2010040144A (ja) * 2008-08-07 2010-02-18 Toshiba Corp 不揮発性半導体記憶システム
KR20100091379A (ko) * 2009-02-10 2010-08-19 삼성전자주식회사 반도체 디스크 장치 및 그것의 프로그램 페일 처리 방법
KR20100096616A (ko) * 2009-02-25 2010-09-02 삼성전자주식회사 저항성 메모리 장치 및 저항성 메모리 장치에서의 입출력 제어 방법
US20100250828A1 (en) * 2009-03-27 2010-09-30 Brent Ahlquist Control signal output pin to indicate memory interface control flow
CN101859235B (zh) * 2009-04-01 2013-09-18 精工爱普生株式会社 具有多个存储装置的系统以及用于该系统的数据传输方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080320209A1 (en) * 2000-01-06 2008-12-25 Super Talent Electronics, Inc. High Performance and Endurance Non-volatile Memory Based Storage Systems
US20050002258A1 (en) * 2003-05-20 2005-01-06 Yasuaki Iwase Semiconductor storage device, method for protecting predetermined memory element and portable electronic equipment
US20050210301A1 (en) * 2004-03-18 2005-09-22 Erkki Nokkonen Digital system clock control
CN1981273A (zh) * 2004-04-01 2007-06-13 辉达公司 总线结构中的死锁避免
CN101506780A (zh) * 2006-07-31 2009-08-12 株式会社东芝 非易失性存储器系统及用于非易失性存储器系统的数据读/写方法
US20080168233A1 (en) * 2007-01-10 2008-07-10 Arm Limited Cache circuitry, data processing apparatus and method for handling write access requests

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106611619A (zh) * 2015-10-23 2017-05-03 慧荣科技股份有限公司 数据储存装置以及快闪存储器的检测方法

Also Published As

Publication number Publication date
TWI493558B (zh) 2015-07-21
DE102011017634B4 (de) 2016-04-28
KR20110120829A (ko) 2011-11-04
JP5376344B2 (ja) 2013-12-25
DE102011017634A1 (de) 2012-02-09
JP2011238217A (ja) 2011-11-24
US20110271165A1 (en) 2011-11-03
TW201201217A (en) 2012-01-01
CN102324251B (zh) 2014-12-10
US8683270B2 (en) 2014-03-25
KR101274413B1 (ko) 2013-06-17

Similar Documents

Publication Publication Date Title
CN101558452B (zh) 用于在闪速eeprom存储页中重构可靠性数据的方法和装置
CN102324251B (zh) 用以指示存储器中的编程失败的信号线
US9400705B2 (en) Hardwired remapped memory
CN102243603A (zh) 在编程失败之后具有可存取信息的存储器缓冲器
CN101379566B (zh) 用于修复高速缓存阵列中单元的装置、系统和方法
CN102033814B (zh) 存取一闪存的方法以及相关的记忆装置
CN102272731A (zh) 用于预测固态存储装置中的故障的设备、系统和方法
US3735105A (en) Error correcting system and method for monolithic memories
KR20150029402A (ko) 데이터 저장 시스템 및 그것의 동작 방법
CN103455386A (zh) 一种修复出错数据的方法和设备
CN112667445A (zh) 封装后的内存修复方法及装置、存储介质、电子设备
CN112542199B (zh) 检测flash存储出错的方法、电路、存储介质和终端
CN101303897A (zh) 存储器、修复系统与其测试方法
CN103092728A (zh) 一种非易失性内存的磨损错误恢复方法和装置
CN111984487A (zh) 一种离机记录故障硬件位置的方法及装置
CN101241769A (zh) 可修复半导体存储器件及其修复方法
CN102800357B (zh) 程序码载入与存取方法、存储器控制器与存储器储存装置
CN102591762B (zh) 一种自诊断plc存储芯片的方法、自诊断plc
CN104750577A (zh) 面向片上大容量缓冲存储器的任意多位容错方法及装置
CN110853695A (zh) 一种测试nvram存储性能的方法
CN109215724B (zh) 存储器自动检测和修复的方法及装置
US11593242B2 (en) Method of operating storage device for improving reliability, storage device performing the same and method of operating storage using the same
CN102385561A (zh) 用于非易失性存储器的经修改读取操作
KR20110010381A (ko) 자체 수리 기능을 포함하는 반도체 메모리 장치 및 그것의 자체 수리 방법
US20210279122A1 (en) Lifetime telemetry on memory error statistics to improve memory failure analysis and prevention

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant